JP3384272B2 - フェイルメモリ - Google Patents
フェイルメモリInfo
- Publication number
- JP3384272B2 JP3384272B2 JP04433397A JP4433397A JP3384272B2 JP 3384272 B2 JP3384272 B2 JP 3384272B2 JP 04433397 A JP04433397 A JP 04433397A JP 4433397 A JP4433397 A JP 4433397A JP 3384272 B2 JP3384272 B2 JP 3384272B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- fail
- memory
- memory device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31935—Storing data, e.g. failure memory
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
試験において測定デバイスを不良解析するために、その
情報(フェイルデータ)を記憶させておくフェイルメモ
リに関する。
性能化に伴い、大容量化・高速化が進んでいる。例え
ば、64Mbitデバイスの量産および、256Mbi
tデバイスの試作が行われ、更にメモリ容量の増加とと
もに、×8や×16等の多ビットデバイスが主流となっ
ている。
の際にデバイスの不良情報(フェイルデータ)を解析す
るために、メモリテスタ内には不良データを記憶させる
フェイルメモリ回路を有している。
モリテスタにおいては、更なるフェイルメモリの高性能
化が要求される。そこで、測定する側であるフェイルメ
モリ回路には、今後量産の主流を占める多ビットメモリ
デバイスを採用し、それらを制御する回路が必要となっ
ている。
るフェイルメモリ回路には、一般にメモリデバイスが用
いられる。図3は、従来技術による、フェイルメモリの
メモリデバイス60に×1bitのメモリデバイスを使
用した制御回路の構成を示すブロック図である。
によるフェイルデータを、メモリデバイス60の動作タ
イミングクロックと同期させ、書き込み信号/WE
(“/”は反転:バーを表す、以降同様)としてメモリ
デバイス60に入力する。
も、アドレスセレクト信号発生回路54から入力され
る。フェイルメモリ61では、デバイステストの検査パ
ターンにより、測定デバイスの同一アドレスに複数回ア
クセスしてテストする場合がある。
メモリセルの累積データとしてフェイルを記憶する必要
がある。このため、メモリデバイスのデータ入力をすべ
てプルアップして、フェイルデータを信号/WEで入力
する回路構成で実現している。なお図4は、図3に示す
各部における信号の変化を示すタイミングチャートであ
る。
では、フェイルデータの記憶部分に多bitデバイスを
採用した場合、ビット方向に独立した制御ができない。
このため、同一アドレスのテストを行った場合、フェイ
ルデータが書き代わってしまい、累積データとして記憶
できないという問題があった。
たもので、多bitデバイスを採用した場合でも累積デ
ータが作成可能であるフェイルメモリを提供することを
目的としている。
ために、請求項1に記載の発明にあっては、メモリIC
テスト手段が出力するフェイルデータと当該フェイルデ
ータを記憶するメモリデバイスから読み出した出力デー
タとの論理和を演算するORゲートと、前記ORゲート
の出力データをシステムクロックに同期させて保持する
フリップフロップと、前記フリップフロップの出力を前
記メモリデバイスの書き込みタイミングに合わせて当該
メモリデバイスに供給するスイッチとを具備することを
特徴とする。また、請求項2に記載の発明にあっては、
請求項1に記載のフェイルメモリでは、前記ORゲート
と前記フリップフロップと前記スイッチとは、前記メモ
リデバイスに書き込まれるフェイルデータを保持するデ
ータ制御回路を構成し、前記フェイルデータが書き込ま
れる前記メモリデバイスの各ビット毎に前記データ制御
回路を具備することを特徴とする。
によるフェイルデータをメモリデバイスに書き込む前
に、ORゲートによってメモリデバイスの1サイクル前
の同一アドレスのフェイルデータとの論理和を演算し、
この論理和をフリップフロップの入力データとする。そ
してこのフリップフロップの出力データを、スイッチが
イネイブル状態の時にメモリデバイスの入力データとす
るとともにORゲートに帰還させる。
図1は、本発明の一実施の形態にかかるフェイルメモリ
の構成を示すブロック図である。図1において、フェイ
ルメモリ2内のメモリデバイス6は×4ビットで構成さ
れ、デバイステストによってデータ制御部10-1、10
-2、10-3および10-4(各々ビット1〜4に対応)が
出力するフェイルデータを記憶する。
いて、データ制御部10-1を例に挙げて説明する。12
はORゲートであり、1サイクル前に書かれたフェイル
データとデバイステスト結果によるフェイルデータとの
論理和を出力する。
り、ORゲート12からのフェイルデータを、書き込み
信号/WEがイネイブルになると共にラッチする。14
は3ステートバッファであり、F/F13でラッチされ
たフェイルデータを、F/F13と同様に/WEと共に
出力する。なお、データ制御部10-2〜10-4について
もデータ制御部10-1と同様であるので、説明は省略す
る。
る。メモリテスタ1内で行われるデバイステストにより
フェイルデータが作成されると、このフェイルデータ
は、タイミング発生回路3が出力するシステムクロック
に同期してフェイルメモリ2に送られる。
イルデータは、読み出し信号/OEの入力と信号/CS
へのアドレス指定によってI/O1、I/O2、I/O
3およびI/O4から読み出される。
タ制御部10-2〜10-4が有するORゲート12の入力
信号となる。こうして読み出されたフェイルデータは、
次のデバイステストのフェイルデータとの論理和が演算
され、F/F13によってラッチされる。
は、データ制御部10-2〜10-4はREADモードであ
る。この場合、制御回路10-2〜10-4内の3ステート
バッファ14に入力されるイネイブル信号/ENが“H
(ハイレベル)”であるため、その出力側はハイインピ
ーダンス状態になっている。即ち、メモリデバイス6か
ら読み出したデータをORゲート12に返す状態になっ
ている。
た後は、データ制御部10-2〜10 -4はWRITEモー
ドに切り替わる。即ち、F/F13から出力されたフェ
イルデータは、3ステートバッファ14を介してメモリ
デバイス6に入力される。
の後に上述したREADモードに移って動作し、さらに
この後にWRITEモードに切り替わるという動作が繰
り返される。
化を示すタイミングチャートである。フェイルデータD
1(図1参照)は、システムパルスに同期した一定周期で
出力され、各ビット毎に制御回路10-2〜10-4に入力
される。
ル)”になることにより、メモリデバイス6がREAD
モードとなる。この状態において、信号/CSの立ち下
がることにより(ダウンエッジで)、信号ADDがメモ
リデバイス6に読み込まれる。
データD1とフェイルデータD2(図1参照)との論理和
が演算される。このORゲート12の出力はF/F13
に入力され、クロック信号CK(図1参照)によってラ
ッチされる。このラッチの後、書き込み信号/WEがイ
ネイブル、読み出し信号/OEがディセイブルであるW
RITEモードとなる。
ファ14に入力されるイネイブル信号/ENが“L”に
なる。このため、F/F13のの出力信号であるフェイ
ルデータD3の各ビットが、メモリデバイス6の対応する
I/O1、I/O2、I/O3あるいはI/O4に入力
される。
ータを記憶するメモリデバイスの同一アドレスに対し
て、READ/WRITEを行う。これにより、常に前
のデータが参照し、内容が保持される。
されれば、その後の別のアドレスのテストでパスしても
フェイルデータが残され、テスト結果が累積データとし
てフェイルメモリに記憶される。
るF/Fはデータを一時的に保持するものであり、この
F/Fの他にラッチ等でもよい。また3ステートバッフ
ァは、メモリデバイスの読み書きのタイミングに合わせ
てデータをオン/オフするものであり、3ステートバッ
ファの他にスイッチ等であってもよい。この他メモリテ
スタ等の詳細な構成は一例であり、本発明はこれらの構
成に限定されない。
ば、メモリICテスト手段によるフェイルデータをメモ
リデバイスに書き込む前に、ORゲートによってメモリ
デバイスの1サイクル前の同一アドレスのフェイルデー
タとの論理和を演算し、この論理和をフリップフロップ
の入力データとする。そしてこのフリップフロップの出
力データを、スイッチがイネイブル状態の時にメモリデ
バイスの入力データとするとともにORゲートに帰還さ
せるので、多bitデバイスを採用した場合でも累積デ
ータが作成可能であるフェイルメモリが実現可能である
という効果が得られる。また、以上の回路をデータ制御
回路としてメモリICのビット数分構成させることによ
り、メモリデバイスのビット方向の制御を可能にし、測
定デバイスのフェイルデータを累積データとして記憶で
きる。
リの構成を示すブロック図である。
イミングチャートである。
バイス60に×1bitのメモリデバイスを使用した制
御回路の構成を示すブロック図である。
イミングチャートである。
Claims (2)
- 【請求項1】 メモリICテスト手段(1)が出力する
フェイルデータと当該フェイルデータを記憶するメモリ
デバイス(6)から読み出した出力データとの論理和を
演算するORゲート(12)と、 前記ORゲートの出力データをシステムクロックに同期
させて保持するフリップフロップ(13)と、 前記フリップフロップの出力を前記メモリデバイスの書
き込みタイミングに合わせて当該メモリデバイスに供給
するスイッチ(14)とを具備することを特徴とするフ
ェイルメモリ。 - 【請求項2】 前記ORゲートと前記フリップフロップ
と前記スイッチとは、 前記メモリデバイスに書き込まれるフェイルデータを保
持するデータ制御回路(10-1〜10-4)を構成し、 前記フェイルデータが書き込まれる前記メモリデバイス
の各ビット毎に前記データ制御回路を具備することを特
徴とする請求項1に記載のフェイルメモリ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04433397A JP3384272B2 (ja) | 1997-02-27 | 1997-02-27 | フェイルメモリ |
US09/030,415 US6049898A (en) | 1997-02-27 | 1998-02-25 | Failure-data storage system |
KR1019980006466A KR100276504B1 (ko) | 1997-02-27 | 1998-02-27 | 오류 데이터 저장 시스템 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04433397A JP3384272B2 (ja) | 1997-02-27 | 1997-02-27 | フェイルメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10239398A JPH10239398A (ja) | 1998-09-11 |
JP3384272B2 true JP3384272B2 (ja) | 2003-03-10 |
Family
ID=12688597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04433397A Expired - Lifetime JP3384272B2 (ja) | 1997-02-27 | 1997-02-27 | フェイルメモリ |
Country Status (3)
Country | Link |
---|---|
US (1) | US6049898A (ja) |
JP (1) | JP3384272B2 (ja) |
KR (1) | KR100276504B1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6536005B1 (en) * | 1999-10-26 | 2003-03-18 | Teradyne, Inc. | High-speed failure capture apparatus and method for automatic test equipment |
JP2002093192A (ja) * | 2000-09-18 | 2002-03-29 | Mitsubishi Electric Corp | 半導体記憶装置の試験方法 |
JP4644966B2 (ja) * | 2001-04-13 | 2011-03-09 | ソニー株式会社 | 半導体試験方法 |
JP2003297100A (ja) * | 2002-03-29 | 2003-10-17 | Fujitsu Ltd | 半導体装置 |
US6665944B1 (en) | 2002-09-05 | 2003-12-23 | Rule Industries, Inc. | Magnetic marine compass |
JP4381014B2 (ja) | 2003-03-18 | 2009-12-09 | 株式会社ルネサステクノロジ | 半導体集積回路 |
JP2009146487A (ja) * | 2007-12-12 | 2009-07-02 | Renesas Technology Corp | 半導体集積回路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5099481A (en) * | 1989-02-28 | 1992-03-24 | Integrated Device Technology, Inc. | Registered RAM array with parallel and serial interface |
JPH0394183A (ja) * | 1989-05-19 | 1991-04-18 | Fujitsu Ltd | 半導体集積回路の試験方法及び回路 |
US5276833A (en) * | 1990-07-02 | 1994-01-04 | Chips And Technologies, Inc. | Data cache management system with test mode using index registers and CAS disable and posted write disable |
US5173906A (en) * | 1990-08-31 | 1992-12-22 | Dreibelbis Jeffrey H | Built-in self test for integrated circuits |
US5287363A (en) * | 1991-07-01 | 1994-02-15 | Disk Technician Corporation | System for locating and anticipating data storage media failures |
JP3316876B2 (ja) * | 1992-06-30 | 2002-08-19 | 安藤電気株式会社 | データ圧縮用アドレス発生回路 |
US5689678A (en) * | 1993-03-11 | 1997-11-18 | Emc Corporation | Distributed storage array system having a plurality of modular control units |
JP3186359B2 (ja) * | 1993-07-28 | 2001-07-11 | 安藤電気株式会社 | 物理アドレス変換回路 |
US5623595A (en) * | 1994-09-26 | 1997-04-22 | Oracle Corporation | Method and apparatus for transparent, real time reconstruction of corrupted data in a redundant array data storage system |
JP3216449B2 (ja) * | 1994-10-31 | 2001-10-09 | 安藤電気株式会社 | 半導体メモリの故障自己診断装置 |
US5610925A (en) * | 1995-03-27 | 1997-03-11 | Advantest Corporation | Failure analyzer for semiconductor tester |
US5758056A (en) * | 1996-02-08 | 1998-05-26 | Barr; Robert C. | Memory system having defective address identification and replacement |
-
1997
- 1997-02-27 JP JP04433397A patent/JP3384272B2/ja not_active Expired - Lifetime
-
1998
- 1998-02-25 US US09/030,415 patent/US6049898A/en not_active Expired - Lifetime
- 1998-02-27 KR KR1019980006466A patent/KR100276504B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6049898A (en) | 2000-04-11 |
KR19980071839A (ko) | 1998-10-26 |
KR100276504B1 (ko) | 2000-12-15 |
JPH10239398A (ja) | 1998-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6536004B2 (en) | On-chip circuit and method for testing memory devices | |
KR100273090B1 (ko) | 메모리시험장치 | |
JP2936547B2 (ja) | 試験パターン発生器 | |
US6779144B2 (en) | Semiconductor integrated circuit device and method of testing it | |
US20090262590A1 (en) | Semiconductor memory device | |
JPH08297999A (ja) | 自己試験機能を有するdram | |
EP0773549A2 (en) | Synchronous semiconductor memory having a write execution time dependent upon a cycle time | |
JPS5847741B2 (ja) | パタ−ン発生器 | |
JP3384272B2 (ja) | フェイルメモリ | |
JPH07130200A (ja) | 半導体メモリ試験装置 | |
JPS59166879A (ja) | 集積回路装置 | |
US20090303806A1 (en) | Synchronous semiconductor memory device | |
JP3098700B2 (ja) | Ic試験装置 | |
JP2000090693A (ja) | メモリ試験装置 | |
KR0170210B1 (ko) | 메모리 장치의 테스트 회로 | |
US20030182607A1 (en) | Semiconductor memory device and method of testing same | |
JP2001222897A (ja) | 半導体試験装置 | |
JP2824853B2 (ja) | パターンデータ書込み方式 | |
JP3102600B2 (ja) | Icテスタ | |
JP3339398B2 (ja) | 集積回路内部信号監視装置 | |
JP3340900B2 (ja) | テスト容易化回路 | |
JP2903351B2 (ja) | 波形発生装置 | |
JPH11238400A (ja) | 半導体集積回路装置、半導体集積回路装置のテスト装置およびテスト方法 | |
JPS6319027B2 (ja) | ||
JPS6040120B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021126 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071227 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20171227 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20171227 Year of fee payment: 15 |
|
S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20171227 Year of fee payment: 15 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |