JP2903351B2

JP2903351B2 - 波形発生装置

Info

Publication number: JP2903351B2
Application number: JP4110776A
Authority: JP
Inventors: 和久高野
Original assignee: Hitachi Electronics Engineering Co Ltd
Current assignee: Hitachi High Tech Corp
Priority date: 1992-04-03
Filing date: 1992-04-03
Publication date: 1999-06-07
Anticipated expiration: 2014-06-07
Also published as: JPH05281300A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、波形発生装置に関
し、詳しくは、複数のＩＣテストピンのそれぞれに対応
してＩＣ検査のためのテスト波形パターンを発生する波
形発生装置に関する。

【０００２】

【従来の技術】ＩＣ検査システムにあっては、ＩＣの性
能，機能試験を行うためにそれに必要な複数ビットのテ
スト波形パターンを、テストパターンプログラム等に従
って自動的に発生させている。従来、このようなテスト
波形パターンの発生装置にあっては、一般にマイクロプ
ログラム方式のアルゴズミック・パターン発生方式のパ
ターン発生器が用いられている。そして、このパターン
発生器側で生成したパターンデータとタイミングクロッ
ク発生器により作られたクロックパルスとにより波形フ
ォーマッタにおいてパターンデータが波形整形され、そ
のうちからＩＣのピンごとに必要なものが選択されてＩ
Ｃピン対応のドライブ回路に送出される。ドライブ回路
側では、波形フォーマッタから受けた出力をレベル変換
してレベル整形を行い、所定のＩＣピンにそれを送出す
る。

【０００３】一方、本出願人は、直接アルゴズミック・
パターン発生方式のパターン発生器によりパターンを発
生させるのではなくて、波形フォーマッタに波形生成メ
モリを設けて、パターン発生器からのデータの一部を波
形生成メモリのアドレスデータとして利用し、これによ
り波形生成メモリをアクセスしてタイミングデータを発
生させ、タイミングクロック発生器のクロックをタイミ
ングデータにより選択し、この選択に応じてフリップフ
ロップによりテスト波形を発生する、クロック選択方式
の波形発生装置について特願昭62-327755 号（特開平1-
167683号）として出願している。

【０００４】

【発明が解決しようとする課題】前記の出願は、例え
ば、ＲＡＭをリアルタイムモードでテストする場合に
は、波形生成メモリのアクセスがリアルタイムでなされ
るので、波形生成メモリの内容に応じた種々のパターン
をリアルタイムに発生させることができる利点がある。
しかし、固定波形モードで同じテストパターンを繰り返
し発生させる場合には、この方式が波形生成メモリのア
ドレスをリアルタイムでアクセスする方式である関係で
波形生成メモリのデータ内容を固定波形モードに対応し
た単一のパターンになるようにそのデータを固定波形モ
ードの都度書き換える必要があった。

【０００５】この書換えは、通常、ＣＰＵからタイミン
グデータを波形生成メモリに転送することにより行われ
るが、特に、ＩＣのピン対応に波形フォーマッタでテス
トパターンを発生させる場合には、ピン対応の各波形フ
ォーマッタごとに行わなければならず、データ転送の処
理時間がかなりかかる。

【０００６】このようなことを回避するために、波形生
成メモリに固定波形発生のデータとリアルタイムモード
の波形発生データとをそれぞれ異なる記憶領域に記憶し
ておくことが考えられるが、最近では、ＩＣの高集積化
や高機能化に伴い、テスト項目が多くなり、それに伴っ
て発生すべきパターン数が増加すると、波形生成メモリ
の記憶容量が大きくなり、波形フォーマッタに大きなメ
モリが必要になる。このメモリの容量の増加は、パター
ン発生器からのパターンデータのうち波形生成メモリを
アクセスするのに割当てられるアドレス信号のビット数
を増加させ、さらに装置を大型化させる。波形生成メモ
リへのデータのロード時間が増加してテスト効率を低下
させる問題がある。この発明は、このような従来技術の
問題点を解決するものであって、リアルタイムモードで
も、固定波形モードでも効率よく、テストができ、ある
ピンについてはリアルタイムモードで波形発生し、他の
あるピンについては固定波形モードで波形発生すること
が容易な波形発生装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】このような目的を達成す
るこの発明の波形発生装置の特徴は、パターン発生器
と、位相が相違する複数のクロックパルスを所定の周期
でそれぞれ発生するタイミングクロック発生器と、複数
のクロックパルスのそれぞれ位相に対応してそれぞれ割
り当てられた発生波形の立上がりに対応する複数のビッ
ト及び発生波形の立下がりに対応する複数のビットを有
するデータを記憶する波形生成メモリと、パターン発生
器からの信号を制御信号に応じてそのままあるいはその
一部のビットを選択的にマスクしてアドレス信号として
前記波形生成メモリに加えるビットマスク回路と、制御
信号を発生する制御信号発生手段と、データの複数のビ
ットのそれぞれをゲート信号として波形生成メモリから
受け各位相のクロックパルスの中から特定のクロックパ
ルスを発生波形の立上がり及び立下がりのそれぞれに対
応して得てこれらに対応して第１のパルス信号及び第２
のパルス信号をそれぞれ発生するタイミングパルス発生
回路と、第１のパルス信号に応じて発生波形を立上げ又
は立下げ、かつ第２のパルス信号に応じて発生波形を立
下げ又は立上げて出力する波形発生回路とを備えてい
て、テスト内容に応じて制御信号発生手段がアドレス信
号の一部をマスクするための制御信号を発生し、マスク
がなされていないアドレス領域のデータが前記テスト内
容に応じて書換えられるものである。

【０００８】

【作用】このように、テスト内容に応じて制御信号発生
手段、例えばレジスタにアドレス信号の一部をマスクす
るための制御信号を発生する情報が設定され、制御信号
発生手段がテストに応じてマスク情報を発生するのでマ
スクがなされたときにマスクがなされていないアドレス
領域のみがアクセスされ、不要なビットをマスクしての
アクセスが可能になり、そのデータがテスト内容に応じ
て書換えることにより、波形モードに対応して波形生成
メモリの内容をすべて書換えなくても求める波形の発生
が可能になる。また、波形生成メモリのアクセスをマス
クするようにできるので、パターン発生器からのアクセ
ス信号をそのアドレスの範囲に限定することができ、あ
る波形モードのパターンを発生させて別のパターンを発
生させる制御が容易になる。特に、上位アドレスをマス
クし、下位アドレスをアクセス領域とすれば、下位アド
レスが種々のパターン発生制御におけるパターンデータ
で可能になるので、そこのデータを書換えれば異なる波
形モードの波形発生が容易にできる。その結果、波形生
成メモリの一部分の領域を書換えるだけで、他のモード
の波形発生が容易にでき、リアルタイムモードと、固定
波形モードの切換では効率よく、波形発生ができる。

【０００９】

【実施例】図１は、この発明の波形発生装置を半導体テ
スターの波形発生装置に適用した一実施例のブロック図
であり、図２は、その波形発生動作を説明するためのタ
イミングチャートである。図１において、１０は、ＣＰ
Ｕであり、インタフェース１１を介してパターン発生器
１２にパターン発生に必要なプログラムをセットし、タ
イミングクロック発生器１３に必要なタイミング発生の
データをセットする。これらパターン発生器１２、タイ
ミングクロック発生器１３からのデータが波形発生器１
７の各波形フォーマッタにそれぞれ送出されて波形フォ
ーマッタの出力がピンエレクトロニクス１８のドライバ
回路に入力されて、このドライブ回路を経てテスト波形
等がＤＵＴ１９のピン対応に出力される。

【００１０】１４は、アドレスマスクデータレジスタ
（以下マスクデータレジスタ）であって、リアルタイム
波形モードや固定波形モードに対応して波形生成メモリ
のアドレス信号の一部をマスクするデータがＣＰＵ１０
からインタフェース１１経由で設定される。このレジス
タは、波形発生器１７の波形フォーマッタの数に対応す
る桁数を有していて、その各桁が各波形フォーマッタに
それぞれ対応している。１５ａ，１５ｂ，１５ｃ，・・
・は、各波形フォーマッタに対応して設けられたＡＮＤ
ゲートであって、パターン発生器１２で発生するパター
ンデータのうち波形生成メモリをアクセスするためのア
ドレスデータとしてパターンデータの、Ａ₀ 桁を除く各
桁のビットをマスクするビットマスク回路である。ここ
では、最下位のビットＡ₀ を除いたＡ₁ 〜Ａ_k のｋビッ
トが各ビットマスク回路１５ａ，１５ｂ，１５ｃ，・・
・に加えられ、マスクするか否かの制御信号であるゲー
ト信号をマスクデータレジスタ１４から受ける。ゲート
信号が“１”あるいはＨＩＧＨレベル（以下“Ｈ”）の
とき、言い換えれば、ゲート信号が有意になっていると
きに、Ａ₁ 〜Ａ_k のｋビットはマスクされずに、各波形
フォーマッタの波形生成メモリのアドレスＡ₁ 〜Ａ_k に
供給される。それが“０”のときにはその桁位置に対応
するビットがマスクされる、その出力は“０”になる。
一方、最下位のビットＡ₀ は、ゲート信号の有無にかか
わらず、波形生成メモリのアドレスＡ₀ に加えられる。

【００１１】１７ａ，１７ｂ，１７ｃ，・・・は、波形
発生器１７の各波形フォーマッタであって、６ａ，６
ｂ，６ｃ，・・・は、これら各波形フォーマッタから出
力される波形パターンをそれぞれ受けるドライブ回路で
ある。ここで、各波形フォーマッタは、ほぼ同様な構成
となっているので、その代表として波形フォーマッタ１
７ａに、その具体的な内部構成を示し、以下、波形フォ
ーマッタ１７ａを代表としてその構成及び動作を説明
し、他のものについては割愛する。なお、２０は、テス
ト電圧設定回路であって、ＣＰＵ１０からのデータによ
りＤＵＴ１９のバイアス電圧とか、テストパターン等の
レベルを設定するデータなどを発生して、ＤＵＴ１９，
ピンエレクトロニクス１８等にそれぞれ供給する。

【００１２】パターン発生器１２から発生するパターン
データとタイミングクロック発生器１３の各位相のクロ
ックパルスとは、それぞれの波形フォーマッタ１７ａ，
１７ｂ，１７ｃ，・・・にそれぞれ入力される。そし
て、パターンデータのうちのあるものが波形フォーマッ
タ１７ａに入力され、その信号は、波形フォーマッタ１
７ａの波形生成メモリ２１のアドレス入力端子Ａ₀ 〜Ａ
_k にアドレス信号として加えられる。なお、説明の都合
上、まずは、アドレスマスクデータレジス１４のデータ
は、全て“１”に設定されていて各ビットマスク回路１
５ａ，１５ｂ，１５ｃ，・・・のゲートが開いていると
仮定する。したがって、パターン発生器１２から受ける
アドレス信号Ａ₀ 〜Ａ_k のｋ＋１ビットがすべて有効な
ものとして波形生成メモリ２１に与えられ、波形生成メ
モリ２１のアクセスされる空間がその容量に対応するそ
の全領域になっている。

【００１３】このアドレス信号は、ｋ＋１ビット（ｋは
１以上の整数）としているが、実際上は、パターンデー
タのうちの、例えば、数ビットであって、これら数ビッ
トにより波形生成メモリ２１の特定のアドレスがアクセ
スされ、そのアドレスから読出されたデータがタイミン
グパルス発生回路２２に送出される。

【００１４】タイミングパルス発生回路２２は、波形生
成メモリ２１からのデータと、タイミングクロック発生
器１３から送出される、位相がそれぞれ相違するクロッ
クパルスとを受けて、これらデータとクロックパルスと
の論理積条件で立上がりパルス信号と立下がりパルス信
号とを発生してフリップフロップ２３のセット端子Ｓ及
びリセット端子Ｒにそれぞれ送出する。

【００１５】このタイミングパルス発生回路２２は、タ
イミングクロック発生器１３から得られるそれぞれの位
相のクロックパルスを一方の入力にそれぞれ受ける立上
がりパルス発生用のＡＮＤゲート２２ａ，２２ｂ，２２
ｃ，・・・と、それぞれの位相のクロックパルスを一方
の入力にそれぞれ受ける立下がりパルス発生用のＡＮＤ
ゲート２２ｎ，２２ｍ，２２ｌ，・・・とから構成され
ている。そして、各ＡＮＤゲートの他方の入力に対して
は、それぞれ波形生成メモリ２１からのデータの各ビッ
ト信号がそれぞれの位相に対応してそれぞれ割り当てら
れていて、その各桁のビットがそれぞれに対応する位相
の他方の入力に入力されている。その結果、発生波形の
立上がり及び立下がりに対応してそれぞれ、ある位相の
クロックパルスと波形生成メモリ２１のその位相に対応
する桁のそれぞれのビットとが共に“１”（負論理のと
きには、共に“０”）となったときに、その位相のクロ
ックパルスが選択されて対応するＡＮＤゲートの出力と
して立上がりパルス信号（ＴR ）又は立下がりパルス信
号（ＴF ）をそれぞれ発生する。

【００１６】これら立上がりパルス信号（ＴR ）及び立
下がりパルス信号（ＴF ）は、各データビットにより選
択されたクロックパルスに対応して発生するものであっ
て、フリップフロップ２３のセット端子、リセット端子
にそれぞれ送出されてフリップフロップ２３のＱ出力
を、入力側のパルス信号に応じて立上がらせ、或いは立
下がらせる。そして、このＱ出力がテスト波形パターン
としてドライブ回路６ａに出力され、このドライブ回路
６ａを介してＤＵＴ１９に送出される。

【００１７】ここで、波形生成メモリ２１に記憶された
データは、発生すべき波形の立上がり又は立下がりタイ
ミングを決定するデータとなっている。その１つのデー
タの構成は、発生波形の立上がりに対応してタイミング
クロック発生器１３の各位相にそれぞれ割り当てられて
いるビットデータ群と、同様に立下がりに対応して各位
相にそれぞれ割り当てられているビットデータ群からな
る。そして、このようなデータは、ＣＰＵ１０からイン
タフェース１１を介してテスト開始前に又は開始時点で
あらかじめセットされるものであって、このセットされ
るデータの内容により発生波形の立上がり及び／又は立
下がりが自由に設定できる。

【００１８】そこで、テストに必要な波形モードに応じ
たデータをＣＰＵ１０から波形生成メモリ２１にあらか
じめセットしておき、パターン発生器１２のパターンデ
ータの発生タイミングに対応して波形生成メモリ２１を
アクセスし、多種多様の波形をフリップフロップ２３か
らリアルタイムで発生させることができる。

【００１９】今仮に、タイミングクロック発生器１３か
ら発生する位相の相違するクロックパルスの数を３つと
し、波形生成メモリ２１から読出されるデータの単位を
６ビット（各位相のクロックパルスに応じて立上がり側
３ビット，立下がり側３ビット）とする。このような条
件の下においてフリップフロップ２３における発生パタ
ーン波形と発生波形モードとの関係について、図２
（ａ），（ｂ）に従って説明する。

【００２０】図２（ａ）は、発生波形パターンをＲＺに
変換する場合を示すものであって、発生すべき元のデー
タパターンが（イ）に示すものである。そしてタイミン
グクロック発生器１３から発生する３つのクロックパル
スが（ロ），（ハ），（ニ）のＡCLK ，ＢCLK ，ＣCLK
の３つのクロックパルスであり、（ホ）に示すのがデー
タパターン（イ）に対するＲＺ波形である。そして、
（ヘ）に示すのが波形生成メモリ２１のパターン発生器
からの信号によりアクセスされたアドレスに記憶されて
いる６ビットのデータである。

【００２１】このタイミングチャートで明らかなよう
に、（イ）のパターンデータが“１”のときに、これに
対応するＲＺパルス信号を発生させるには、ＢCLK を立
上がりタイミングとし、ＣCLK を立下がりタイミングと
して波形を発生させればよいことが分かる。また、パタ
ーンデータが“０”のときには、３つのクロックパルス
を選択しなければよい。これは、（ヘ）に示す（１００
０１０）と（００００００）の６ビットのデータにな
る。

【００２２】なお、（１０００１０）では、その下位の
第２ビット目のＱ₁ 出力と最上位ビットのＱ₅ の出力が
“１”となっていて、これにより前記の各クロックがそ
れぞれ選択される。言い換えれば、ここでは、波形生成
メモリ２１に記憶される６ビットのデータのうちので２
⁰ ，２¹ ，２² の各桁位置のビットがそれぞれＡCLK，
ＢCLK ，ＣCLK の立上がりタイミングビットに割り当て
られていて、これらに対応するビットが“１”にセット
されたときにタイミングパルス発生回路２２から立上が
りパルス信号（ＴR ）が発生し、対応するビットが
“０”になっているときには立上がりパルス信号が発生
しない。同様に６ビットのデータのうちので２³ ，２
⁴ ，２⁵ の各桁位置のビットがそれぞれＡCLK ，ＢCLK
，ＣCLK の立下がりタイミングビットに割り当てられ
ている。そして、これらに対応するビットが“１”にセ
ットされたときにタイミングパルス発生回路２２から立
下がりパルス信号（ＴF ）が発生し、対応するビットが
“０”になっているときには立下がりパルス信号が発生
しないことになる。

【００２３】このようにデータの各ビット位置をクロッ
クパルスに対応させて割り当てた場合には、図２（ａ）
の（ヘ）に示すデータ（１０００１０）が波形生成メモ
リ２１の特定のアドレスに記憶されていれば、そのアド
レスをアクセスすることでパターンデータ“１”に対応
する同図（ホ）に示すＲＺの波形を発生させることがで
きる。また、データ（００００００）が波形生成メモリ
２１の他の特定のアドレスに記憶されていれば、そのア
ドレスをアクセスすることでパターンデータ“０”に対
応する同図（ホ）に示すＲＺの波形を発生させることが
できる。

【００２４】図２（ｂ）に示すものは、リアルタイムモ
ードにおいて、いわゆるＲＴＷＣ（リアルタイム波形コ
ントロール）の波形を発生する場合であって、前記と同
様に、データパターンが（イ）に示すものであり、タイ
ミングクロック発生器１３から発生する３つのクロック
パルスが（ロ），（ハ），（ニ）のＡCLK ，ＢCLK ，Ｃ
CLK であり、（ホ）に示すのがデータパターン（イ）に
対するＲＴＷＣの波形である。そして、（ヘ）に示すの
が波形生成メモリ２１の６ビットのデータである。な
お、（イ）における“Ｎ”は、それぞれ特定測定状態で
の“０”データパターンを、“Ｐ”は、特定測定状態で
の“１”データパターンを意味していて、ＲＴＷＣモー
ドとして、このようなデータパターン“０”，“１”に
応じてリアルタイムで異なる形態の波形を続いて発生さ
せることができる。

【００２５】ここで、パターンデータの発生に対応し
て、図２（ｂ）の（ヘ）に示す最初の２つのデータ（０
１００００），（００００１０）が、順次、波形生成メ
モリ２１から読出されたときには、（ホ）に示す波形の
最初の立上がり状態までが設定され、次のデータとして
（０１０１０１）が読出されることで、次の立下がりと
立上がりが設定される。さらに、（１０１０１０）が読
出されて、次の立下がりと立上がりと立下がりとが設定
される。したがって、これら各データを波形生成メモリ
２１の各アドレスに順次記憶しておけば、パターンデー
タの発生とともに、波形生成メモリ２１の各アドレスが
順次アクセスされて（ホ）の波形パターンが発生する。

【００２６】ここで、例えば、前記の図２（ａ）のデー
タ（ヘ）と図２（ｂ）のデータ（ヘ）のデータとをメモ
リの異なるアドレス領域に記憶しておけば、記憶領域を
指定する上位の桁のアドレス情報を“１”か、“０”か
に切り換えることで、ＲＴＷＣモード（上位桁“１”と
して特定の記憶領域をアクセス）か、通常の固定波形モ
ード（上位桁“０”として通常の記憶領域をアクセス）
かを選択することが容易にできる。しかし、それでは、
多数のモード波形や多種類の波形を発生させたときに波
形生成メモリ２１の容量が大きくなり、タイミングデー
タのロードする処理時間が増加してテスト効率が低下す
る。

【００２７】波形生成メモリ２１の容量が小さければ、
それだけ波形発生のためのタイミングデータを転送する
時間を低減することができる。しかし、リアルタイムモ
ードで発生する波形にも関係して単純にはその容量を小
さくすることはできない。ところで、固定波形モードで
発生するテストパターンは、多くの場合、ＤＵＴのすべ
てのピンではなく、通常、特定の複数のピンに限られ
る。また、固定波形モードで発生するテストパターンも
テスト項目に応じた固定的なものである。そこで、固定
波形モードのテスト波形を発生するアドレスをあらかじ
め固定しておき、そのテスト波形を発生するピン対応に
そのアドレス部分だけデータを書換えるようにする。こ
れは、例えば、ＤＲＡＭをページモードでテストする場
合に、あるピンにはリアルタイムで生成した波形を加
え、他のあるピンには、ＷＥ（ライトイネーブル）信号
として固定波形を加えるようなときに非常に有効にな
る。

【００２８】このようにすれば、まず、書換え処理が固
定波形を発生するＩＣピン対応の波形生成メモリ２１だ
けを書換えれば済み、しかも、その書換える容量は、非
常に少なくて済む。したがって、書換え処理時間が短縮
される。さらに、固定波形モードの波形発生データのア
ドレスをアクセスするＲＴＷＣの波形発生プログラムを
利用して固定波形発生が可能になる。また、元のＲＴＷ
Ｃを発生させるときには、前記の固定波形発生のデータ
が記憶されたアドレス空間の波形データ部分だけをＲＴ
ＷＣのときのデータに書換えるだけで済む。

【００２９】このような処理を実現するために設けられ
たのが、マスクデータレジスタ１４とビットマスク回路
１５ａ，１５ｂ，１５ｃ，・・・である。例えば、波形
フォーマッタ１７ａ，１７ｂ，１７ｃ，・・・のうち奇
数番目の波形フォーマッタが固定波形モードの波形を発
生するものと仮定する。それを例えば、波形フォーマッ
タ１７₁ ，１７₃ ，１７₅ ，・・・と奇数番号の添え字
で表すとする。

【００３０】ところで、今までの説明は、マスクデータ
レジスタ１４の各桁がオール“１”となっていて、ビッ
トマスク回路１５ａ，１５ｂ，１５ｃ，・・・がすべて
開いた状態にある場合である。ここで、先の奇数番目の
波形フォーマッタ１７₁ ，１７₃ ，１７₅ ，・・・に対
応する桁のレジスタ１４のデータのビットをすべてを
“０”とし、他のビット、すなわち、偶数の波形フォー
マッタ１７₂ ，１７₄ ，１７₆ ，・・・に対応する桁の
ビットすべてを“１”に設定する。そのようなデータ
（１０１０１０・・・・１０）をＣＰＵ１０からインタ
フェース１１を介してマスクデータレジスタ１４に設定
する。

【００３１】これにより、奇数番目の波形フォーマッタ
に対応するビットマスク回路は、すべて閉じられ、パタ
ーン発生器１２からのアドレス信号Ａ₁ 〜Ａ_k の信号が
マスクされる。それらの出力は、“０”に設定される。
その結果、この奇数番目の波形フォーマッタ１７₁ ，１
７₃ ，１７₅ ，・・・の波形生成メモリ２１のアクセス
アドレスは、Ａ₀ になる。そこで、アドレスＡ₀ に固定
波形発生のためのタイミングデータを記憶しておけば、
リアル波形モードと同じ制御で固定波形モードの波形を
発生させることができる。なお、通常、固定波形モード
では、偶数の波形フォーマッタ１７₂ ，１７₄ ，１７
₆ ，・・・に対応するＩＣのピンと出力とが接続されな
いので、どのような波形が発生していても問題はない。

【００３２】そこで、固定波形モードが選択されたとき
には、ＣＰＵ１０からマスクデータレジスタ１４に対し
て出力すべきピンに対応する桁位置のデータが“０”に
設定されたマスクデータが設定される。そして、“０”
に設定した桁位置に対応する波形フォーマッタの波形生
成メモリ２１のあらかじめ決められたアドレス、先の例
では、アドレスＡ₀ にテストに必要な固定波形を発生さ
せるタイミングデータが書込まれる。その後、固定波形
モードのテスト処理に入る。なお、元のＲＴＷＣに戻る
場合には、ＣＰＵ１０からマスクデータレジスタ１４に
対して先に“０”に設定した桁位置のデータを“１”に
設定するデータをセットし、アドレス信号がマスクされ
ないようにする。そして、先に書換えたアドレス、先の
例では、アドレスＡ₀ のデータを元のデータに戻す書換
えればよい。

【００３３】以上は、説明の都合上、奇数番目のデータ
を書換える例を示しているが、波形フォーマッタの波形
生成メモリ２１は、テスト項目に応じて選択され、マス
クされるアドレス信号もテスト項目に応じて選択されれ
ばよい。

【００３４】以上、説明してきたが、実施例では、信号
を正論理で取り扱っているが、これは、負論理であって
もよく、タイミングパルス発生回路は、データとクロッ
クパルスが有効となる論理積条件ならば正負どちらで
も、また、これらが混合されていてもよい。したがっ
て、その論理回路は種々の形態を採ることができる。ま
た、実施例では、タイミングパルス発生回路の立上がり
パルス信号をフリップフロップのセット端子に、立下が
りパルス信号をフリップフロップのリセット端子に入力
しているが、これは逆に入力するようにすることもで
き、これにより反転した波形を発生させてもよい。な
お、フリップフロップは、これに限らず、波形発生回路
一般のものを使用できる。また、波形生成メモリはレジ
スタで構成されるものを含むことはもちろんである。

【００３５】実施例では、ＤＵＴに対する印加パターン
を中心に説明しているが、これは、期待値を発生する場
合にも同様に適用できることはもちろんである。

【００３６】また、マスクデータレジスタ１４の設定デ
ータについては、実施例ではＣＰＵ１０からの設定によ
るものを例としてＤＵＴのテストを実行するように説明
している。しかし、あらかじめテストする波形モード分
のマスクデータを記憶したレジスタを用意しておき、そ
れぞれの波形モードに応じてレジスタを切換選択するよ
うにすれば、ＣＰＵ１０からデータをいちいち設定する
必要がなく、その処理時間はいらなくなる。これにより
さらに効率のよいテストが可能になる。この点でマスク
データレジスタ１４は、この発明では、単に波形生成メ
モリをアクセスするアドレスについてのビットマスクに
関する情報が記憶されているレジスタ（あるいはメモ
リ）があればよい。そこで、この発明では、このような
レジスタとメモリとを含めて制御信号発生手段という構
成としている。なお、パターン発生器で発生するパター
ンデータには、その内部に設けられたアドレス発生器に
よる各種のアドレスデータ、データ発生器による出力波
形に関するデータ、ピン接続の制限に関するデータ、ア
ドレススクランブルデータなど、各種のデータが含まれ
ることはもちろんである。

【００３７】

【発明の効果】以上の説明から理解できるよに、この発
明にあっては、波形生成メモリのアクセスをマスクする
ようにできるので、パターン発生器からのアクセス信号
をそのアドレスの範囲に限定することができ、ある波形
モードのパターンを発生させて別のパターンを発生させ
る制御が容易なる。特に、上位アドレスをマスクし、下
位アドレスをアクセス領域とすれば、下位アドレスが種
々のパターン発生制御におけるパターンデータで可能に
なるので、そこのデータを書換えれば異なる波形モード
の波形発生が容易にできる。その結果、波形生成メモリ
の一部分の領域を書換えるだけで、他のモードの波形発
生が容易にでき、リアルタイムモードと、固定波形モー
ドの切換では効率よく、波形発生ができる。また、ピン
対応に波形を発生させる場合には、あるピンについては
リアルタイムモードで波形発生し、他のあるピンについ
ては固定波形モードで波形発生することが容易にでき
る。

【図面の簡単な説明】

【図１】図１は、この発明の波形発生装置を半導体テ
スターの波形発生装置に適用した一実施例のブロック図
である。

【図２】図２は、その波形発生動作を説明するための
タイミングチャートである。

【符号の説明】

１２…パターン発生器、６，６ａ，６ｂ，６ｃ…ドライ
ブ回路、１０…ＣＰＵ、１１…インタフェース、１３…
タイミングクロック発生器、１４…マスクデータレジス
タ、１５ａ，１５ｂ，１５ｃ…ビットマスク回路、１７
…波形発生器、１７ａ，１７ｂ，１７ｃ…波形フォーマ
ッタ、１８…ピンエレクトロニクス、１９…被検査デバ
イス（ＤＵＴ）、２０…テスト電圧発生回路、２１…波
形生成メモリ、２２…タイミングパルス発生回路。

Claims

(57)【特許請求の範囲】

【請求項１】パターン発生器と、位相が相違する複数の
クロックパルスを所定の周期でそれぞれ発生するタイミ
ングクロック発生器と、前記複数のクロックパルスのそ
れぞれ位相に対応してそれぞれ割り当てられた発生波形
の立上がりに対応する複数のビット及び発生波形の立下
がりに対応する複数のビットを有するデータを記憶する
波形生成メモリと、前記パターン発生器からの信号を制
御信号に応じてそのままあるいはその一部のビットを選
択的にマスクしてアドレス信号として前記波形生成メモ
リに加えるビットマスク回路と、前記制御信号を発生す
る制御信号発生手段と、前記データの複数のビットのそ
れぞれをゲート信号として前記波形生成メモリから受け
前記各位相のクロックパルスの中から特定のクロックパ
ルスを発生波形の立上がり及び立下がりのそれぞれに対
応して得てこれらに対応して第１のパルス信号及び第２
のパルス信号をそれぞれ発生するタイミングパルス発生
回路と、第１のパルス信号に応じて発生波形を立上げ又
は立下げ、かつ第２のパルス信号に応じて発生波形を立
下げ又は立上げて出力する波形発生回路とを備え、テス
ト内容に応じて前記制御信号発生手段がアドレス信号の
一部をマスクするための制御信号を発生し、前記マスク
がなされていないアドレス領域のデータが前記テスト内
容に応じて書換えられる波形発生装置。
【請求項２】波形生成メモリに記憶されるデータと制御
信号発生手段に記憶される情報は、半導体テスターの演
算処理装置から発生波形モードに応じて設定され、マス
クされるアドレス信号の一部は上位アドレスである請求
項１記載の波形発生装置。