JP2903351B2 - 波形発生装置 - Google Patents
波形発生装置Info
- Publication number
- JP2903351B2 JP2903351B2 JP4110776A JP11077692A JP2903351B2 JP 2903351 B2 JP2903351 B2 JP 2903351B2 JP 4110776 A JP4110776 A JP 4110776A JP 11077692 A JP11077692 A JP 11077692A JP 2903351 B2 JP2903351 B2 JP 2903351B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- data
- address
- signal
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、波形発生装置に関
し、詳しくは、複数のICテストピンのそれぞれに対応
してIC検査のためのテスト波形パターンを発生する波
形発生装置に関する。
し、詳しくは、複数のICテストピンのそれぞれに対応
してIC検査のためのテスト波形パターンを発生する波
形発生装置に関する。
【0002】
【従来の技術】IC検査システムにあっては、ICの性
能,機能試験を行うためにそれに必要な複数ビットのテ
スト波形パターンを、テストパターンプログラム等に従
って自動的に発生させている。従来、このようなテスト
波形パターンの発生装置にあっては、一般にマイクロプ
ログラム方式のアルゴズミック・パターン発生方式のパ
ターン発生器が用いられている。そして、このパターン
発生器側で生成したパターンデータとタイミングクロッ
ク発生器により作られたクロックパルスとにより波形フ
ォーマッタにおいてパターンデータが波形整形され、そ
のうちからICのピンごとに必要なものが選択されてI
Cピン対応のドライブ回路に送出される。ドライブ回路
側では、波形フォーマッタから受けた出力をレベル変換
してレベル整形を行い、所定のICピンにそれを送出す
る。
能,機能試験を行うためにそれに必要な複数ビットのテ
スト波形パターンを、テストパターンプログラム等に従
って自動的に発生させている。従来、このようなテスト
波形パターンの発生装置にあっては、一般にマイクロプ
ログラム方式のアルゴズミック・パターン発生方式のパ
ターン発生器が用いられている。そして、このパターン
発生器側で生成したパターンデータとタイミングクロッ
ク発生器により作られたクロックパルスとにより波形フ
ォーマッタにおいてパターンデータが波形整形され、そ
のうちからICのピンごとに必要なものが選択されてI
Cピン対応のドライブ回路に送出される。ドライブ回路
側では、波形フォーマッタから受けた出力をレベル変換
してレベル整形を行い、所定のICピンにそれを送出す
る。
【0003】一方、本出願人は、直接アルゴズミック・
パターン発生方式のパターン発生器によりパターンを発
生させるのではなくて、波形フォーマッタに波形生成メ
モリを設けて、パターン発生器からのデータの一部を波
形生成メモリのアドレスデータとして利用し、これによ
り波形生成メモリをアクセスしてタイミングデータを発
生させ、タイミングクロック発生器のクロックをタイミ
ングデータにより選択し、この選択に応じてフリップフ
ロップによりテスト波形を発生する、クロック選択方式
の波形発生装置について特願昭62-327755 号(特開平1-
167683号)として出願している。
パターン発生方式のパターン発生器によりパターンを発
生させるのではなくて、波形フォーマッタに波形生成メ
モリを設けて、パターン発生器からのデータの一部を波
形生成メモリのアドレスデータとして利用し、これによ
り波形生成メモリをアクセスしてタイミングデータを発
生させ、タイミングクロック発生器のクロックをタイミ
ングデータにより選択し、この選択に応じてフリップフ
ロップによりテスト波形を発生する、クロック選択方式
の波形発生装置について特願昭62-327755 号(特開平1-
167683号)として出願している。
【0004】
【発明が解決しようとする課題】前記の出願は、例え
ば、RAMをリアルタイムモードでテストする場合に
は、波形生成メモリのアクセスがリアルタイムでなされ
るので、波形生成メモリの内容に応じた種々のパターン
をリアルタイムに発生させることができる利点がある。
しかし、固定波形モードで同じテストパターンを繰り返
し発生させる場合には、この方式が波形生成メモリのア
ドレスをリアルタイムでアクセスする方式である関係で
波形生成メモリのデータ内容を固定波形モードに対応し
た単一のパターンになるようにそのデータを固定波形モ
ードの都度書き換える必要があった。
ば、RAMをリアルタイムモードでテストする場合に
は、波形生成メモリのアクセスがリアルタイムでなされ
るので、波形生成メモリの内容に応じた種々のパターン
をリアルタイムに発生させることができる利点がある。
しかし、固定波形モードで同じテストパターンを繰り返
し発生させる場合には、この方式が波形生成メモリのア
ドレスをリアルタイムでアクセスする方式である関係で
波形生成メモリのデータ内容を固定波形モードに対応し
た単一のパターンになるようにそのデータを固定波形モ
ードの都度書き換える必要があった。
【0005】この書換えは、通常、CPUからタイミン
グデータを波形生成メモリに転送することにより行われ
るが、特に、ICのピン対応に波形フォーマッタでテス
トパターンを発生させる場合には、ピン対応の各波形フ
ォーマッタごとに行わなければならず、データ転送の処
理時間がかなりかかる。
グデータを波形生成メモリに転送することにより行われ
るが、特に、ICのピン対応に波形フォーマッタでテス
トパターンを発生させる場合には、ピン対応の各波形フ
ォーマッタごとに行わなければならず、データ転送の処
理時間がかなりかかる。
【0006】このようなことを回避するために、波形生
成メモリに固定波形発生のデータとリアルタイムモード
の波形発生データとをそれぞれ異なる記憶領域に記憶し
ておくことが考えられるが、最近では、ICの高集積化
や高機能化に伴い、テスト項目が多くなり、それに伴っ
て発生すべきパターン数が増加すると、波形生成メモリ
の記憶容量が大きくなり、波形フォーマッタに大きなメ
モリが必要になる。このメモリの容量の増加は、パター
ン発生器からのパターンデータのうち波形生成メモリを
アクセスするのに割当てられるアドレス信号のビット数
を増加させ、さらに装置を大型化させる。波形生成メモ
リへのデータのロード時間が増加してテスト効率を低下
させる問題がある。この発明は、このような従来技術の
問題点を解決するものであって、リアルタイムモードで
も、固定波形モードでも効率よく、テストができ、ある
ピンについてはリアルタイムモードで波形発生し、他の
あるピンについては固定波形モードで波形発生すること
が容易な波形発生装置を提供することを目的とする。
成メモリに固定波形発生のデータとリアルタイムモード
の波形発生データとをそれぞれ異なる記憶領域に記憶し
ておくことが考えられるが、最近では、ICの高集積化
や高機能化に伴い、テスト項目が多くなり、それに伴っ
て発生すべきパターン数が増加すると、波形生成メモリ
の記憶容量が大きくなり、波形フォーマッタに大きなメ
モリが必要になる。このメモリの容量の増加は、パター
ン発生器からのパターンデータのうち波形生成メモリを
アクセスするのに割当てられるアドレス信号のビット数
を増加させ、さらに装置を大型化させる。波形生成メモ
リへのデータのロード時間が増加してテスト効率を低下
させる問題がある。この発明は、このような従来技術の
問題点を解決するものであって、リアルタイムモードで
も、固定波形モードでも効率よく、テストができ、ある
ピンについてはリアルタイムモードで波形発生し、他の
あるピンについては固定波形モードで波形発生すること
が容易な波形発生装置を提供することを目的とする。
【0007】
【課題を解決するための手段】このような目的を達成す
るこの発明の波形発生装置の特徴は、パターン発生器
と、位相が相違する複数のクロックパルスを所定の周期
でそれぞれ発生するタイミングクロック発生器と、複数
のクロックパルスのそれぞれ位相に対応してそれぞれ割
り当てられた発生波形の立上がりに対応する複数のビッ
ト及び発生波形の立下がりに対応する複数のビットを有
するデータを記憶する波形生成メモリと、パターン発生
器からの信号を制御信号に応じてそのままあるいはその
一部のビットを選択的にマスクしてアドレス信号として
前記波形生成メモリに加えるビットマスク回路と、制御
信号を発生する制御信号発生手段と、データの複数のビ
ットのそれぞれをゲート信号として波形生成メモリから
受け各位相のクロックパルスの中から特定のクロックパ
ルスを発生波形の立上がり及び立下がりのそれぞれに対
応して得てこれらに対応して第1のパルス信号及び第2
のパルス信号をそれぞれ発生するタイミングパルス発生
回路と、第1のパルス信号に応じて発生波形を立上げ又
は立下げ、かつ第2のパルス信号に応じて発生波形を立
下げ又は立上げて出力する波形発生回路とを備えてい
て、テスト内容に応じて制御信号発生手段がアドレス信
号の一部をマスクするための制御信号を発生し、マスク
がなされていないアドレス領域のデータが前記テスト内
容に応じて書換えられるものである。
るこの発明の波形発生装置の特徴は、パターン発生器
と、位相が相違する複数のクロックパルスを所定の周期
でそれぞれ発生するタイミングクロック発生器と、複数
のクロックパルスのそれぞれ位相に対応してそれぞれ割
り当てられた発生波形の立上がりに対応する複数のビッ
ト及び発生波形の立下がりに対応する複数のビットを有
するデータを記憶する波形生成メモリと、パターン発生
器からの信号を制御信号に応じてそのままあるいはその
一部のビットを選択的にマスクしてアドレス信号として
前記波形生成メモリに加えるビットマスク回路と、制御
信号を発生する制御信号発生手段と、データの複数のビ
ットのそれぞれをゲート信号として波形生成メモリから
受け各位相のクロックパルスの中から特定のクロックパ
ルスを発生波形の立上がり及び立下がりのそれぞれに対
応して得てこれらに対応して第1のパルス信号及び第2
のパルス信号をそれぞれ発生するタイミングパルス発生
回路と、第1のパルス信号に応じて発生波形を立上げ又
は立下げ、かつ第2のパルス信号に応じて発生波形を立
下げ又は立上げて出力する波形発生回路とを備えてい
て、テスト内容に応じて制御信号発生手段がアドレス信
号の一部をマスクするための制御信号を発生し、マスク
がなされていないアドレス領域のデータが前記テスト内
容に応じて書換えられるものである。
【0008】
【作用】このように、テスト内容に応じて制御信号発生
手段、例えばレジスタにアドレス信号の一部をマスクす
るための制御信号を発生する情報が設定され、制御信号
発生手段がテストに応じてマスク情報を発生するのでマ
スクがなされたときにマスクがなされていないアドレス
領域のみがアクセスされ、不要なビットをマスクしての
アクセスが可能になり、そのデータがテスト内容に応じ
て書換えることにより、波形モードに対応して波形生成
メモリの内容をすべて書換えなくても求める波形の発生
が可能になる。また、波形生成メモリのアクセスをマス
クするようにできるので、パターン発生器からのアクセ
ス信号をそのアドレスの範囲に限定することができ、あ
る波形モードのパターンを発生させて別のパターンを発
生させる制御が容易になる。特に、上位アドレスをマス
クし、下位アドレスをアクセス領域とすれば、下位アド
レスが種々のパターン発生制御におけるパターンデータ
で可能になるので、そこのデータを書換えれば異なる波
形モードの波形発生が容易にできる。その結果、波形生
成メモリの一部分の領域を書換えるだけで、他のモード
の波形発生が容易にでき、リアルタイムモードと、固定
波形モードの切換では効率よく、波形発生ができる。
手段、例えばレジスタにアドレス信号の一部をマスクす
るための制御信号を発生する情報が設定され、制御信号
発生手段がテストに応じてマスク情報を発生するのでマ
スクがなされたときにマスクがなされていないアドレス
領域のみがアクセスされ、不要なビットをマスクしての
アクセスが可能になり、そのデータがテスト内容に応じ
て書換えることにより、波形モードに対応して波形生成
メモリの内容をすべて書換えなくても求める波形の発生
が可能になる。また、波形生成メモリのアクセスをマス
クするようにできるので、パターン発生器からのアクセ
ス信号をそのアドレスの範囲に限定することができ、あ
る波形モードのパターンを発生させて別のパターンを発
生させる制御が容易になる。特に、上位アドレスをマス
クし、下位アドレスをアクセス領域とすれば、下位アド
レスが種々のパターン発生制御におけるパターンデータ
で可能になるので、そこのデータを書換えれば異なる波
形モードの波形発生が容易にできる。その結果、波形生
成メモリの一部分の領域を書換えるだけで、他のモード
の波形発生が容易にでき、リアルタイムモードと、固定
波形モードの切換では効率よく、波形発生ができる。
【0009】
【実施例】図1は、この発明の波形発生装置を半導体テ
スターの波形発生装置に適用した一実施例のブロック図
であり、図2は、その波形発生動作を説明するためのタ
イミングチャートである。図1において、10は、CP
Uであり、インタフェース11を介してパターン発生器
12にパターン発生に必要なプログラムをセットし、タ
イミングクロック発生器13に必要なタイミング発生の
データをセットする。これらパターン発生器12、タイ
ミングクロック発生器13からのデータが波形発生器1
7の各波形フォーマッタにそれぞれ送出されて波形フォ
ーマッタの出力がピンエレクトロニクス18のドライバ
回路に入力されて、このドライブ回路を経てテスト波形
等がDUT19のピン対応に出力される。
スターの波形発生装置に適用した一実施例のブロック図
であり、図2は、その波形発生動作を説明するためのタ
イミングチャートである。図1において、10は、CP
Uであり、インタフェース11を介してパターン発生器
12にパターン発生に必要なプログラムをセットし、タ
イミングクロック発生器13に必要なタイミング発生の
データをセットする。これらパターン発生器12、タイ
ミングクロック発生器13からのデータが波形発生器1
7の各波形フォーマッタにそれぞれ送出されて波形フォ
ーマッタの出力がピンエレクトロニクス18のドライバ
回路に入力されて、このドライブ回路を経てテスト波形
等がDUT19のピン対応に出力される。
【0010】14は、アドレスマスクデータレジスタ
(以下マスクデータレジスタ)であって、リアルタイム
波形モードや固定波形モードに対応して波形生成メモリ
のアドレス信号の一部をマスクするデータがCPU10
からインタフェース11経由で設定される。このレジス
タは、波形発生器17の波形フォーマッタの数に対応す
る桁数を有していて、その各桁が各波形フォーマッタに
それぞれ対応している。15a,15b,15c,・・
・は、各波形フォーマッタに対応して設けられたAND
ゲートであって、パターン発生器12で発生するパター
ンデータのうち波形生成メモリをアクセスするためのア
ドレスデータとしてパターンデータの、A0 桁を除く各
桁のビットをマスクするビットマスク回路である。ここ
では、最下位のビットA0 を除いたA1 〜Ak のkビッ
トが各ビットマスク回路15a,15b,15c,・・
・に加えられ、マスクするか否かの制御信号であるゲー
ト信号をマスクデータレジスタ14から受ける。ゲート
信号が“1”あるいはHIGHレベル(以下“H”)の
とき、言い換えれば、ゲート信号が有意になっていると
きに、A1 〜Ak のkビットはマスクされずに、各波形
フォーマッタの波形生成メモリのアドレスA1 〜Ak に
供給される。それが“0”のときにはその桁位置に対応
するビットがマスクされる、その出力は“0”になる。
一方、最下位のビットA0 は、ゲート信号の有無にかか
わらず、波形生成メモリのアドレスA0 に加えられる。
(以下マスクデータレジスタ)であって、リアルタイム
波形モードや固定波形モードに対応して波形生成メモリ
のアドレス信号の一部をマスクするデータがCPU10
からインタフェース11経由で設定される。このレジス
タは、波形発生器17の波形フォーマッタの数に対応す
る桁数を有していて、その各桁が各波形フォーマッタに
それぞれ対応している。15a,15b,15c,・・
・は、各波形フォーマッタに対応して設けられたAND
ゲートであって、パターン発生器12で発生するパター
ンデータのうち波形生成メモリをアクセスするためのア
ドレスデータとしてパターンデータの、A0 桁を除く各
桁のビットをマスクするビットマスク回路である。ここ
では、最下位のビットA0 を除いたA1 〜Ak のkビッ
トが各ビットマスク回路15a,15b,15c,・・
・に加えられ、マスクするか否かの制御信号であるゲー
ト信号をマスクデータレジスタ14から受ける。ゲート
信号が“1”あるいはHIGHレベル(以下“H”)の
とき、言い換えれば、ゲート信号が有意になっていると
きに、A1 〜Ak のkビットはマスクされずに、各波形
フォーマッタの波形生成メモリのアドレスA1 〜Ak に
供給される。それが“0”のときにはその桁位置に対応
するビットがマスクされる、その出力は“0”になる。
一方、最下位のビットA0 は、ゲート信号の有無にかか
わらず、波形生成メモリのアドレスA0 に加えられる。
【0011】17a,17b,17c,・・・は、波形
発生器17の各波形フォーマッタであって、6a,6
b,6c,・・・は、これら各波形フォーマッタから出
力される波形パターンをそれぞれ受けるドライブ回路で
ある。ここで、各波形フォーマッタは、ほぼ同様な構成
となっているので、その代表として波形フォーマッタ1
7aに、その具体的な内部構成を示し、以下、波形フォ
ーマッタ17aを代表としてその構成及び動作を説明
し、他のものについては割愛する。なお、20は、テス
ト電圧設定回路であって、CPU10からのデータによ
りDUT19のバイアス電圧とか、テストパターン等の
レベルを設定するデータなどを発生して、DUT19,
ピンエレクトロニクス18等にそれぞれ供給する。
発生器17の各波形フォーマッタであって、6a,6
b,6c,・・・は、これら各波形フォーマッタから出
力される波形パターンをそれぞれ受けるドライブ回路で
ある。ここで、各波形フォーマッタは、ほぼ同様な構成
となっているので、その代表として波形フォーマッタ1
7aに、その具体的な内部構成を示し、以下、波形フォ
ーマッタ17aを代表としてその構成及び動作を説明
し、他のものについては割愛する。なお、20は、テス
ト電圧設定回路であって、CPU10からのデータによ
りDUT19のバイアス電圧とか、テストパターン等の
レベルを設定するデータなどを発生して、DUT19,
ピンエレクトロニクス18等にそれぞれ供給する。
【0012】パターン発生器12から発生するパターン
データとタイミングクロック発生器13の各位相のクロ
ックパルスとは、それぞれの波形フォーマッタ17a,
17b,17c,・・・にそれぞれ入力される。そし
て、パターンデータのうちのあるものが波形フォーマッ
タ17aに入力され、その信号は、波形フォーマッタ1
7aの波形生成メモリ21のアドレス入力端子A0 〜A
k にアドレス信号として加えられる。なお、説明の都合
上、まずは、アドレスマスクデータレジス14のデータ
は、全て“1”に設定されていて各ビットマスク回路1
5a,15b,15c,・・・のゲートが開いていると
仮定する。したがって、パターン発生器12から受ける
アドレス信号A0 〜Ak のk+1ビットがすべて有効な
ものとして波形生成メモリ21に与えられ、波形生成メ
モリ21のアクセスされる空間がその容量に対応するそ
の全領域になっている。
データとタイミングクロック発生器13の各位相のクロ
ックパルスとは、それぞれの波形フォーマッタ17a,
17b,17c,・・・にそれぞれ入力される。そし
て、パターンデータのうちのあるものが波形フォーマッ
タ17aに入力され、その信号は、波形フォーマッタ1
7aの波形生成メモリ21のアドレス入力端子A0 〜A
k にアドレス信号として加えられる。なお、説明の都合
上、まずは、アドレスマスクデータレジス14のデータ
は、全て“1”に設定されていて各ビットマスク回路1
5a,15b,15c,・・・のゲートが開いていると
仮定する。したがって、パターン発生器12から受ける
アドレス信号A0 〜Ak のk+1ビットがすべて有効な
ものとして波形生成メモリ21に与えられ、波形生成メ
モリ21のアクセスされる空間がその容量に対応するそ
の全領域になっている。
【0013】このアドレス信号は、k+1ビット(kは
1以上の整数)としているが、実際上は、パターンデー
タのうちの、例えば、数ビットであって、これら数ビッ
トにより波形生成メモリ21の特定のアドレスがアクセ
スされ、そのアドレスから読出されたデータがタイミン
グパルス発生回路22に送出される。
1以上の整数)としているが、実際上は、パターンデー
タのうちの、例えば、数ビットであって、これら数ビッ
トにより波形生成メモリ21の特定のアドレスがアクセ
スされ、そのアドレスから読出されたデータがタイミン
グパルス発生回路22に送出される。
【0014】タイミングパルス発生回路22は、波形生
成メモリ21からのデータと、タイミングクロック発生
器13から送出される、位相がそれぞれ相違するクロッ
クパルスとを受けて、これらデータとクロックパルスと
の論理積条件で立上がりパルス信号と立下がりパルス信
号とを発生してフリップフロップ23のセット端子S及
びリセット端子Rにそれぞれ送出する。
成メモリ21からのデータと、タイミングクロック発生
器13から送出される、位相がそれぞれ相違するクロッ
クパルスとを受けて、これらデータとクロックパルスと
の論理積条件で立上がりパルス信号と立下がりパルス信
号とを発生してフリップフロップ23のセット端子S及
びリセット端子Rにそれぞれ送出する。
【0015】このタイミングパルス発生回路22は、タ
イミングクロック発生器13から得られるそれぞれの位
相のクロックパルスを一方の入力にそれぞれ受ける立上
がりパルス発生用のANDゲート22a,22b,22
c,・・・と、それぞれの位相のクロックパルスを一方
の入力にそれぞれ受ける立下がりパルス発生用のAND
ゲート22n,22m,22l,・・・とから構成され
ている。そして、各ANDゲートの他方の入力に対して
は、それぞれ波形生成メモリ21からのデータの各ビッ
ト信号がそれぞれの位相に対応してそれぞれ割り当てら
れていて、その各桁のビットがそれぞれに対応する位相
の他方の入力に入力されている。その結果、発生波形の
立上がり及び立下がりに対応してそれぞれ、ある位相の
クロックパルスと波形生成メモリ21のその位相に対応
する桁のそれぞれのビットとが共に“1”(負論理のと
きには、共に“0”)となったときに、その位相のクロ
ックパルスが選択されて対応するANDゲートの出力と
して立上がりパルス信号(TR )又は立下がりパルス信
号(TF )をそれぞれ発生する。
イミングクロック発生器13から得られるそれぞれの位
相のクロックパルスを一方の入力にそれぞれ受ける立上
がりパルス発生用のANDゲート22a,22b,22
c,・・・と、それぞれの位相のクロックパルスを一方
の入力にそれぞれ受ける立下がりパルス発生用のAND
ゲート22n,22m,22l,・・・とから構成され
ている。そして、各ANDゲートの他方の入力に対して
は、それぞれ波形生成メモリ21からのデータの各ビッ
ト信号がそれぞれの位相に対応してそれぞれ割り当てら
れていて、その各桁のビットがそれぞれに対応する位相
の他方の入力に入力されている。その結果、発生波形の
立上がり及び立下がりに対応してそれぞれ、ある位相の
クロックパルスと波形生成メモリ21のその位相に対応
する桁のそれぞれのビットとが共に“1”(負論理のと
きには、共に“0”)となったときに、その位相のクロ
ックパルスが選択されて対応するANDゲートの出力と
して立上がりパルス信号(TR )又は立下がりパルス信
号(TF )をそれぞれ発生する。
【0016】これら立上がりパルス信号(TR )及び立
下がりパルス信号(TF )は、各データビットにより選
択されたクロックパルスに対応して発生するものであっ
て、フリップフロップ23のセット端子、リセット端子
にそれぞれ送出されてフリップフロップ23のQ出力
を、入力側のパルス信号に応じて立上がらせ、或いは立
下がらせる。そして、このQ出力がテスト波形パターン
としてドライブ回路6aに出力され、このドライブ回路
6aを介してDUT19に送出される。
下がりパルス信号(TF )は、各データビットにより選
択されたクロックパルスに対応して発生するものであっ
て、フリップフロップ23のセット端子、リセット端子
にそれぞれ送出されてフリップフロップ23のQ出力
を、入力側のパルス信号に応じて立上がらせ、或いは立
下がらせる。そして、このQ出力がテスト波形パターン
としてドライブ回路6aに出力され、このドライブ回路
6aを介してDUT19に送出される。
【0017】ここで、波形生成メモリ21に記憶された
データは、発生すべき波形の立上がり又は立下がりタイ
ミングを決定するデータとなっている。その1つのデー
タの構成は、発生波形の立上がりに対応してタイミング
クロック発生器13の各位相にそれぞれ割り当てられて
いるビットデータ群と、同様に立下がりに対応して各位
相にそれぞれ割り当てられているビットデータ群からな
る。そして、このようなデータは、CPU10からイン
タフェース11を介してテスト開始前に又は開始時点で
あらかじめセットされるものであって、このセットされ
るデータの内容により発生波形の立上がり及び/又は立
下がりが自由に設定できる。
データは、発生すべき波形の立上がり又は立下がりタイ
ミングを決定するデータとなっている。その1つのデー
タの構成は、発生波形の立上がりに対応してタイミング
クロック発生器13の各位相にそれぞれ割り当てられて
いるビットデータ群と、同様に立下がりに対応して各位
相にそれぞれ割り当てられているビットデータ群からな
る。そして、このようなデータは、CPU10からイン
タフェース11を介してテスト開始前に又は開始時点で
あらかじめセットされるものであって、このセットされ
るデータの内容により発生波形の立上がり及び/又は立
下がりが自由に設定できる。
【0018】そこで、テストに必要な波形モードに応じ
たデータをCPU10から波形生成メモリ21にあらか
じめセットしておき、パターン発生器12のパターンデ
ータの発生タイミングに対応して波形生成メモリ21を
アクセスし、多種多様の波形をフリップフロップ23か
らリアルタイムで発生させることができる。
たデータをCPU10から波形生成メモリ21にあらか
じめセットしておき、パターン発生器12のパターンデ
ータの発生タイミングに対応して波形生成メモリ21を
アクセスし、多種多様の波形をフリップフロップ23か
らリアルタイムで発生させることができる。
【0019】今仮に、タイミングクロック発生器13か
ら発生する位相の相違するクロックパルスの数を3つと
し、波形生成メモリ21から読出されるデータの単位を
6ビット(各位相のクロックパルスに応じて立上がり側
3ビット,立下がり側3ビット)とする。このような条
件の下においてフリップフロップ23における発生パタ
ーン波形と発生波形モードとの関係について、図2
(a),(b)に従って説明する。
ら発生する位相の相違するクロックパルスの数を3つと
し、波形生成メモリ21から読出されるデータの単位を
6ビット(各位相のクロックパルスに応じて立上がり側
3ビット,立下がり側3ビット)とする。このような条
件の下においてフリップフロップ23における発生パタ
ーン波形と発生波形モードとの関係について、図2
(a),(b)に従って説明する。
【0020】図2(a)は、発生波形パターンをRZに
変換する場合を示すものであって、発生すべき元のデー
タパターンが(イ)に示すものである。そしてタイミン
グクロック発生器13から発生する3つのクロックパル
スが(ロ),(ハ),(ニ)のACLK ,BCLK ,CCLK
の3つのクロックパルスであり、(ホ)に示すのがデー
タパターン(イ)に対するRZ波形である。そして、
(ヘ)に示すのが波形生成メモリ21のパターン発生器
からの信号によりアクセスされたアドレスに記憶されて
いる6ビットのデータである。
変換する場合を示すものであって、発生すべき元のデー
タパターンが(イ)に示すものである。そしてタイミン
グクロック発生器13から発生する3つのクロックパル
スが(ロ),(ハ),(ニ)のACLK ,BCLK ,CCLK
の3つのクロックパルスであり、(ホ)に示すのがデー
タパターン(イ)に対するRZ波形である。そして、
(ヘ)に示すのが波形生成メモリ21のパターン発生器
からの信号によりアクセスされたアドレスに記憶されて
いる6ビットのデータである。
【0021】このタイミングチャートで明らかなよう
に、(イ)のパターンデータが“1”のときに、これに
対応するRZパルス信号を発生させるには、BCLK を立
上がりタイミングとし、CCLK を立下がりタイミングと
して波形を発生させればよいことが分かる。また、パタ
ーンデータが“0”のときには、3つのクロックパルス
を選択しなければよい。これは、(ヘ)に示す(100
010)と(000000)の6ビットのデータにな
る。
に、(イ)のパターンデータが“1”のときに、これに
対応するRZパルス信号を発生させるには、BCLK を立
上がりタイミングとし、CCLK を立下がりタイミングと
して波形を発生させればよいことが分かる。また、パタ
ーンデータが“0”のときには、3つのクロックパルス
を選択しなければよい。これは、(ヘ)に示す(100
010)と(000000)の6ビットのデータにな
る。
【0022】なお、(100010)では、その下位の
第2ビット目のQ1 出力と最上位ビットのQ5 の出力が
“1”となっていて、これにより前記の各クロックがそ
れぞれ選択される。言い換えれば、ここでは、波形生成
メモリ21に記憶される6ビットのデータのうちので2
0 ,21 ,22 の各桁位置のビットがそれぞれACLK,
BCLK ,CCLK の立上がりタイミングビットに割り当て
られていて、これらに対応するビットが“1”にセット
されたときにタイミングパルス発生回路22から立上が
りパルス信号(TR )が発生し、対応するビットが
“0”になっているときには立上がりパルス信号が発生
しない。同様に6ビットのデータのうちので23 ,2
4 ,25 の各桁位置のビットがそれぞれACLK ,BCLK
,CCLK の立下がりタイミングビットに割り当てられ
ている。そして、これらに対応するビットが“1”にセ
ットされたときにタイミングパルス発生回路22から立
下がりパルス信号(TF )が発生し、対応するビットが
“0”になっているときには立下がりパルス信号が発生
しないことになる。
第2ビット目のQ1 出力と最上位ビットのQ5 の出力が
“1”となっていて、これにより前記の各クロックがそ
れぞれ選択される。言い換えれば、ここでは、波形生成
メモリ21に記憶される6ビットのデータのうちので2
0 ,21 ,22 の各桁位置のビットがそれぞれACLK,
BCLK ,CCLK の立上がりタイミングビットに割り当て
られていて、これらに対応するビットが“1”にセット
されたときにタイミングパルス発生回路22から立上が
りパルス信号(TR )が発生し、対応するビットが
“0”になっているときには立上がりパルス信号が発生
しない。同様に6ビットのデータのうちので23 ,2
4 ,25 の各桁位置のビットがそれぞれACLK ,BCLK
,CCLK の立下がりタイミングビットに割り当てられ
ている。そして、これらに対応するビットが“1”にセ
ットされたときにタイミングパルス発生回路22から立
下がりパルス信号(TF )が発生し、対応するビットが
“0”になっているときには立下がりパルス信号が発生
しないことになる。
【0023】このようにデータの各ビット位置をクロッ
クパルスに対応させて割り当てた場合には、図2(a)
の(ヘ)に示すデータ(100010)が波形生成メモ
リ21の特定のアドレスに記憶されていれば、そのアド
レスをアクセスすることでパターンデータ“1”に対応
する同図(ホ)に示すRZの波形を発生させることがで
きる。また、データ(000000)が波形生成メモリ
21の他の特定のアドレスに記憶されていれば、そのア
ドレスをアクセスすることでパターンデータ“0”に対
応する同図(ホ)に示すRZの波形を発生させることが
できる。
クパルスに対応させて割り当てた場合には、図2(a)
の(ヘ)に示すデータ(100010)が波形生成メモ
リ21の特定のアドレスに記憶されていれば、そのアド
レスをアクセスすることでパターンデータ“1”に対応
する同図(ホ)に示すRZの波形を発生させることがで
きる。また、データ(000000)が波形生成メモリ
21の他の特定のアドレスに記憶されていれば、そのア
ドレスをアクセスすることでパターンデータ“0”に対
応する同図(ホ)に示すRZの波形を発生させることが
できる。
【0024】図2(b)に示すものは、リアルタイムモ
ードにおいて、いわゆるRTWC(リアルタイム波形コ
ントロール)の波形を発生する場合であって、前記と同
様に、データパターンが(イ)に示すものであり、タイ
ミングクロック発生器13から発生する3つのクロック
パルスが(ロ),(ハ),(ニ)のACLK ,BCLK ,C
CLK であり、(ホ)に示すのがデータパターン(イ)に
対するRTWCの波形である。そして、(ヘ)に示すの
が波形生成メモリ21の6ビットのデータである。な
お、(イ)における“N”は、それぞれ特定測定状態で
の“0”データパターンを、“P”は、特定測定状態で
の“1”データパターンを意味していて、RTWCモー
ドとして、このようなデータパターン“0”,“1”に
応じてリアルタイムで異なる形態の波形を続いて発生さ
せることができる。
ードにおいて、いわゆるRTWC(リアルタイム波形コ
ントロール)の波形を発生する場合であって、前記と同
様に、データパターンが(イ)に示すものであり、タイ
ミングクロック発生器13から発生する3つのクロック
パルスが(ロ),(ハ),(ニ)のACLK ,BCLK ,C
CLK であり、(ホ)に示すのがデータパターン(イ)に
対するRTWCの波形である。そして、(ヘ)に示すの
が波形生成メモリ21の6ビットのデータである。な
お、(イ)における“N”は、それぞれ特定測定状態で
の“0”データパターンを、“P”は、特定測定状態で
の“1”データパターンを意味していて、RTWCモー
ドとして、このようなデータパターン“0”,“1”に
応じてリアルタイムで異なる形態の波形を続いて発生さ
せることができる。
【0025】ここで、パターンデータの発生に対応し
て、図2(b)の(ヘ)に示す最初の2つのデータ(0
10000),(000010)が、順次、波形生成メ
モリ21から読出されたときには、(ホ)に示す波形の
最初の立上がり状態までが設定され、次のデータとして
(010101)が読出されることで、次の立下がりと
立上がりが設定される。さらに、(101010)が読
出されて、次の立下がりと立上がりと立下がりとが設定
される。したがって、これら各データを波形生成メモリ
21の各アドレスに順次記憶しておけば、パターンデー
タの発生とともに、波形生成メモリ21の各アドレスが
順次アクセスされて(ホ)の波形パターンが発生する。
て、図2(b)の(ヘ)に示す最初の2つのデータ(0
10000),(000010)が、順次、波形生成メ
モリ21から読出されたときには、(ホ)に示す波形の
最初の立上がり状態までが設定され、次のデータとして
(010101)が読出されることで、次の立下がりと
立上がりが設定される。さらに、(101010)が読
出されて、次の立下がりと立上がりと立下がりとが設定
される。したがって、これら各データを波形生成メモリ
21の各アドレスに順次記憶しておけば、パターンデー
タの発生とともに、波形生成メモリ21の各アドレスが
順次アクセスされて(ホ)の波形パターンが発生する。
【0026】ここで、例えば、前記の図2(a)のデー
タ(ヘ)と図2(b)のデータ(ヘ)のデータとをメモ
リの異なるアドレス領域に記憶しておけば、記憶領域を
指定する上位の桁のアドレス情報を“1”か、“0”か
に切り換えることで、RTWCモード(上位桁“1”と
して特定の記憶領域をアクセス)か、通常の固定波形モ
ード(上位桁“0”として通常の記憶領域をアクセス)
かを選択することが容易にできる。しかし、それでは、
多数のモード波形や多種類の波形を発生させたときに波
形生成メモリ21の容量が大きくなり、タイミングデー
タのロードする処理時間が増加してテスト効率が低下す
る。
タ(ヘ)と図2(b)のデータ(ヘ)のデータとをメモ
リの異なるアドレス領域に記憶しておけば、記憶領域を
指定する上位の桁のアドレス情報を“1”か、“0”か
に切り換えることで、RTWCモード(上位桁“1”と
して特定の記憶領域をアクセス)か、通常の固定波形モ
ード(上位桁“0”として通常の記憶領域をアクセス)
かを選択することが容易にできる。しかし、それでは、
多数のモード波形や多種類の波形を発生させたときに波
形生成メモリ21の容量が大きくなり、タイミングデー
タのロードする処理時間が増加してテスト効率が低下す
る。
【0027】波形生成メモリ21の容量が小さければ、
それだけ波形発生のためのタイミングデータを転送する
時間を低減することができる。しかし、リアルタイムモ
ードで発生する波形にも関係して単純にはその容量を小
さくすることはできない。ところで、固定波形モードで
発生するテストパターンは、多くの場合、DUTのすべ
てのピンではなく、通常、特定の複数のピンに限られ
る。また、固定波形モードで発生するテストパターンも
テスト項目に応じた固定的なものである。そこで、固定
波形モードのテスト波形を発生するアドレスをあらかじ
め固定しておき、そのテスト波形を発生するピン対応に
そのアドレス部分だけデータを書換えるようにする。こ
れは、例えば、DRAMをページモードでテストする場
合に、あるピンにはリアルタイムで生成した波形を加
え、他のあるピンには、WE(ライトイネーブル)信号
として固定波形を加えるようなときに非常に有効にな
る。
それだけ波形発生のためのタイミングデータを転送する
時間を低減することができる。しかし、リアルタイムモ
ードで発生する波形にも関係して単純にはその容量を小
さくすることはできない。ところで、固定波形モードで
発生するテストパターンは、多くの場合、DUTのすべ
てのピンではなく、通常、特定の複数のピンに限られ
る。また、固定波形モードで発生するテストパターンも
テスト項目に応じた固定的なものである。そこで、固定
波形モードのテスト波形を発生するアドレスをあらかじ
め固定しておき、そのテスト波形を発生するピン対応に
そのアドレス部分だけデータを書換えるようにする。こ
れは、例えば、DRAMをページモードでテストする場
合に、あるピンにはリアルタイムで生成した波形を加
え、他のあるピンには、WE(ライトイネーブル)信号
として固定波形を加えるようなときに非常に有効にな
る。
【0028】このようにすれば、まず、書換え処理が固
定波形を発生するICピン対応の波形生成メモリ21だ
けを書換えれば済み、しかも、その書換える容量は、非
常に少なくて済む。したがって、書換え処理時間が短縮
される。さらに、固定波形モードの波形発生データのア
ドレスをアクセスするRTWCの波形発生プログラムを
利用して固定波形発生が可能になる。また、元のRTW
Cを発生させるときには、前記の固定波形発生のデータ
が記憶されたアドレス空間の波形データ部分だけをRT
WCのときのデータに書換えるだけで済む。
定波形を発生するICピン対応の波形生成メモリ21だ
けを書換えれば済み、しかも、その書換える容量は、非
常に少なくて済む。したがって、書換え処理時間が短縮
される。さらに、固定波形モードの波形発生データのア
ドレスをアクセスするRTWCの波形発生プログラムを
利用して固定波形発生が可能になる。また、元のRTW
Cを発生させるときには、前記の固定波形発生のデータ
が記憶されたアドレス空間の波形データ部分だけをRT
WCのときのデータに書換えるだけで済む。
【0029】このような処理を実現するために設けられ
たのが、マスクデータレジスタ14とビットマスク回路
15a,15b,15c,・・・である。例えば、波形
フォーマッタ17a,17b,17c,・・・のうち奇
数番目の波形フォーマッタが固定波形モードの波形を発
生するものと仮定する。それを例えば、波形フォーマッ
タ171 ,173 ,175 ,・・・と奇数番号の添え字
で表すとする。
たのが、マスクデータレジスタ14とビットマスク回路
15a,15b,15c,・・・である。例えば、波形
フォーマッタ17a,17b,17c,・・・のうち奇
数番目の波形フォーマッタが固定波形モードの波形を発
生するものと仮定する。それを例えば、波形フォーマッ
タ171 ,173 ,175 ,・・・と奇数番号の添え字
で表すとする。
【0030】ところで、今までの説明は、マスクデータ
レジスタ14の各桁がオール“1”となっていて、ビッ
トマスク回路15a,15b,15c,・・・がすべて
開いた状態にある場合である。ここで、先の奇数番目の
波形フォーマッタ171 ,173 ,175 ,・・・に対
応する桁のレジスタ14のデータのビットをすべてを
“0”とし、他のビット、すなわち、偶数の波形フォー
マッタ172 ,174 ,176 ,・・・に対応する桁の
ビットすべてを“1”に設定する。そのようなデータ
(101010・・・・10)をCPU10からインタ
フェース11を介してマスクデータレジスタ14に設定
する。
レジスタ14の各桁がオール“1”となっていて、ビッ
トマスク回路15a,15b,15c,・・・がすべて
開いた状態にある場合である。ここで、先の奇数番目の
波形フォーマッタ171 ,173 ,175 ,・・・に対
応する桁のレジスタ14のデータのビットをすべてを
“0”とし、他のビット、すなわち、偶数の波形フォー
マッタ172 ,174 ,176 ,・・・に対応する桁の
ビットすべてを“1”に設定する。そのようなデータ
(101010・・・・10)をCPU10からインタ
フェース11を介してマスクデータレジスタ14に設定
する。
【0031】これにより、奇数番目の波形フォーマッタ
に対応するビットマスク回路は、すべて閉じられ、パタ
ーン発生器12からのアドレス信号A1 〜Ak の信号が
マスクされる。それらの出力は、“0”に設定される。
その結果、この奇数番目の波形フォーマッタ171 ,1
73 ,175 ,・・・の波形生成メモリ21のアクセス
アドレスは、A0 になる。そこで、アドレスA0 に固定
波形発生のためのタイミングデータを記憶しておけば、
リアル波形モードと同じ制御で固定波形モードの波形を
発生させることができる。なお、通常、固定波形モード
では、偶数の波形フォーマッタ172 ,174 ,17
6 ,・・・に対応するICのピンと出力とが接続されな
いので、どのような波形が発生していても問題はない。
に対応するビットマスク回路は、すべて閉じられ、パタ
ーン発生器12からのアドレス信号A1 〜Ak の信号が
マスクされる。それらの出力は、“0”に設定される。
その結果、この奇数番目の波形フォーマッタ171 ,1
73 ,175 ,・・・の波形生成メモリ21のアクセス
アドレスは、A0 になる。そこで、アドレスA0 に固定
波形発生のためのタイミングデータを記憶しておけば、
リアル波形モードと同じ制御で固定波形モードの波形を
発生させることができる。なお、通常、固定波形モード
では、偶数の波形フォーマッタ172 ,174 ,17
6 ,・・・に対応するICのピンと出力とが接続されな
いので、どのような波形が発生していても問題はない。
【0032】そこで、固定波形モードが選択されたとき
には、CPU10からマスクデータレジスタ14に対し
て出力すべきピンに対応する桁位置のデータが“0”に
設定されたマスクデータが設定される。そして、“0”
に設定した桁位置に対応する波形フォーマッタの波形生
成メモリ21のあらかじめ決められたアドレス、先の例
では、アドレスA0 にテストに必要な固定波形を発生さ
せるタイミングデータが書込まれる。その後、固定波形
モードのテスト処理に入る。なお、元のRTWCに戻る
場合には、CPU10からマスクデータレジスタ14に
対して先に“0”に設定した桁位置のデータを“1”に
設定するデータをセットし、アドレス信号がマスクされ
ないようにする。そして、先に書換えたアドレス、先の
例では、アドレスA0 のデータを元のデータに戻す書換
えればよい。
には、CPU10からマスクデータレジスタ14に対し
て出力すべきピンに対応する桁位置のデータが“0”に
設定されたマスクデータが設定される。そして、“0”
に設定した桁位置に対応する波形フォーマッタの波形生
成メモリ21のあらかじめ決められたアドレス、先の例
では、アドレスA0 にテストに必要な固定波形を発生さ
せるタイミングデータが書込まれる。その後、固定波形
モードのテスト処理に入る。なお、元のRTWCに戻る
場合には、CPU10からマスクデータレジスタ14に
対して先に“0”に設定した桁位置のデータを“1”に
設定するデータをセットし、アドレス信号がマスクされ
ないようにする。そして、先に書換えたアドレス、先の
例では、アドレスA0 のデータを元のデータに戻す書換
えればよい。
【0033】以上は、説明の都合上、奇数番目のデータ
を書換える例を示しているが、波形フォーマッタの波形
生成メモリ21は、テスト項目に応じて選択され、マス
クされるアドレス信号もテスト項目に応じて選択されれ
ばよい。
を書換える例を示しているが、波形フォーマッタの波形
生成メモリ21は、テスト項目に応じて選択され、マス
クされるアドレス信号もテスト項目に応じて選択されれ
ばよい。
【0034】以上、説明してきたが、実施例では、信号
を正論理で取り扱っているが、これは、負論理であって
もよく、タイミングパルス発生回路は、データとクロッ
クパルスが有効となる論理積条件ならば正負どちらで
も、また、これらが混合されていてもよい。したがっ
て、その論理回路は種々の形態を採ることができる。ま
た、実施例では、タイミングパルス発生回路の立上がり
パルス信号をフリップフロップのセット端子に、立下が
りパルス信号をフリップフロップのリセット端子に入力
しているが、これは逆に入力するようにすることもで
き、これにより反転した波形を発生させてもよい。な
お、フリップフロップは、これに限らず、波形発生回路
一般のものを使用できる。また、波形生成メモリはレジ
スタで構成されるものを含むことはもちろんである。
を正論理で取り扱っているが、これは、負論理であって
もよく、タイミングパルス発生回路は、データとクロッ
クパルスが有効となる論理積条件ならば正負どちらで
も、また、これらが混合されていてもよい。したがっ
て、その論理回路は種々の形態を採ることができる。ま
た、実施例では、タイミングパルス発生回路の立上がり
パルス信号をフリップフロップのセット端子に、立下が
りパルス信号をフリップフロップのリセット端子に入力
しているが、これは逆に入力するようにすることもで
き、これにより反転した波形を発生させてもよい。な
お、フリップフロップは、これに限らず、波形発生回路
一般のものを使用できる。また、波形生成メモリはレジ
スタで構成されるものを含むことはもちろんである。
【0035】実施例では、DUTに対する印加パターン
を中心に説明しているが、これは、期待値を発生する場
合にも同様に適用できることはもちろんである。
を中心に説明しているが、これは、期待値を発生する場
合にも同様に適用できることはもちろんである。
【0036】また、マスクデータレジスタ14の設定デ
ータについては、実施例ではCPU10からの設定によ
るものを例としてDUTのテストを実行するように説明
している。しかし、あらかじめテストする波形モード分
のマスクデータを記憶したレジスタを用意しておき、そ
れぞれの波形モードに応じてレジスタを切換選択するよ
うにすれば、CPU10からデータをいちいち設定する
必要がなく、その処理時間はいらなくなる。これにより
さらに効率のよいテストが可能になる。この点でマスク
データレジスタ14は、この発明では、単に波形生成メ
モリをアクセスするアドレスについてのビットマスクに
関する情報が記憶されているレジスタ(あるいはメモ
リ)があればよい。そこで、この発明では、このような
レジスタとメモリとを含めて制御信号発生手段という構
成としている。なお、パターン発生器で発生するパター
ンデータには、その内部に設けられたアドレス発生器に
よる各種のアドレスデータ、データ発生器による出力波
形に関するデータ、ピン接続の制限に関するデータ、ア
ドレススクランブルデータなど、各種のデータが含まれ
ることはもちろんである。
ータについては、実施例ではCPU10からの設定によ
るものを例としてDUTのテストを実行するように説明
している。しかし、あらかじめテストする波形モード分
のマスクデータを記憶したレジスタを用意しておき、そ
れぞれの波形モードに応じてレジスタを切換選択するよ
うにすれば、CPU10からデータをいちいち設定する
必要がなく、その処理時間はいらなくなる。これにより
さらに効率のよいテストが可能になる。この点でマスク
データレジスタ14は、この発明では、単に波形生成メ
モリをアクセスするアドレスについてのビットマスクに
関する情報が記憶されているレジスタ(あるいはメモ
リ)があればよい。そこで、この発明では、このような
レジスタとメモリとを含めて制御信号発生手段という構
成としている。なお、パターン発生器で発生するパター
ンデータには、その内部に設けられたアドレス発生器に
よる各種のアドレスデータ、データ発生器による出力波
形に関するデータ、ピン接続の制限に関するデータ、ア
ドレススクランブルデータなど、各種のデータが含まれ
ることはもちろんである。
【0037】
【発明の効果】以上の説明から理解できるよに、この発
明にあっては、波形生成メモリのアクセスをマスクする
ようにできるので、パターン発生器からのアクセス信号
をそのアドレスの範囲に限定することができ、ある波形
モードのパターンを発生させて別のパターンを発生させ
る制御が容易なる。特に、上位アドレスをマスクし、下
位アドレスをアクセス領域とすれば、下位アドレスが種
々のパターン発生制御におけるパターンデータで可能に
なるので、そこのデータを書換えれば異なる波形モード
の波形発生が容易にできる。その結果、波形生成メモリ
の一部分の領域を書換えるだけで、他のモードの波形発
生が容易にでき、リアルタイムモードと、固定波形モー
ドの切換では効率よく、波形発生ができる。また、ピン
対応に波形を発生させる場合には、あるピンについては
リアルタイムモードで波形発生し、他のあるピンについ
ては固定波形モードで波形発生することが容易にでき
る。
明にあっては、波形生成メモリのアクセスをマスクする
ようにできるので、パターン発生器からのアクセス信号
をそのアドレスの範囲に限定することができ、ある波形
モードのパターンを発生させて別のパターンを発生させ
る制御が容易なる。特に、上位アドレスをマスクし、下
位アドレスをアクセス領域とすれば、下位アドレスが種
々のパターン発生制御におけるパターンデータで可能に
なるので、そこのデータを書換えれば異なる波形モード
の波形発生が容易にできる。その結果、波形生成メモリ
の一部分の領域を書換えるだけで、他のモードの波形発
生が容易にでき、リアルタイムモードと、固定波形モー
ドの切換では効率よく、波形発生ができる。また、ピン
対応に波形を発生させる場合には、あるピンについては
リアルタイムモードで波形発生し、他のあるピンについ
ては固定波形モードで波形発生することが容易にでき
る。
【図1】 図1は、この発明の波形発生装置を半導体テ
スターの波形発生装置に適用した一実施例のブロック図
である。
スターの波形発生装置に適用した一実施例のブロック図
である。
【図2】 図2は、その波形発生動作を説明するための
タイミングチャートである。
タイミングチャートである。
12…パターン発生器、6,6a,6b,6c…ドライ
ブ回路、10…CPU、11…インタフェース、13…
タイミングクロック発生器、14…マスクデータレジス
タ、15a,15b,15c…ビットマスク回路、17
…波形発生器、17a,17b,17c…波形フォーマ
ッタ、18…ピンエレクトロニクス、19…被検査デバ
イス(DUT)、20…テスト電圧発生回路、21…波
形生成メモリ、22…タイミングパルス発生回路。
ブ回路、10…CPU、11…インタフェース、13…
タイミングクロック発生器、14…マスクデータレジス
タ、15a,15b,15c…ビットマスク回路、17
…波形発生器、17a,17b,17c…波形フォーマ
ッタ、18…ピンエレクトロニクス、19…被検査デバ
イス(DUT)、20…テスト電圧発生回路、21…波
形生成メモリ、22…タイミングパルス発生回路。
Claims (2)
- 【請求項1】パターン発生器と、位相が相違する複数の
クロックパルスを所定の周期でそれぞれ発生するタイミ
ングクロック発生器と、前記複数のクロックパルスのそ
れぞれ位相に対応してそれぞれ割り当てられた発生波形
の立上がりに対応する複数のビット及び発生波形の立下
がりに対応する複数のビットを有するデータを記憶する
波形生成メモリと、前記パターン発生器からの信号を制
御信号に応じてそのままあるいはその一部のビットを選
択的にマスクしてアドレス信号として前記波形生成メモ
リに加えるビットマスク回路と、前記制御信号を発生す
る制御信号発生手段と、前記データの複数のビットのそ
れぞれをゲート信号として前記波形生成メモリから受け
前記各位相のクロックパルスの中から特定のクロックパ
ルスを発生波形の立上がり及び立下がりのそれぞれに対
応して得てこれらに対応して第1のパルス信号及び第2
のパルス信号をそれぞれ発生するタイミングパルス発生
回路と、第1のパルス信号に応じて発生波形を立上げ又
は立下げ、かつ第2のパルス信号に応じて発生波形を立
下げ又は立上げて出力する波形発生回路とを備え、テス
ト内容に応じて前記制御信号発生手段がアドレス信号の
一部をマスクするための制御信号を発生し、前記マスク
がなされていないアドレス領域のデータが前記テスト内
容に応じて書換えられる波形発生装置。 - 【請求項2】波形生成メモリに記憶されるデータと制御
信号発生手段に記憶される情報は、半導体テスターの演
算処理装置から発生波形モードに応じて設定され、マス
クされるアドレス信号の一部は上位アドレスである請求
項1記載の波形発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4110776A JP2903351B2 (ja) | 1992-04-03 | 1992-04-03 | 波形発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4110776A JP2903351B2 (ja) | 1992-04-03 | 1992-04-03 | 波形発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05281300A JPH05281300A (ja) | 1993-10-29 |
JP2903351B2 true JP2903351B2 (ja) | 1999-06-07 |
Family
ID=14544317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4110776A Expired - Fee Related JP2903351B2 (ja) | 1992-04-03 | 1992-04-03 | 波形発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2903351B2 (ja) |
-
1992
- 1992-04-03 JP JP4110776A patent/JP2903351B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05281300A (ja) | 1993-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7721174B2 (en) | Full-speed BIST controller for testing embedded synchronous memories | |
US4287594A (en) | Function test evaluation apparatus for evaluating a function test of a logical circuit | |
US4586181A (en) | Test pattern generating apparatus | |
US4958346A (en) | Memory testing device | |
US4216533A (en) | Pattern generator | |
JPH04262276A (ja) | 標準テストポートicチップを制御コンピューターに接続するテストドライバ | |
US4312067A (en) | Function test evaluation apparatus for evaluating a function test of a logic circuit | |
US6543019B2 (en) | Method for built-in self test of an electronic circuit | |
JP2903351B2 (ja) | 波形発生装置 | |
US5936976A (en) | Selecting a test data input bus to supply test data to logical blocks within an integrated circuit | |
JP3384272B2 (ja) | フェイルメモリ | |
JPH1040700A (ja) | 組み込み型自己テスト機能付き半導体チップ | |
US5978945A (en) | Tester arrangement comprising a connection module for testing, by way of the boundary scan test method, a carrier provided with a first number of digital ICS with BST logic and a second number of digital ICS without BST logic | |
JP3102600B2 (ja) | Icテスタ | |
US6158029A (en) | Method of testing an integrated circuit having a memory and a test circuit | |
JP2921291B2 (ja) | パターン信号発生器に同期したac測定電圧印加回路 | |
JP2762325B2 (ja) | メモリテスター | |
JP3233270B2 (ja) | 半導体集積回路 | |
JPH04301300A (ja) | 半導体メモリ装置 | |
JP2824853B2 (ja) | パターンデータ書込み方式 | |
JPH0688859A (ja) | 半導体試験装置用波形発生装置 | |
JP2864880B2 (ja) | 半導体メモリic試験装置 | |
JPH0758322B2 (ja) | 波形発生装置 | |
JP3495308B2 (ja) | 半導体記憶装置の自己テスト回路及び自己テスト方法 | |
JPH05264673A (ja) | 半導体集積回路装置における内蔵ramの試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |