JPS59166879A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS59166879A JPS59166879A JP58041681A JP4168183A JPS59166879A JP S59166879 A JPS59166879 A JP S59166879A JP 58041681 A JP58041681 A JP 58041681A JP 4168183 A JP4168183 A JP 4168183A JP S59166879 A JPS59166879 A JP S59166879A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- data signal
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
Landscapes
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は集積回路装置、特に集積回路装置内に自己試験
機構を備えた集積回路装置に関する。
機構を備えた集積回路装置に関する。
従来、一般に集積回路装置に、その内部に本来の機能し
かもたず１例えば記憶回路は記憶機能を有するだけであ
った０このため、この種の集積回路装置の良否判定試験
を行うためには高価な試験機を必要とした。また、準備
した試験用データを。
かもたず１例えば記憶回路は記憶機能を有するだけであ
った０このため、この種の集積回路装置の良否判定試験
を行うためには高価な試験機を必要とした。また、準備
した試験用データを。
集積回路装置の入力側【印加し、さらに出力側から出力
された結果を試験機によって良否の利足をする必要があ
り、試験工程が煩雑であるという問題点があった。
された結果を試験機によって良否の利足をする必要があ
り、試験工程が煩雑であるという問題点があった。
本発明に上記の点に鑑み提案されたものであり。
集積回路装置内部に、疑似ランダムパターン発生回路を
設け、かつこのパターンを加工して試験用データ及びア
ドレス信号を作成するとともに、前記試験用データと所
定の記憶回路に一旦！き込んだ前記試験用データの出力
とを比較すること【より集積回路装置の良否を利足する
試験機構を備えた集積回路装置の提供を目的とする。
設け、かつこのパターンを加工して試験用データ及びア
ドレス信号を作成するとともに、前記試験用データと所
定の記憶回路に一旦！き込んだ前記試験用データの出力
とを比較すること【より集積回路装置の良否を利足する
試験機構を備えた集積回路装置の提供を目的とする。
本発明に外部信号にエフ回路動作を通常モードと試験モ
ードとに切替可能とする端子と、所定のデータを格納す
る記憶回路と、試験モード時に疑似ランダムバタン全廃
化する回路と、試験モード時に前記疑似ランダムバタン
発生回路の出力をもとにして試験用アドレス信号を発生
させて出力するとともに通常モード時ｖｃＨア１ドレス
端子から入力した外部アドレス信号をそのまま出力する
アドレス信号発生・選択回路と、試験そ一ド時に前記疑
似ランダムバタン発生回路の出力をもとくして試験用デ
ータ信号を発生させて出力するとともに通常モード時（
Ｕデータ端子から入力し几外部データ信号をそのまま出
力するデータ信号発生・選択回路と、試験モード時に前
記データ信号発生・選択回路のデータ信号とこのデータ
信号を前記アドレス信号により番地指定して一旦前記記
憶回路に記憶させた後（出力、さ姓る信号とを比較しこ
れらの信号の内容の四−注の有無を出力する比較回路と
、前記比較結果を出力する状態我示端子とによって構成
されている０ 〔実施例〕 次に本発明に係る実施例について図ｌ１ｆｉ］を参照し
ながら説明する泗ｂｔは実施例（係る集積回路装置１０
０の概略構改図でめるＯＴは外部信号により回路動ｆ’
ｌｌ：を通常モードと試験モードとに切替可能とする端
子であり、２００μ所足のデータを格納する記憶回路で
ある。５００はモード切替端子Ｔにより試験モードに切
替えられたときＷＥ端子より入力する書込み信号′ｆｃ
もとに疑似ランダムバタン奮発生する回路（例えば“Ｂ
ｕｉｌｔ ｉｎ ＬｏｇｉｃＢｌｏｃｋ ０ｂｓｅｒｖ
ａｔｉｏｎ Ｔｅｃｈｎｉｇｕｅｓ、” Ｂｅｒｎｄ
Ｋδｎｅｍａｎｎ Ｊｏａｃｈｉｎ Ｍｕｃｈａ ａ
ｎｄ Ｇｊｌｎｔｈｅｒ Ｚｕｉｅｈｏｆｆ 、 １９
７９ ＩＥＥＥ Ｔｅ５ｔ Ｃｏｎｆｅｒｅｎｃｅ Ｐ
Ｐ３７−４１で提案されているような疑似ランダムバタ
ン発生回路）である。また３００μモード切替端子Ｔ【
より試験モードに切替えられたと＠疑似ランダムバタン
発生回路５００の出力信号をもと【して試験用アドレス
信号を作成して出力し１通常モードに切替えられたとき
アドレス端子から入力する外部アドレス信号をその−１
：ま出力するアドレス信号発生・選択回路であ５．４０
０［モード切替端子Ｔｉｃより試験モードに切替えられ
たとき疑似ランダムバタン発生回路５００の出力信号を
もとトして試験川、データ信号を作成して出力し１通常
モードに切替えられたときデータ入力端子から入力し友
外部アドレス信号をそのまま出力するデータ信号発生・
選択回路でおる。６００ｔ：［試験モード時にデータ信
号発生・選択回路４００の出力するデータと、このデー
タを前記試験アドレス信号により一旦記憶回路２００Ｖ
ｃ記憶させ、その出力するデータとを比較する回路であ
る。
ードとに切替可能とする端子と、所定のデータを格納す
る記憶回路と、試験モード時に疑似ランダムバタン全廃
化する回路と、試験モード時に前記疑似ランダムバタン
発生回路の出力をもとにして試験用アドレス信号を発生
させて出力するとともに通常モード時ｖｃＨア１ドレス
端子から入力した外部アドレス信号をそのまま出力する
アドレス信号発生・選択回路と、試験そ一ド時に前記疑
似ランダムバタン発生回路の出力をもとくして試験用デ
ータ信号を発生させて出力するとともに通常モード時（
Ｕデータ端子から入力し几外部データ信号をそのまま出
力するデータ信号発生・選択回路と、試験モード時に前
記データ信号発生・選択回路のデータ信号とこのデータ
信号を前記アドレス信号により番地指定して一旦前記記
憶回路に記憶させた後（出力、さ姓る信号とを比較しこ
れらの信号の内容の四−注の有無を出力する比較回路と
、前記比較結果を出力する状態我示端子とによって構成
されている０ 〔実施例〕 次に本発明に係る実施例について図ｌ１ｆｉ］を参照し
ながら説明する泗ｂｔは実施例（係る集積回路装置１０
０の概略構改図でめるＯＴは外部信号により回路動ｆ’
ｌｌ：を通常モードと試験モードとに切替可能とする端
子であり、２００μ所足のデータを格納する記憶回路で
ある。５００はモード切替端子Ｔにより試験モードに切
替えられたときＷＥ端子より入力する書込み信号′ｆｃ
もとに疑似ランダムバタン奮発生する回路（例えば“Ｂ
ｕｉｌｔ ｉｎ ＬｏｇｉｃＢｌｏｃｋ ０ｂｓｅｒｖ
ａｔｉｏｎ Ｔｅｃｈｎｉｇｕｅｓ、” Ｂｅｒｎｄ
Ｋδｎｅｍａｎｎ Ｊｏａｃｈｉｎ Ｍｕｃｈａ ａ
ｎｄ Ｇｊｌｎｔｈｅｒ Ｚｕｉｅｈｏｆｆ 、 １９
７９ ＩＥＥＥ Ｔｅ５ｔ Ｃｏｎｆｅｒｅｎｃｅ Ｐ
Ｐ３７−４１で提案されているような疑似ランダムバタ
ン発生回路）である。また３００μモード切替端子Ｔ【
より試験モードに切替えられたと＠疑似ランダムバタン
発生回路５００の出力信号をもと【して試験用アドレス
信号を作成して出力し１通常モードに切替えられたとき
アドレス端子から入力する外部アドレス信号をその−１
：ま出力するアドレス信号発生・選択回路であ５．４０
０［モード切替端子Ｔｉｃより試験モードに切替えられ
たとき疑似ランダムバタン発生回路５００の出力信号を
もとトして試験川、データ信号を作成して出力し１通常
モードに切替えられたときデータ入力端子から入力し友
外部アドレス信号をそのまま出力するデータ信号発生・
選択回路でおる。６００ｔ：［試験モード時にデータ信
号発生・選択回路４００の出力するデータと、このデー
タを前記試験アドレス信号により一旦記憶回路２００Ｖ
ｃ記憶させ、その出力するデータとを比較する回路であ
る。
５０１ＨＡＮＤゲ一ト回路であり、試験モード時のみＷ
Ｅ端子から入力する書き込み信号を疑似ランダムバタン
発生回路５００１Ｃ選択的伝送する。
Ｅ端子から入力する書き込み信号を疑似ランダムバタン
発生回路５００１Ｃ選択的伝送する。
５０２μインバ一タ回路であり、ｖ＠込み信号のｌ”レ
ベル状態が疑似ランダムバタン発生回路５００に伝送さ
れて後、信号が“０”レベル状態に反転したとき比較回
路６００の比較動作を行わせるものである。
ベル状態が疑似ランダムバタン発生回路５００に伝送さ
れて後、信号が“０”レベル状態に反転したとき比較回
路６００の比較動作を行わせるものである。
また、７００１’ｆｆ外部から入力されるアドレス信号
線群、７０１１’Ｘ外部から入力されるデータ信号線群
、７０２Ｈ通常モードと試験モードの切替信号線、７０
３μ書き込み信号線、７０４Ｈ読み出し・書き込み切替
信号線、７０５Ｈ疑似ランダムバタン発生回路の出力信
号線、７０６Ｈアドレス信号発生・選択回路３００から
出力されるアドレス信号線群、 ７０７ＴｒＸデ一タ
信号発生・選択回路から出力されるデータ信号線群、７
０８Ｕ記憶回路２００から出力されるデータ信号線群、
７０９は比較回路６００の比較結果を出力する信号線群
であり出力端子８０１から外部へ出力する。なお、図に
おいて“＆”ＨＡＮＤ記号、′。″（丸印）に構成例を
示す図であり、試験用アドレス信号発生回路３１０と、
モード切替信号により試験モード時のアドレス信号か通
常モード時のアドレス信号かを選択的に出力するアドレ
ス信号選択回路３２０指定のため最終的に伝送されるア
ドレス信号であり、モード切替信号により試験モード用
のアドレス信号またげ通常モード用のアドレス信号に適
宜切替えられる。
線群、７０１１’Ｘ外部から入力されるデータ信号線群
、７０２Ｈ通常モードと試験モードの切替信号線、７０
３μ書き込み信号線、７０４Ｈ読み出し・書き込み切替
信号線、７０５Ｈ疑似ランダムバタン発生回路の出力信
号線、７０６Ｈアドレス信号発生・選択回路３００から
出力されるアドレス信号線群、 ７０７ＴｒＸデ一タ
信号発生・選択回路から出力されるデータ信号線群、７
０８Ｕ記憶回路２００から出力されるデータ信号線群、
７０９は比較回路６００の比較結果を出力する信号線群
であり出力端子８０１から外部へ出力する。なお、図に
おいて“＆”ＨＡＮＤ記号、′。″（丸印）に構成例を
示す図であり、試験用アドレス信号発生回路３１０と、
モード切替信号により試験モード時のアドレス信号か通
常モード時のアドレス信号かを選択的に出力するアドレ
ス信号選択回路３２０指定のため最終的に伝送されるア
ドレス信号であり、モード切替信号により試験モード用
のアドレス信号またげ通常モード用のアドレス信号に適
宜切替えられる。
〜Ｉデータ信号発生・選択回１ｉ！３４００の一構成例
を示す図でアリ、試験用データ信号発生回路４１０と、
モード切替信号により試験モード時のデータ信号か通常
モード時のデータ信号がを選択的に出力するデータ信号
選択回路４２０と、遅延ス信号選択回路３２０と同様の
ものである。遅延回路４３０げ試験用データ信号が試験
用アドレス憶回路２００に最終的に伝送されるデータ信
号であり、モード切替信号により試験モード用のデータ
信号′ｔ！たは通常モード用のデータ信号に適宜切り１
図において“ＸＯＲ”ｉ排他的論理和記号である。
を示す図でアリ、試験用データ信号発生回路４１０と、
モード切替信号により試験モード時のデータ信号か通常
モード時のデータ信号がを選択的に出力するデータ信号
選択回路４２０と、遅延ス信号選択回路３２０と同様の
ものである。遅延回路４３０げ試験用データ信号が試験
用アドレス憶回路２００に最終的に伝送されるデータ信
号であり、モード切替信号により試験モード用のデータ
信号′ｔ！たは通常モード用のデータ信号に適宜切り１
図において“ＸＯＲ”ｉ排他的論理和記号である。
次に図を参照しながら本発明に係る実施例の動作を説明
する。
する。
（リ 通常モード時の動作
通常モード時Ｖｃｉモード切替端子Ｔ【“０＃レベル信
号が入力される。これにより、疑似ランダムバタン発生
回路５００は動作しないので試験用アドレス信号発生回
路３ ］、 Ｏおよび試験用データ信号発生回路４１０
も動作しない。またアドレス信号選択回路３２０とデー
タ信号選択回路４２０は、それぞれアドレス信号線群７
００とデータ信号線群７０１’ｅ選択している。
号が入力される。これにより、疑似ランダムバタン発生
回路５００は動作しないので試験用アドレス信号発生回
路３ ］、 Ｏおよび試験用データ信号発生回路４１０
も動作しない。またアドレス信号選択回路３２０とデー
タ信号選択回路４２０は、それぞれアドレス信号線群７
００とデータ信号線群７０１’ｅ選択している。
従ってこのモードでは通常の記憶回路としての読み書き
動作が可能である。
動作が可能である。
めの信号タイミングチャート図であり、この図も参照の
こと。一つ モード切替端子Ｔｃ“ｌ＃レベル信号を入力する０また
Ｖｗ端子に“ｌ”レベル信号を入力して記憶回路２００
ｔ’Ｗき込みモードに設定する。次Ｖｃ沓き込みパルス
がＷＥ端子に入力されると疑似ランダムバタン発生回路
５００の動作が始まる。（注；モード切替端子ＴｒＣ“
０”レベル信号が入力されている状態において疑似ラン
ダムバタン発生回路５００μ初期化されている。）試験
用アドレス信号発生回路３１０ｒｌ：疑似ランダムバタ
ン発生回路５００の出力信号をもとに試験用アドレス信
号？発生する。この信号はアドレス信号選択回路３２０
［！って選択されて記憶回路２００【伝送される。同様
にして試験用データ信号が試験用データ信号発生回路４
１０ｖｃよって発生され、遅延回路４３０によって所定
時間の遅延後にデータ信号選択回路４２０から出力され
る。このようにして、試験用データ信号は記憶回路２０
０の舟尾された番地ｖｃ書き込まれ、かつ出力信号線群
７０８を介して出力される。
こと。一つ モード切替端子Ｔｃ“ｌ＃レベル信号を入力する０また
Ｖｗ端子に“ｌ”レベル信号を入力して記憶回路２００
ｔ’Ｗき込みモードに設定する。次Ｖｃ沓き込みパルス
がＷＥ端子に入力されると疑似ランダムバタン発生回路
５００の動作が始まる。（注；モード切替端子ＴｒＣ“
０”レベル信号が入力されている状態において疑似ラン
ダムバタン発生回路５００μ初期化されている。）試験
用アドレス信号発生回路３１０ｒｌ：疑似ランダムバタ
ン発生回路５００の出力信号をもとに試験用アドレス信
号？発生する。この信号はアドレス信号選択回路３２０
［！って選択されて記憶回路２００【伝送される。同様
にして試験用データ信号が試験用データ信号発生回路４
１０ｖｃよって発生され、遅延回路４３０によって所定
時間の遅延後にデータ信号選択回路４２０から出力され
る。このようにして、試験用データ信号は記憶回路２０
０の舟尾された番地ｖｃ書き込まれ、かつ出力信号線群
７０８を介して出力される。
！＠込みパルスが“０＃レベル状態になると比較回路６
００は比較動作可能状態ｌＣｌり、もとの試験データ信
号の内容と記憶回路２００ｒｃ記憶させて出力されたデ
ータ信号の内容とを比較する。この結果は出力信号線群
７０９を介して出力端子８０１１’ＣＩｔｌ力でれる。
００は比較動作可能状態ｌＣｌり、もとの試験データ信
号の内容と記憶回路２００ｒｃ記憶させて出力されたデ
ータ信号の内容とを比較する。この結果は出力信号線群
７０９を介して出力端子８０１１’ＣＩｔｌ力でれる。
即ち、不一致であれば“ｌ”レベル信号が出力され、一
致していれば“１＃レベル信号が出力される。
致していれば“１＃レベル信号が出力される。
以上のように書き込みパルスの一サイクル【よって１つ
のアドレスに対応する試験が行われるので、書き込みパ
ルスを次々【入力することによって自己試験が央行され
ていく。
のアドレスに対応する試験が行われるので、書き込みパ
ルスを次々【入力することによって自己試験が央行され
ていく。
尚、実施例では説明を簡明にするため【１疑似ランダム
パルス発生回路のビット幅を小さくしたが、実際の記憶
回路のアドレスのビット幅に応じて、またｌアドレスＰ
’Ｅに記憶されるデータのビータ幅に応じて適宜増やす
ことができることは勿論である。
パルス発生回路のビット幅を小さくしたが、実際の記憶
回路のアドレスのビット幅に応じて、またｌアドレスＰ
’Ｅに記憶されるデータのビータ幅に応じて適宜増やす
ことができることは勿論である。
本発明は以上説明したように集積回路装置内に自己試験
機構を備えるので、別に高価な試験機を設ける必要がな
い。また試験用データを試験時に準備する必要もないの
で試験用工程が大幅に単純化し１作業能率も向上する効
果がある。
機構を備えるので、別に高価な試験機を設ける必要がな
い。また試験用データを試験時に準備する必要もないの
で試験用工程が大幅に単純化し１作業能率も向上する効
果がある。
するための信号タイミングチャート図である。
２００・・・記憶回路、３００・・・アドレス信号発生
選択回路、３１０・・・試験用アドレス信号発生回路、
３２０・・・アドレス信号選択回路、４００・・・デー
タ信号発生・選択回路、４１０・・・試験用データ信号
発生回路、４２０・・・データ信号選択回路、４３０・
・・遅延回路、５００・・・疑似ランダムバタン発生回
路、６００・・・比較回路、７００〜７０９・・・信号
線または信号線群、８００・・・モード切替端子、８０
１・・・第Ｉ 凶 第２ 図 第３ 区 第４ 図
選択回路、３１０・・・試験用アドレス信号発生回路、
３２０・・・アドレス信号選択回路、４００・・・デー
タ信号発生・選択回路、４１０・・・試験用データ信号
発生回路、４２０・・・データ信号選択回路、４３０・
・・遅延回路、５００・・・疑似ランダムバタン発生回
路、６００・・・比較回路、７００〜７０９・・・信号
線または信号線群、８００・・・モード切替端子、８０
１・・・第Ｉ 凶 第２ 図 第３ 区 第４ 図
Claims (1)
- 【特許請求の範囲】 外部信号により回路動作を通常モードと試験モードとに
切替可能とする端子と。 所定のデータを格納する記憶回路と、 試験モード時に疑似ランダムバタンを発生する回路と。 試験モード時に前記疑似ランダムバタン発生回路の出力
をもとにして試験用アドレス信号全発生式せて出力する
とともに、通常モード時にはアドレス端子から入力した
外部アドレス信号をそのまま出力するアドレス信号発生
・選択回路と。 試験モード時に前記疑似ランダムノくタン発生回路の出
力をもとじして試験用データ信号を発生させて出力する
とともに、通常モード時にはデータ端子から入力した外
部データ信号をそのまま出力するデータ信号発生・選択
回路と。 試験モード時に、前記データ信号発生・選択回路の出力
するデータ信号と、このデータ信号を前記アドレス信号
により番地指定して一旦前記記憶回路に記憶させた後に
出力される信号とを比較し、これらの信号の内容の同一
性の有無を出力する比較回路と。 前記比較結果を出力する状態表示端子とによって構成さ
れる集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58041681A JPS59166879A (ja) | 1983-03-14 | 1983-03-14 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58041681A JPS59166879A (ja) | 1983-03-14 | 1983-03-14 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59166879A true JPS59166879A (ja) | 1984-09-20 |
Family
ID=12615166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58041681A Pending JPS59166879A (ja) | 1983-03-14 | 1983-03-14 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59166879A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0213037A2 (en) * | 1985-08-14 | 1987-03-04 | Fujitsu Limited | Semiconductor memory device having test pattern generating circuit |
| JPS6470999A (en) * | 1987-05-15 | 1989-03-16 | Digital Equipment Corp | Method and apparatus for memory test |
| JPH0277860A (ja) * | 1988-04-01 | 1990-03-16 | Digital Equip Corp <Dec> | 記憶装置自己試験方法及び線形フィードバック桁送りレジスタ |
| JPH03296676A (ja) * | 1990-04-16 | 1991-12-27 | Nec Corp | オンチップメモリテスト回路およびテスト方法 |
| US5866418A (en) * | 1990-07-13 | 1999-02-02 | Gropep Pty. Ltd. | Milk protein mixture for promoting growth of animal cells or treating wounds and method of making and methods employing the mixture |
| US6319522B1 (en) | 1990-07-13 | 2001-11-20 | Gropep Limited | Growth-promoting agent |
| US7033610B2 (en) | 1990-07-13 | 2006-04-25 | Gropep Pty, Ltd. | Growth-promoting agent |
| JP2006318115A (ja) * | 2005-05-11 | 2006-11-24 | Sony Corp | 半導体記憶装置及び半導体記憶装置機能検査方法並びに半導体記憶装置を有する電子機器 |
-
1983
- 1983-03-14 JP JP58041681A patent/JPS59166879A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0213037A2 (en) * | 1985-08-14 | 1987-03-04 | Fujitsu Limited | Semiconductor memory device having test pattern generating circuit |
| JPS6470999A (en) * | 1987-05-15 | 1989-03-16 | Digital Equipment Corp | Method and apparatus for memory test |
| JPH0277860A (ja) * | 1988-04-01 | 1990-03-16 | Digital Equip Corp <Dec> | 記憶装置自己試験方法及び線形フィードバック桁送りレジスタ |
| JPH03296676A (ja) * | 1990-04-16 | 1991-12-27 | Nec Corp | オンチップメモリテスト回路およびテスト方法 |
| US5866418A (en) * | 1990-07-13 | 1999-02-02 | Gropep Pty. Ltd. | Milk protein mixture for promoting growth of animal cells or treating wounds and method of making and methods employing the mixture |
| US6319522B1 (en) | 1990-07-13 | 2001-11-20 | Gropep Limited | Growth-promoting agent |
| US6447808B2 (en) | 1990-07-13 | 2002-09-10 | Gropep Limited | Growth-promoting agent |
| US7033610B2 (en) | 1990-07-13 | 2006-04-25 | Gropep Pty, Ltd. | Growth-promoting agent |
| JP2006318115A (ja) * | 2005-05-11 | 2006-11-24 | Sony Corp | 半導体記憶装置及び半導体記憶装置機能検査方法並びに半導体記憶装置を有する電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06139798A (ja) | 半導体メモリ | |
| KR930022383A (ko) | 메모리칩의 리프레시 어드레스 테스트 회로 | |
| JPH07110357A (ja) | 半導体ｉｃ試験装置 | |
| JPS5990067A (ja) | 論理回路試験用パタ−ン発生装置 | |
| JPS59166879A (ja) | 集積回路装置 | |
| JP3384272B2 (ja) | フェイルメモリ | |
| US6976195B1 (en) | Method and apparatus for testing a memory device with compressed data using a single output | |
| JPH02260200A (ja) | 複数ビット並列テスト機能を有する半導体記憶装置における複数ビット並列機能テスト方法 | |
| JPS59166880A (ja) | 集積回路装置 | |
| JPH0831197A (ja) | ダイナミックランダムアクセスメモリ | |
| KR100247858B1 (ko) | 메모리 장치의 실패정보 저장회로 | |
| JP2720773B2 (ja) | アドレスコントロールメモリ回路 | |
| JPH0394350A (ja) | 半導体記憶装置 | |
| JPH08273396A (ja) | 半導体メモリ装置の自動テスト回路 | |
| JP3164939B2 (ja) | 記憶装置の試験回路を備えた装置 | |
| JP2868373B2 (ja) | 半導体メモリ | |
| JPS6319027B2 (ja) | ||
| JPH0411959B2 (ja) | ||
| JPH07281992A (ja) | Ｄｍａコントローラ | |
| KR100229260B1 (ko) | 디램 제어회로 | |
| JPS6031040B2 (ja) | メモリ用集積回路装置 | |
| JPS61202400A (ja) | 半導体記憶装置 | |
| JPH0599985A (ja) | 半導体試験装置のテストパターン発生装置 | |
| JP2002022811A (ja) | 半導体試験装置 | |
| JPS58184663A (ja) | テスト装置 |