KR100956779B1 - 반도체 메모리 장치의 펌핑전압 생성회로 - Google Patents

반도체 메모리 장치의 펌핑전압 생성회로 Download PDF

Info

Publication number
KR100956779B1
KR100956779B1 KR1020080088658A KR20080088658A KR100956779B1 KR 100956779 B1 KR100956779 B1 KR 100956779B1 KR 1020080088658 A KR1020080088658 A KR 1020080088658A KR 20080088658 A KR20080088658 A KR 20080088658A KR 100956779 B1 KR100956779 B1 KR 100956779B1
Authority
KR
South Korea
Prior art keywords
period
signal
pumping
control signal
generate
Prior art date
Application number
KR1020080088658A
Other languages
English (en)
Other versions
KR20100029946A (ko
Inventor
이경연
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080088658A priority Critical patent/KR100956779B1/ko
Publication of KR20100029946A publication Critical patent/KR20100029946A/ko
Application granted granted Critical
Publication of KR100956779B1 publication Critical patent/KR100956779B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명에 따른 반도체 메모리 장치의 펌핑전압 생성회로는 기준전압과 펌핑전압의 레벨을 비교하여 감지신호를 생성하는 전압 감지부; 인에이블 신호를 입력 받아 소정 구간 동안 인에이블 되는 제어신호를 생성하는 제어신호 생성부; 및 상기 감지신호 및 상기 제어신호에 응답하여 가변 주기로 펌핑 동작을 수행하여 상기 펌핑전압을 생성하는 가변 펌핑부; 를 포함한다.
오실레이터, 펌핑전압

Description

반도체 메모리 장치의 펌핑전압 생성회로{Pumping Voltage Generating Circuit of Semiconductor Memory Apparatus}
본 발명은 반도체 메모리 장치의 설계에 관한 것으로, 더 상세하게는 반도체 메모리 장치의 펌핑전압 생성회로에 관한 것이다.
반도체 메모리 장치가 점점 고집적화되면서, 선폭이 좁아지고 전원전압으로 이용되는 외부전압의 레벨이 점점 낮아지게 되었다. 따라서, 일반적인 반도체 메모리 장치에서는 승압전압(펌핑전압: Vpp)이 필요한 경우 상기 외부전압(VDD)을 펌핑 업(Pumping-up)하는 펌핑전압(Vpp) 생성회로를 포함하고 있다. 특히, 상기 펌핑전압(Vpp)은 DRAM에서 워드라인을 선택할 때, 구동전압으로 사용된다.
위와 같은 펌핑전압 생성회로를 구형하기 위해서, 종래기술은 전압 감지부, 제 1 펌핑부, 제 2 펌핑부로 구성되어 있다. 상기 전압 감지부는 펌핑전압과 기준전압의 레벨을 비교하여 감지신호를 생성한다. 상기 제 1 펌핑부 및 제 2 펌핑부는 각각 오실레이터 및 펌프로 구성된다. 상기 오실레이터는 전압 감지부의 감지신호에 응답하여 주기신호를 생성하고, 상기 주기신호가 펌프로 인가되어 외부전압(VDD)을 펌핑한다.
상기 제 1 펌핑부는 반도체 메모리 장치가 리프레쉬 동작을 수행하는 리프레쉬 동작모드뿐만 아니라 노멀 동작모드에서 외부전압(VDD)을 펌핑하여 펌핑전압(Vpp)의 레벨을 상승시킨다. 상기 제 2 펌핑부는 노멀 동작모드에서만 외부전압(VDD)을 펌핑하여 펌핑전압(Vpp)의 레벨을 상승시키며, 리프레쉬 동작모드에서는 동작하지 않도록 구성된다. 상기 펌핑전압(Vpp)을 생성하기 위해서는 전류소모가 대단히 크고, 반도체 메모리 장치의 리프레쉬 동작모드에서는 노멀 동작모드일 때보다 고전위의 펌핑전압(Vpp)을 필요로 하지 않으므로 리프레쉬 동작모드에서는 상기 제 1 펌핑부만 동작하도록 하고 노멀 동작모드에서는 제 1 및 제 2 펌핑부가 모두 동작하도록 한 것이다.
그러나 종래기술에 따라 펌핑전압(Vpp)을 생성하는 경우, 반도체 메모리 장치가 리프레쉬 동작을 끝내고 다시 노멀 동작을 할 때, 노멀 동작모드에서 필요로 하는 레벨의 펌핑전압(Vpp)을 생성하기 어려운 문제점이 있다. 리프레쉬 동작모드에서 제 1 펌핑부만을 구동시켜 레벨이 다운된 펌핑전압(Vpp)을 순간적으로 올리기 어렵기 때문이다. 즉, 종래기술은 리프레쉬 동작 후 펌핑전압(Vpp)을 빠르게 목표 레벨로 상승시킬 수 없는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해서 리프레쉬 동작이 끝난 후에 빠르게 펌핑전압의 레벨을 상승시킬 수 있는 반도체 메모리 장치의 펌핑전압 생성회로를 제공하는데 있다.
본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑전압 생성회로는 기준전압과 펌핑전압의 레벨을 비교하여 감지신호를 생성하는 전압 감지부; 인에이블 신호를 입력 받아 소정 구간 동안 인에이블 되는 제어신호를 생성하는 제어신호 생성부; 및 상기 감지신호 및 상기 제어신호에 응답하여 가변 주기로 펌핑 동작을 수행하여 상기 펌핑전압을 생성하는 가변 펌핑부; 를 포함한다.
본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑전압 생성회로는 기준전압과 펌핑전압의 레벨을 비교하여 감지신호를 생성하는 전압 감지부; 인에이블 신호를 입력 받아 소정 구간 동안 인에이블 되는 제어신호를 생성하는 제어신호 생성부; 상기 감지신호 및 상기 제어신호에 응답하여 가변 주기로 펌핑 동작을 수행하여 펌핑전압을 생성하는 스탠바이 펌핑부; 및 상기 인에이블 신호에 응답하여 활성화 여부가 결정되고, 상기 감지신호 및 상기 제어신호에 응답하여 가변 주기로 펌핑 동작을 수행하여 상기 펌핑전압을 생성하는 액티브 펌핑부; 를 포함한다.
또한 본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑전압 생성방법은 리프레쉬 동작이 수행될 때, 상기 스탠바이 펌핑부만이 활성화되어 제 1 주기로 펌 핑 동작을 수행하고, 상기 리프레쉬 동작이 종료되고 노멀 동작이 수행될 때, 상기 노멀 동작 초기에 소정 시간 동안 상기 스탠바이 펌핑부 및 상기 액티브 펌핑부 모두가 활성화되어 제 2 주기로 펌핑 동작을 수행하며, 상기 소정 시간 이후의 나머지 노멀 동작이 수행될 때, 상기 스탠바이 펌핑부 및 상기 액티브 펌핑부 모두가 활성화되어 상기 제 1 주기로 펌핑 동작을 수행하는 것을 특징으로 한다.
본 발명에 의하면, 리프레쉬 동작이 끝난 후에 빠르게 펌핑전압의 레벨을 상승시켜 반도체 메모리 장치가 리프레쉬 동작을 끝내고, 원활히 노멀 동작을 수행할 수 있게 하여 반도체 메모리 장치의 성능을 개선할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑전압 생성회로의 블록도이다. 도 1에 도시된 바와 같이 본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑전압 생성회로는 전압 감지부(10), 제어신호 생성부(20), 가변 펌핑부(30)를 포함한다.
상기 전압 감지부(10)는 기준전압(vref)과 펌핑전압(Vpp)을 입력 받는다. 상기 전압 감지부(10)는 상기 기준전압(Vref)과 상기 펌핑전압(Vpp)의 레벨을 비교하여 감지신호(DET)를 생성한다. 예를 들어, 상기 기준전압(Vref)의 레벨이 상기 펌핑전압(Vpp)의 레벨보다 높은 경우에는 상기 감지신호(DET)는 인에이블 될 수 있고, 그와 반대의 경우에는 상기 감지신호(DET)는 디스에이블 될 수 있다. 상기 전압 감지부(10)는 펌핑전압(Vpp)이 원하는 목표전압 레벨에 도달할 때까지, 인에이 블 되는 감지신호(DET)를 생성할 수 있다. 상기 전압 감지부(10)는 일반적인 종래기술로 구성될 수 있다.
상기 제어신호 생성부(20)는 인에이블 신호(REF)를 입력 받아 소정 구간 동안 인에이블 되는 제어신호(REF_ex)를 생성한다 상기 인에이블 신호(REF)는 리프레쉬 동작시 인에이블 되는, 예를 들어, 리프레쉬 신호일 수 있다. 그러나 인에이블 신호(REF)로 상기 리프레쉬 신호를 한정하는 것은 아니고 반도체 메모리 장치에서 쓰이는 파워다운(Power-down) 신호 등이 될 수 있고, 리프레쉬 동작과 관련된 모든 신호를 포함하려는 의도이다. 상기 제어신호(REF_ex)는 상기 인에이블 신호(REF)가 디스에이블 되는 시점에 인에이블 되어 소정 구간 동안 인에이블 되는 것이 바람직하다. 상기 제어신호 생성부(20)는 예를 들어, 펄스 생성부로 구성될 수 있는데, 상기 소정 구간은 상기 펄스 생성부를 통해 조절할 수 있다.
상기 가변 펌핑부(30)는 상기 감지신호(DET)를 입력 받고 제어신호(REF_ex)의 인에이블 여부에 따라 가변하는 주기로 펌핑 동작을 수행한다. 상기 제어신호(REF_ex)가 디스에이블 되면, 제 1 주기로 펌핑 동작을 수행하고, 상기 제어신호(REF_ex)가 인에이블 되면 제 2 주기로 펌핑 동작을 수행한다. 본 발명의 실시예에서, 상기 제 2 주기는 상기 제 1 주기보다 빠른 주기인 것이 바람직하다.
상기 가변 펌핑부(30)는 주기 가변형 오실레이터(31) 및 펌프(32)를 포함한다. 상기 주기 가변형 오실레이터(31)는 상기 감지신호(DET)와 상기 제어신호(REF_ex)에 응답하여 서로 다른 주기를 갖는 주기신호(OSC)를 생성한다. 예를 들어, 상기 제어신호(REF_ex)가 디스에이블 되면 상기 제 1 주기를 갖는 주기신 호(OSC)를 생성하고, 상기 제어신호(REF_ex)가 인에이블 되면 상기 제 2 주기를 갖는 주기신호(OSC)를 생성한다. 상기 펌프(32)는 스위치와 캐패시터(Capacitor)를 포함하고 상기 주기신호(OSC)를 입력 받아 펌핑전압(Vpp)의 레벨을 상승시킨다. 상기 펌프(32)는 일반적인 종래기술과 동일하게 구성될 수 있다.
도 2는 도 1의 주기 가변형 오실레이터(31)의 상세한 구성을 보여주는 도면이다.
상기 주기 가변형 오실레이터(31)는 신호 조합부(31-1), 제 1 주기 생성부(31-2) 및 제 2 주기 생성부(31-3)를 포함한다.
상기 신호 조합부(31-1)는 상기 감지신호(DET) 및 피드백 되는 상기 주기신호(OSC)를 입력 받는다. 상기 신호 조합부(31-1)는 상기 감지신호(DET) 및 상기 주기신호(OSC)를 입력 받는 낸드 게이트(ND) 및 상기 낸드 게이트(ND)의 출력을 반전시키는 제 1 인버터(IV1)로 구성된다.
상기 제 1 주기 생성부(31-2)는 상기 제어신호(REF_ex)에 응답하여 턴온 여부가 결정되며 상기 신호 조합부(31-1)의 출력을 순차적으로 반전 지연하는 복수개의 인버터로 구성될 수 있다. 상기 제 2 주기 생성부(31-3)는 상기 제어신호(REF_ex)에 응답하여 턴온 여부가 결정되며 상기 신호 조합부(31-1)의 출력을 순차적으로 반전 지연하는 복수개의 인버터로 구성될 수 있다.
상기 제어신호(REF_ex)와 상기 제어신호(REF_ex)가 반전된 신호는 상기 제 1 주기 생성부(31-2)와 제 2 주기 생성부(31-3)를 구성하는 각각의 인버터들로 입력 되어 상기 인버터들의 턴온 여부를 결정한다. 도 2에서 상기 제어신호(REF_ex)가 반전된 신호가 입력되는 것을 보여주기 위해 제 2 인버터(IV2)를 도시하였다. 상기 제어신호(REF_ex)가 인에이블 되면 상기 제 2 주기 생성부(31-3)를 턴온시키고, 상기 제 1 주기 생성부(31-2)를 턴오프시켜 제 2 주기를 갖는 주기신호(OSC)를 생성하고, 상기 제어신호(REF_ex)가 디스에이블 되면 상기 제 2 주기 생성부(31-2)를 턴오프시키고, 상기 제 1 주기 생성부(31-3)를 턴온시켜 제 1 주기를 갖는 주기신호(OSC)를 생성한다.
앞서 살펴본 바와 같이, 제 2 주기는 제 1 주기보다 빠른 주기이므로, 상기 제 1 주기 생성부는(31-2)는 직렬 연결된 제 3 내지 제 5 인버터(IV3~IV5)로 구성할 수 있고, 상기 제 2 주기 생성부(31-3)는 제 6 인버터(IV6)로 구성될 수 있다. 즉, 상기 제 1 주기 생성부(31-2)는 각각 상기 제어신호(REF_ex)에 의해 턴온여부가 결정되고, 상기 신호 조합부(31-1)의 출력을 입력 받는 제 3 인버터(IV3), 상기 제 3 인버터(IV3)의 출력을 입력 받는 제 4 인버터(IV4) 및 상기 제 4 인버터(IV4)의 출력을 입력 받는 제 5 인버터(IV5)로 구성될 수 있다. 상기 제 2 주기 생성부(31-3)는 상기 제어신호(REF_ex)에 의해 턴온여부가 결정되고, 상기 신호 조합부(31-1)의 출력을 입력 받는 제 6 인버터(IV6)로 구성될 수 있다.
상기 제 1 주기 생성부(31-2)는 상기 제 2 주기 생성부(31-3)보다 많은 수의 인버터로 구성되어 제 2 주기 생성부(31-3)가 생성하는 제 2 주기를 갖는 주기신호(OSC)보다 더 긴 주기를 갖는 제 1 주기를 갖는 주기신호(OSC)를 생성할 수 있다. 본 발명의 실시예에서는 제 1 주기 생성부(31-2) 및 제 2 주기 생성부(31-3)가 포함하는 인버터의 개수를 예시적으로 나타내었으나, 상기 개수에 한정하는 것은 아니다. 즉, 본 기술이 속하는 분야의 당업자라면 상기 인버터의 개수를 가감하여 원하는 주기를 갖는 주기신호를 생성할 수 있음을 알 수 있을 것이다.
도 3은 도 1의 제어신호 생성부(20)를 보여주는 도면이다.
상기 제어신호 생성부(20)는 상기 인에이블 신호(REF)를 입력 받아 제어신호(REF_ex)를 생성하는 일반적인 펄스 생성부로 구성될 수 있다. 상기 제어신호 생성부(20)는 인에이블 신호(REF)를 입력 받는 제 7 인버터(IV7), 상기 제 7 인버터(IV7)의 출력을 지연시키는 지연부(D), 상기 인에이블 신호(REF) 및 상기 지연부(D)의 출력을 입력으로 하는 노어 게이트(NOR) 및 상기 노어 게이트(NOR)의 출력을 반전시키는 제 8 인버터(IV8)로 구성된다. 상기 제어신호 생성부(20)는 인에이블 신호(REF)가 디스에이블 되는 시점부터 소정의 구간 동안 인에이블 되는 제어신호(REF_ex)를 생성한다. 상기 소정의 구간은 상기 지연부(D)의 지연량을 조절함으로써 정해질 수 있다.
도 1 내지 도 3을 참조하여 본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑전압 생성회로의 동작을 살펴보면 다음과 같다.
반도체 메모리 장치가 노멀 동작을 수행하여 상기 인에이블 신호(REF)가 디스에이블 상태를 유지하고 있을 때, 상기 제어신호(REF_ex)도 디스에이블 상태를 유지하고 있다. 상기 펌핑전압(Vpp)의 레벨이 상기 기준전압(Vref)의 레벨보다 낮을 때, 상기 전압 감지부(10)는 상기 감지신호(DET)를 인에이블 시킨다. 상기 제어신호(REF_ex)가 디스에이블 상태이므로 상기 주기 가변형 오실레이터(31)의 제 1 주기 생성부(31-2)는 턴온되고, 제 2 주기 생성부(31-3)는 턴오프 된다. 따라서 상 기 주기 가변형 오실레이터(31)는 제 1 주기를 갖는 주기신호(OSC)를 생성하고, 상기 펌프(32)는 상기 제 1 주기를 갖는 주기신호(OSC)를 입력 받아 펌핑동작을 수행하여 펌핑전압(Vpp)의 레벨을 상승시키게 된다.
이후에 반도체 메모리 장치가 리프레쉬 동작을 수행하면 상기 인에이블 신호(REF)가 인에이블 된다.
리프레쉬 동작이 완료되어 상기 인에이블 신호(REF)가 디스에이블 되면, 다시 노멀 동작이 수행되면서 상기 제어신호(REF_ex)는 소정 구간 동안 인에이블 된다. 상기 제어신호(REF_ex)가 인에이블 되면 상기 주기 가변형 오실레이터(31)의 제 1 주기 생성부(31-2)는 턴오프되고, 상기 제 2 주기 생성부(31-3)는 턴온된다. 따라서 상기 주기 가변형 오실레이터(31)는 제 2 주기를 갖는 주기신호(OSC)를 생성하고, 상기 펌프(32)는 상기 제 2 주기를 갖는 주기신호(OSC)를 입력 받을 때 보다 빠른 주기로 상기 펌핑전압(Vpp)의 레벨을 상승시키게 된다.
제 1 주기로 상기 펌핑동작을 수행하다가, 반도체 메모리 장치의 리프레쉬 동작이 완료된 후에 노멀 동작이 수행될 때, 상대적으로 떨어진 펌핑전압의 레벨을 빠르게 상승시키기 위해서, 상기 제 1 주기보다 빠른 제 2 주기로 펌핑동작을 수행하여 펌핑전압을 빠르게 상승시킨다는 것으로 본 발명을 이해할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 펌핑전압 생성회로의 블록도이다. 도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑전압 생성회로는 전압감지부(10), 제어신호 생성부(20), 스탠바이 펌핑부(300) 및 액티브 펌핑부(400)를 포함한다.
상기 전압 감지부(10) 및 상기 제어신호 생성부(20)는 위에서 살펴본 본 발명의 실시예와 동일하게 구성된다.
상기 스탠바이 펌핑부(300)는 상기 감지신호(DET)를 입력 받고 제어신호(REF_ex)의 인에이블 여부에 따라 가변하는 주기로 펌핑 동작을 수행한다. 상기 제어신호(REF_ex)가 디스에이블 되면, 제 1 주기로 펌핑 동작을 수행하고, 상기 제어신호(REF_ex)가 인에이블 되면 제 2 주기로 펌핑 동작을 수행한다. 본 발명의 실시예에서, 상기 제 2 주기는 상기 제 1 주기보다 빠른 주기인 것이 바람직하다.
상기 스탠바이 펌핑부(300)는 주기 가변형 오실레이터(310) 및 펌프(320)를 포함한다. 상기 주기 가변형 오실레이터(310)는 상기 감지신호(DET)와 상기 제어신호(REF_ex)를 입력 받아 서로 다른 주기를 갖는 주기신호(OSC1)를 생성한다. 상기 제어신호(REF_ex)가 디스에이블 되면 상기 제 1 주기를 갖는 주기신호(OSC1)를 생성하고, 상기 제어신호(REF_ex)가 인에이블 되면 상기 제 2 주기를 갖는 주기신호(OSC2)를 생성한다. 상기 펌프(320)는 스위치와 캐패시터(Capacitor)를 포함하고 상기 주기신호(OSC1)를 입력 받아 펌핑전압(Vpp)의 레벨을 상승시킨다. 상기 펌프(320)는 일반적인 종래기술과 동일하게 구성될 수 있다. 상기 스탠바이 펌핑부(300)는 본 발명의 실시예의 가변 펌핑부(30)와 그 구성이 동일 하므로 따로 도시하지 않는다.
상기 액티브 펌핑부(400)는 인에이블 신호(REF)에 의해 활성화 여부가 결정된다. 상기 인에이블 신호(REF)가 인에이블 되면 상기 액티브 펌핑부(400)는 펌핑 동작을 수행하지 않으며, 상기 인에이블 신호(REF)가 디스에이블 되면 상기 액티브 펌핑부(400)는 상기 제어신호(REF_ex)및 상기 감지신호(DET)에 응답하여 가변 주기로 펌핑 동작을 수행한다. 즉, 상기 액티브 펌핑부(400)는 리프레쉬 동작모드가 아닌 노멀 동작모드에서만 활성화되며, 노멀 동작모드에서 상기 제어신호(REF_ex)가 디스에이블 되면 제 1 주기로 펌핑 동작을 수행하고, 상기 제어신호(REF_ex)가 인에이블 되면 제 2 주기로 펌핑 동작을 수행한다. 상기 제 2 주기는 상기 제 1 주기보다 빠른 주기인 것이 바람직하다.
상기 액티브 펌핑부(400)는, 상기 스탠바이 펌핑부(300)와 마찬가지로, 주기 가변형 오실레이터(410) 및 펌프(420)를 포함한다. 상기 주기 가변형 오실레이터(410)는 상기 감지신호(DET)와 상기 제어신호(REF_ex)를 입력 받아 서로 다른 주기를 갖는 주기신호(OSC2)를 생성한다. 상기 제어신호(REf_ex)가 디스에이블 되면 상기 제 1 주기를 갖는 주기신호(OSC2)를 생성하고, 상기 제어신호(REF_ex)가 인에이블 되면 상기 제 2 주기를 갖는 주기신호(OSC2)를 생성한다. 상기 펌프(420)는 스위치와 캐패시터를 포함하고 상기 주기신호(OSC2)를 입력 받아 펌핑전압(Vpp)의 레벨을 상승시킨다. 상기 펌프(420)는 일반적인 종래기술과 동일하게 구성될 수 있다. 상기 액티브 펌핑부(400) 또한 본 발명의 실시예의 가변 펌핑부(30)와 그 구성이 동일하므로 따로 도시하지 않는다.
상기 액티브 펌핑부(400)는 노멀 동작모드에서만 활성화되도록 구성된다. 즉, 본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑전압 생성회로는 상기 인에이블(REF) 신호에 응답하는 스위칭부(PG)를 더 포함할 수 있다. 상기 인에이블 신호(REF)가 인에이블 되면 상기 스위칭부(PG)는 턴오프 되어 상기 감지신호(DET) 가 상기 액티브 펌핑부(400)로 인가되지 않도록 하여 상기 액티브 펌핑부(400)가 펌핑 동작을 수행하지 않도록 하고, 상기 인에이블 신호(REF)가 디스에이블 되면 상기 스위칭부(PG)는 턴온 되어 상기 감지신호(DET)가 상기 액티브 펌핑부(400)로 인가되도록 하여 상기 액티브 펌핑부(400)가 펌핑 동작을 수행하도록 한다. 상기 스위칭부(PG)는 상기 인에이블 신호(REF)를 입력 받는 일반적인 패스게이트(Path Gate)로 구성할 수 있다.
도 2 내지 도 4를 참조하여본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑전압 생성회로의 동작을 살펴보면 다음과 같다.
전압 감지부(10)는 기준전압(Vref)과 펌핑전압(Vpp)을 입력 받아 양 전압의 레벨을 비교하여 감지신호(DET)를 생성한다. 상기 펌핑전압(Vpp)의 레벨이 상기 기준전압(Vref)의 레벨보다 낮아 상기 감지신호(DET)가 인에이블 되면 상기 스탠바이 펌핑부(300) 및 상기 액티브 펌핑부(400)는 펌핑전압(Vpp)의 레벨을 상승시키기 위해서 펌핑 동작을 수행한다.
반도체 메모리 장치가 노멀 동작을 수행할 때 상기 인에이블 신호(REF)는 디스에이블 된 상태를 유지한다. 따라서, 상기 스탠바이 펌핑부(300) 및 상기 액티브 펌핑부(400) 모두가 펌핑 동작을 수행한다. 이 때, 제어신호(REF_ex)는 디스에이블 상태이므로 각 펌핑부(300, 400)가 포함하고 있는 주기 가변형 오실레이터(310, 410)의 제 2 주기 생성부는 모두 턴오프되고, 제 1 주기 생성부는 턴온된다. 따라서 각 주기 가변형 오실레이터(210, 310)는 모두 제 1 주기를 갖는 주기신호(OSC1, OSC2)를 생성한다. 상기 주기신호(OSC1, OSC2)들은 각 펌핑부(300, 400)가 포함하 는 펌프(320, 420)로 입력 되어 펌핑전압(Vpp)의 레벨을 상승시킨다.
반도체 메모리 장치의 리프레쉬 동작모드에서 상기 인에이블 신호(REF)는 인에이블 된다. 상기 인에이블 신호(REF)가 인에이블 되면서 스위칭부(PG)를 구성하는 패스게이트가 턴오프되어 감지신호(DET)가 액티브 펌핑부(400)에 인가되지 않도록 하여, 스탠바이 펌핑부(200) 만이 펌핑 동작을 수행하게 된다. 이 때도 역시, 상기 제어신호(REF_ex)는 디스에이블 상태이므로 상기 스탠바이 펌핑부(300)가 포함하는 주기 가변형 오실레이터(310)는 제 1 주기 생성부를 통해 제 1 주기를 갖는 주기신호(OSC1)를 생성하여 펌프(320)로 인가하고, 펌프(320)는 상기 펌핑전압(Vpp)의 레벨을 상승시킨다. 이 경우 상기 펌핑전압(Vpp)의 레벨이 가장 느리게 상승된다.
반도체 메모리 장치가 리프레쉬 동작을 모두 수행하고 다시 노멀 동작을 수행하는 경우, 상기 인에이이블 신호(REF)는 디스에이블 되고, 상기 제어신호(REF_ex)는 소정 구간 동안 인에이블 된다. 상기 인에이블 신호(REF)가 디스에이블 되면서, 상기 스탠바이 펌핑부(300) 및 상기 액티브 펌핑부(400) 모두가 펌핑 동작을 수행한다. 또한 상기 제어신호(REF_ex)가 인에이블 되면서 각 펌핑부(300, 400)가 포함하는 주기 가변형 오실레이터(310, 410)의 제 1 주기 생성부는 턴오프되고, 제 2 주기 생성부는 턴온된다. 따라서 각 주기 가변형 오실레이터(310, 410)는 제 2 주기를 갖는 주기신호(OSC1, OSC2)를 생성하고, 상기 주기신호(OSC1, OSC2)들은 각 펌핑부(300, 400)가 포함하는 펌프(320, 420)로 입력 되어 펌핑전압(Vpp)의 레벨을 빠르게 상승시킨다. 이 경우 상기 펌핑전압(Vpp)의 레벨이 가장 빠르게 상승된다.
상기 제어신호(REF_ex)가 인에이블 되는 소정 구간 후에 상기 제어신호(REF_ex)가 디스에이블 되면서, 상기 스탠바이 펌핑부(300) 및 액티브 펌핑부(400)는 나머지 노멀 동작이 수행되는 동안 각각 제 1 주기로 펌핑 동작을 수행한다.
따라서 리프레쉬 동작모드에서 펌핑전압(Vpp)의 레벨을 느리게 상승시켜 쓸모없는 전류소모를 감소시키고, 리프레쉬 동작이 끝난 후에 다시 노멀 동작을 수행할 때, 소정의 시간 동안 빠르게 펌핑전압(Vpp)을 상승시켜 펌핑전압(Vpp)을 빠르게 목표전압레벨에 도달하게 한다는 것으로 본 발명의 효과를 이해할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑전압 생성회로의 블록도,
도 2는 도 1의 주기 가변형 오실레이터의 회로도,
도 3은 도 1의 제어신호 생성부의 회로도,
도 4는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 펌핑전압 생성회로의 블록도이다.
<도면의 주요부분에 대한 부호의 설명>
10: 전압 감지부 20: 제어신호 생성부
30: 가변 펌핑부 300: 스탠바이 펌핑부
400: 액티브 펌핑부

Claims (24)

  1. 기준전압과 펌핑전압의 레벨을 비교하여 감지신호를 생성하는 전압 감지부;
    리프레쉬 신호가 디스에이블 되었을 때, 소정 구간 동안 인에이블 되는 제어신호를 생성하는 제어신호 생성부; 및
    상기 감지신호 및 상기 제어신호에 응답하여 가변 주기로 펌핑 동작을 수행하여 상기 펌핑전압을 생성하는 가변 펌핑부;
    를 포함하고,
    상기 가변 펌핑부는 상기 제어신호가 디스에이블 되면 제 1 주기로 펌핑동작을 수행하고, 상기 제어신호가 인에이블되면 제 2 주기로 펌핑동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑전압 생성회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 가변 펌핑부는, 상기 감지신호 및 상기 제어신호를 입력 받아 가변하는 주기신호를 생성하는 주기 가변형 오실레이터; 및
    상기 주기신호에 응답하여 펌핑 동작을 수행하는 펌프;
    로 구성되는 것을 특징으로 하는 반도체 메모리 장치의 펌핑전압 생성회로.
  4. 제 3 항에 있어서,
    상기 주기 가변형 오실레이터는, 상기 제어신호가 디스에이블 되면 상기 제 1 주기를 갖는 주기신호를 생성하고, 상기 제어신호가 인에이블 되면 상기 제 2 주기를 갖는 주기신호를 생성하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑전압 생성회로.
  5. 제 4 항에 있어서,
    상기 주기 가변형 오실레이터는, 상기 감지신호 및 상기 제 1 주기 또는 제 2 주기를 갖는 주기신호를 입력 받는 신호 조합부;
    상기 신호 조합부의 출력을 입력 받고, 상기 제어신호에 의해 활성화 여부가 결정되어 상기 제 1 주기를 갖는 주기신호를 생성하는 제 1 주기 생성부; 및
    상기 신호 조합부의 출력을 입력 받고, 상기 제어신호에 의해 활성화 여부가 결정되어 상기 제 2 주기를 갖는 상기 주기신호를 생성하는 제 2 주기 생성부;
    로 구성되는 것을 특징으로 하는 반도체 메모리 장치의 펌핑전압 생성회로.
  6. 제 1 항에 있어서,
    상기 제 2 주기는, 상기 제 1 주기보다 짧은 주기인 것을 특징으로 하는 반도체 메모리 장치의 펌핑전압 생성회로.
  7. 삭제
  8. 기준전압과 펌핑전압의 레벨을 비교하여 감지신호를 생성하는 전압 감지부;
    인에이블 신호를 입력 받아 소정 구간 동안 인에이블 되는 제어신호를 생성하는 제어신호 생성부;
    상기 감지신호 및 상기 제어신호에 응답하여 가변 주기로 펌핑 동작을 수행하여 펌핑전압을 생성하고, 상기 제어신호가 디스에이블되는 경우 제 1 주기로 펌핑 동작을 수행하고, 상기 제어신호가 인에이블되는 경우 제 2 주기로 펌핑 동작을 수행하는 스탠바이 펌핑부; 및
    상기 인에이블 신호에 응답하여 활성화 여부가 결정되고, 상기 감지신호 및 상기 제어신호에 응답하여 가변 주기로 펌핑 동작을 수행하여 상기 펌핑전압을 생성하며, 상기 제어신호가 디스에이블 되는 경우 상기 제 1 주기로 펌핑동작을 수행하고, 상기 제어신호가 인에이블 되는 경우 상기 제 2 주기로 펌핑 동작을 수행하는 액티브 펌핑부;
    를 포함하고,
    상기 인에이블 신호는, 리프레쉬 신호 및 파워다운 모드 신호 중 어느 하나인 반도체 메모리 장치의 펌핑전압 생성회로.
  9. 삭제
  10. 제 8 항에 있어서,
    상기 스탠바이 펌핑부는, 상기 감지신호 및 상기 제어신호를 입력 받아 가변하는 주기신호를 생성하는 주기 가변형 오실레이터; 및
    상기 주기신호에 응답하여 펌핑 동작을 수행하는 펌프;
    로 구성되는 것을 특징으로 하는 반도체 메모리 장치의 펌핑전압 생성회로.
  11. 제 10 항에 있어서,
    상기 주기 가변형 오실레이터는, 상기 제어신호가 디스에이블 되면 상기 제 1 주기를 갖는 주기신호를 생성하고, 상기 제어신호가 인에이블 되면 상기 제 2 주기를 갖는 주기신호를 생성하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑전압 생성회로.
  12. 제 11 항에 있어서,
    상기 주기 가변형 오실레이터는, 상기 감지신호 및 상기 제 1 주기 또는 제 2 주기를 갖는 주기신호를 입력 받는 신호 조합부;
    상기 신호 조합부의 출력을 입력 받고, 상기 제어신호에 의해 활성화 여부가 결정되어 상기 제 1 주기를 갖는 주기신호를 생성하는 제 1 주기 생성부; 및
    상기 신호 조합부의 출력을 입력 받고, 상기 제어신호에 의해 활성화 여부가 결정되어 상기 제 2 주기를 갖는 주기신호를 생성하는 제 2 주기 생성부;
    로 구성되는 것을 특징으로 하는 반도체 메모리 장치의 펌핑전압 생성회로.
  13. 제 8 항에 있어서,
    상기 제 2 주기는, 상기 제 1 주기보다 짧은 주기인 것을 특징으로 하는 반도체 메모리 장치의 펌핑전압 생성회로.
  14. 삭제
  15. 제 8 항에 있어서,
    상기 액티브 펌핑부는, 상기 감지신호 및 상기 제어신호를 입력 받아 가변하는 주기신호를 생성하는 주기 가변형 오실레이터; 및
    상기 주기신호에 응답하여 펌핑 동작을 수행하는 펌프;
    로 구성되는 것을 특징으로 하는 반도체 메모리 장치의 펌핑전압 생성회로.
  16. 제 8 항에 있어서,
    상기 인에이블 신호에 응답하여 상기 감지신호를 상기 액티브 펌핑부로 인가할지 여부를 결정하는 스위칭부를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑전압 생성회로.
  17. 제 15 항에 있어서,
    상기 주기 가변형 오실레이터는, 상기 제어신호가 디스에이블 되면 상기 제 1 주기를 갖는 주기신호를 생성하고, 상기 제어신호가 인에이블 되면 상기 제 2 주기를 갖는 주기신호를 생성하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑전압 생성회로.
  18. 제 17 항에 있어서,
    상기 주기 가변형 오실레이터는, 상기 감지신호 및 상기 제 1 주기 또는 제2 주기를 갖는 주기신호를 입력 받는 신호 조합부;
    상기 신호 조합부의 출력을 입력 받고, 상기 제어신호에 의해 활성화 여부가 결정되어 상기 제 1 주기를 갖는 주기신호를 생성하는 제 1 주기 생성부; 및
    상기 신호 조합부의 출력을 입력 받고, 상기 제어신호에 의해 활성화 여부가 결정되어 상기 제 2 주기를 갖는 주기신호를 생성하는 제 2 주기 생성부;
    로 구성되는 것을 특징으로 하는 반도체 메모리 장치의 펌핑전압 생성회로.
  19. 삭제
  20. 제 8 항에 있어서,
    상기 제어신호는, 상기 인에이블 신호가 디스에이블 되는 시점에서 소정 구간 동안 인에이블 되는 것을 특징으로 하는 반도체 메모리 장치의 펌핑전압 생성회로.
  21. 가변 주기로 펌핑 동작을 수행하여 펌핑전압의 레벨을 상승시키는 스탠바이 펌핑부와 액티브 펌핑부를 구비하는 반도체 메모리 장치의 펌핑전압 생성방법으로서,
    리프레쉬 동작이 수행될 때, 상기 스탠바이 펌핑부만이 활성화되어 제 1 주기로 펌핑 동작을 수행하고, 상기 리프레쉬 동작이 종료되고 노멀 동작이 수행될 때, 상기 노멀 동작 초기에 소정 시간 동안 상기 스탠바이 펌핑부 및 상기 액티브 펌핑부 모두가 활성화되어 제 2 주기로 펌핑 동작을 수행하며, 상기 소정 시간 이후의 나머지 노멀 동작이 수행될 때, 상기 스탠바이 펌핑부 및 상기 액티브 펌핑부 모두가 활성화되어 상기 제 1 주기로 펌핑 동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑전압 생성방법.
  22. 제 21 항에 있어서,
    상기 리프레쉬 동작이 수행될 때, 인에이블 되는 인에이블 신호에 의해 상기 액티브 펌핑부를 비활성화 시키는 것을 특징으로 하는 반도체 메모리 장치의 펌핑전압 생성방법.
  23. 제 21 항에 있어서,
    상기 제 2 주기는, 상기 제 1 주기보다 빠른 주기인 것을 특징으로 하는 반도체 메모리 장치의 펌핑전압 생성방법.
  24. 삭제
KR1020080088658A 2008-09-09 2008-09-09 반도체 메모리 장치의 펌핑전압 생성회로 KR100956779B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080088658A KR100956779B1 (ko) 2008-09-09 2008-09-09 반도체 메모리 장치의 펌핑전압 생성회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080088658A KR100956779B1 (ko) 2008-09-09 2008-09-09 반도체 메모리 장치의 펌핑전압 생성회로

Publications (2)

Publication Number Publication Date
KR20100029946A KR20100029946A (ko) 2010-03-18
KR100956779B1 true KR100956779B1 (ko) 2010-05-12

Family

ID=42179996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080088658A KR100956779B1 (ko) 2008-09-09 2008-09-09 반도체 메모리 장치의 펌핑전압 생성회로

Country Status (1)

Country Link
KR (1) KR100956779B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060095376A (ko) * 2005-02-28 2006-08-31 주식회사 하이닉스반도체 고전압 펌핑장치
KR20060104399A (ko) * 2005-03-30 2006-10-09 주식회사 하이닉스반도체 저전력 소모를 갖는 반도체메모리소자 및 그를 위한 구동방법
KR20070036605A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 고전압 생성장치 및 그를 사용한 메모리 장치의 워드라인구동 고전압 생성장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060095376A (ko) * 2005-02-28 2006-08-31 주식회사 하이닉스반도체 고전압 펌핑장치
KR20060104399A (ko) * 2005-03-30 2006-10-09 주식회사 하이닉스반도체 저전력 소모를 갖는 반도체메모리소자 및 그를 위한 구동방법
KR20070036605A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 고전압 생성장치 및 그를 사용한 메모리 장치의 워드라인구동 고전압 생성장치

Also Published As

Publication number Publication date
KR20100029946A (ko) 2010-03-18

Similar Documents

Publication Publication Date Title
US7733162B2 (en) Plumping voltage generating circuit
JP2005509241A (ja) 低電圧不揮発性メモリの検査中にプログラミングの速度を上げるためのデュアルモード高電圧電源
US20120134218A1 (en) Charge pump control scheme using frequency modulation for memory word line
US7245176B2 (en) Apparatus for generating internal voltage in test mode and its method
KR100549345B1 (ko) 고전압 공급 회로 및 고전압 공급 방법
US20140035662A1 (en) Semiconductor memory device and method for operating the same
KR20120068228A (ko) 반도체 장치 및 그 동작방법
JP2012226805A (ja) 半導体メモリの内部電源電圧生成回路及び内部電源電圧生成方法
KR100803364B1 (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로
KR100956779B1 (ko) 반도체 메모리 장치의 펌핑전압 생성회로
KR20120004017A (ko) 동적 전압 조정 모드 판별 장치와 방법 및 이를 이용한 펌핑 전압 감지 장치와 방법
KR100941631B1 (ko) 반도체장치의 고전압제어회로
KR100940826B1 (ko) 네거티브 전압 생성 장치
JP2009129470A (ja) 半導体記憶装置
KR100641913B1 (ko) 모바일 메모리 장치의 리프레쉬 제어회로
KR101475229B1 (ko) 내부 회로 초기화를 보장하는 파워 업 신호 발생 장치 및 그 방법
KR100915826B1 (ko) 반도체 집적회로의 전압 생성 장치 및 그 제어 방법
KR100543920B1 (ko) 반도체 메모리의 고전압 발생장치
KR20100003077A (ko) 반도체 메모리장치의 내부전압 발생회로
KR100799103B1 (ko) 반도체 소자
KR100877623B1 (ko) 피크 전류와 전원 노이즈를 감소시키기 위한 고전압발생회로와 그 방법
KR100398573B1 (ko) 반도체 메모리 장치
KR20100001835A (ko) 파워업신호 생성회로 및 이를 이용한 반도체 메모리 장치
CN107293327B (zh) 基准电流获取电路、只读存储器及电子设备
KR100994712B1 (ko) 반도체장치의 고전압제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee