KR20070036605A - 고전압 생성장치 및 그를 사용한 메모리 장치의 워드라인구동 고전압 생성장치 - Google Patents
고전압 생성장치 및 그를 사용한 메모리 장치의 워드라인구동 고전압 생성장치 Download PDFInfo
- Publication number
- KR20070036605A KR20070036605A KR1020060030937A KR20060030937A KR20070036605A KR 20070036605 A KR20070036605 A KR 20070036605A KR 1020060030937 A KR1020060030937 A KR 1020060030937A KR 20060030937 A KR20060030937 A KR 20060030937A KR 20070036605 A KR20070036605 A KR 20070036605A
- Authority
- KR
- South Korea
- Prior art keywords
- control signal
- high voltage
- output
- oscillator
- nand gate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
Description
Claims (23)
- 기준전압과 피드백된 고전압을 비교하여 상기 고전압의 전압 레벨을 검출하기 위한 검출수단;상기 검출수단의 출력신호와 데이터옵션모드에 따른 선택신호에 응답하여 제1제어신호와 제2제어신호를 생성하는 오실레이터 선택부;상기 제1제어신호 및 제2제어신호에 응답하여 서로 다른 주파수의 펄스신호를 생성하는 오실레이터; 및상기 펄스신호에 응답하여 차지 펌핑에 의해 상기 고전압을 생성하는 펌핑수단을 포함하는 고전압 생성 장치.
- 제1항에 있어서,상기 오실레이터선택부는,많은 구동력이 필요시되는 제1모드의 경우 상기 제1제어신호가 활성화되고, 상기 제1모드보다 적은 구동력이 필요시되는 제2모드의 경우 상기 제2제어신호가 활성화되는 고전압 생성 장치.
- 제2항에 있어서,상기 오실레이터는 상기 제1모드인 경우 상기 제2모드에서 보다 높은 고주파의 펄스신호를 생성하는 고전압 생성 장치.
- 제2항에 있어서,상기 오실레이터선택부는,상기 검출수단의 출력신호와 상기 제1모드에 대응하는 제1선택신호에 응답하여 상기 제1제어신호를 생성하는 제1제어신호생성부;상기 검출수단의 출력신호와 상기 제2모드에 대응하는 제2선택신호에 응답하여 상기 제2제어신호를 생성하는 제2제어신호생성부를 포함하는 고전압 생성 장치.
- 제1항에 있어서,상기 오실레이터는,상기 제1제어신호에 응답하여 제1주파수의 펄스신호를 생성하는 제1오실레이터부;상기 제2제어신호에 응답하여 상기 제1주파수보다 적은 제2주파수의 펄스신호를 생성하는 제2오실레이터부; 및상기 제1오실레이터부 및 상기 제2오실레이터부의 출력신호에 응답하여 최종출력 펄스신호를 생성하는 출력부를 포함하는 고전압 생성 장치.
- 제5항에 있어서,상기 제1오실레이터는,상기 제1제어신호를 일입력으로 하는 제1낸드게이트; 및상기 제1낸드게이트의 출력단에 직렬접속된 복수의 제1인버터단 - 상기 복수의 제1인버터단의 최종 출력은 상기 제1낸드게이트의 타입력단과 접속됨 -을 포함하는 고전압 생성 장치.
- 제5항에 있어서,상기 제2오실레이터는,상기 제2제어신호를 일입력으로 하는 제2낸드게이트;상기 제2낸드게이트의 출력단에 직렬접속되고 상기 제1오실레이터보다 많은 복수의 스테이지로 구성된 제2인버터단 - 상기 복수의 제2인버터단의 최종 출력은 상기 제2낸드게이트의 타입력단과 접속됨 -을 포함하는 고전압 생성 장치.
- 제6항과 제7항에 있어서,상기 출력부는 상기 제1인버터단과 상기 제2인버터단의 각 출력을 입력받는 제3낸드게이트를 포함하는 고전압생성장치.
- 제1항에 있어서,상기 오실레이터는,출력노드;상기 제1제어신호와 제2제어신호를 입력받는 OR게이트;상기 OR게이트의 출력을 입일력으로 하는 제1낸드게이트;상기 제1낸드게이트의 출력단에 직렬 접속된 복수의 제1인버터단;상기 제1인버터단의 출력과 상기 제2제어신호를 입력받는 제2낸드게이트;상기 제2낸드게이트의 출력단에 직렬 접속된 복수의 제2인버터단;상기 제1제어신호에 응답하여 상기 제1인버터단의 출력을 상기 제1낸드게이트의 타입력단 및 상기 출력노드에 전달하는 제1패스게이트;상기 제2제어신호에 응답하여 상기 제2인버터단의 출력을 상기 제1낸드게이트의 타입력단 및 상기 출력노드에 전달하는 제2패스게이트를 포함하는 고전압 생성 장치.
- 제1항에 있어서,상기 오실레이터는,상기 제1제어신호와 제2제어신호를 입력받는 OR게이트;상기 OR게이트의 출력을 입일력으로 하는 제1낸드게이트;상기 제1낸드게이트의 출력단에 직렬 접속되고 최종 출력이 상기 제1낸드게이트의 타입력단에 접속된 복수의 인버터단;상기 직렬연결된 복수의 인버터단의 각 노드에 자신의 일측단이 접속되고 상기 제2제어신호를 게이트로 압력받는 복수의 MOS트랜지스터; 및상기 복수의 MOS트랜지스터의 타측단과 접지전압단 사이에 대응되어 연결되는 복수의 모스캐패시터를 포함하는 고전압 생성 장치.
- 데이터옵션모드에 따라 제1 및 제2 모드 중 어느한 동작모드의 처리가 가능하고, 상기 동작모드에 따라 워드라인 구동 개수가 상이한 메모리 장치에 있어서,기준전압과 피드백된 상기 워드라인 구동용 고전압을 비교하여 상기 고전압의 전압 레벨을 검출하기 위한 검출수단;상기 검출수단의 출력신호와 상기 동작모드에 따른 선택신호에 응답하여 제1제어신호와 제2제어신호를 생성하는 오실레이터 선택부;상기 제1제어신호 및 제2제어신호에 응답하여 서로 다른 주파수의 펄스신호를 생성하는 오실레이터; 및상기 펄스신호에 응답하여 차지 펌핑에 의해 상기 고전압을 생성하는 펌핑수단을 포함하는 메모리 장치의 워드라인 구동 고전압 생성 장치.
- 제11항에 있어서,상기 오실레이터선택부는,상대적으로 많은 개수의 워드라인을 구동하는 상기 제1모드의 경우 상기 제1제어신호가 활성화되고, 상대적으로 적은 개수의 워드라인을 구동하는 상기 제2모드의 경우 상기 제2제어신호가 활성화되는 메모리 장치의 워드라인 구동 고전압 생성 장치.
- 제12항에 있어서,상기 오실레이터는 상기 제1모드인 경우 상기 제2모드에서 보다 높은 고주파의 펄스신호를 생성하는 메모리 장치의 워드라인 구동 고전압 생성 장치.
- 제12항에 있어서,상기 오실레이터선택부는,상기 검출수단의 출력신호와 상기 제1모드에 대응하는 제1선택신호에 응답하여 상기 제1제어신호를 생성하는 제1제어신호생성부;상기 검출수단의 출력신호와 상기 제2모드에 대응하는 제2선택신호에 응답하여 상기 제2제어신호를 생성하는 제2제어신호생성부를 포함하는 메모리 장치의 워드라인 구동 고전압 생성 장치.
- 제11항에 있어서,상기 오실레이터는,상기 제1제어신호에 응답하여 제1주파수의 펄스신호를 생성하는 제1오실레이터부;상기 제2제어신호에 응답하여 상기 제1주파수보다 적은 제2주파수의 펄스신호를 생성하는 제2오실레리터부; 및상기 제1오실레이터부 및 상기 제2오실레이터부의 출력신호에 응답하여 최종출력 펄스신호를 생성하는 출력부를 포함하는 메모리 장치의 워드라인 구동 고전압 생성 장치.
- 제15항에 있어서,상기 제1오실레이터는,상기 제1제어신호를 일입력으로 하는 제1낸드게이트;상기 제1낸드게이트의 출력단에 직렬접속된 복수의 제1인버터단 - 상기 복수의 제1인버터단의 최종 출력은 상기 제1낸드게이트의 타입력단과 접속됨 -을 포함하는 메모리 장치의 워드라인 구동 고전압 생성 장치.
- 제15항에 있어서,상기 제2오실레이터는,상기 제2제어신호 - 상기 제2제어신호는 상기 제2모드에서 활성화되는 신호임 - 를 일입력으로 하는 제2낸드게이트;상기 제2낸드게이트의 출력단에 직렬접속되고 상기 제1오실레이터보다 많은 복수의 스테이지로 구성된 제2인버터단 - 상기 복수의 인버터단의 최종 출력은 상기 제2낸드게이트의 타입력단과 접속됨 -을 포함하는 메모리 장치의 워드라인 구동 고전압 생성 장치.
- 제16항과 제17항에 있어서,상기 출력부는 상기 제1인버터단과 상기 제2인버터단의 각 출력을 입력받는 제3낸드게이트를 포함하는 메모리 장치의 워드라인 구동 고전압 생성 장치.
- 제11항에 있어서,상기 오실레이터는,출력노드;상기 제1제어신호와 제2제어신호를 입력받는 OR게이트;상기 OR게이트의 출력을 입일력으로 하는 제1낸드게이트;상기 제1낸드게이트의 출력단에 직렬 접속된 복수의 제1인버터단;상기 제1인버터단의 출력과 상기 제2제어신호를 입력받는 제2낸드게이트;상기 제2낸드게이트의 출력단에 직렬 접속된 복수의 제2인버터단;상기 제1제어신호에 응답하여 상기 제1인버터단의 출력을 상기 제1낸드게이트의 타입력단 및 상기 출력노드에 전달하는 제1패스게이트;상기 제2제어신호에 응답하여 상기 제2인버터단의 출력을 상기 제1낸드게이트의 타입력단 및 상기 출력노드에 전달하는 제2패스게이트를 포함하는 메모리 장치의 워드라인 구동 고전압 생성 장치.
- 제12항에 있어서,상기 오실레이터는,상기 제1제어신호와 제2제어신호를 입력받는 OR게이트;상기 OR게이트의 출력을 입일력으로 하는 제1낸드게이트;상기 제1낸드게이트의 출력단에 직렬 접속되고 최종 출력이 상기 제1낸드게이트의 타입력단에 접속된 복수의 인버터단;상기 직렬연결된 복수의 인버터단의 각 노드에 자신의 일측단이 접속되고 상기 제2제어신호를 게이트로 압력받는 복수의 MOS트랜지스터; 및상기 복수의 MOS트랜지스터의 타측단과 접지전압단 사이에 대응되어 연결되는 복수의 모스캐패시터를 포함하는 메모리 장치의 워드라인 구동 고전압 생성 장치.
- 제11항에 있어서,상기 메모리장치에 구비된 복수의 뱅크별로 배치되어 상기 제1모드 또는 제2모드에 대응하는 뱅크의 워드라인을 구동하는 메모리장치의 워드라인 구동 고전압 생성 장치.
- 제11항에 있어서,상기 제1모드는 상기 데이터옵션모드 중 x16 동작모드인 것을 특징으로 하는 메모리 장치의 워드라인 구동 고전압 생성 장치.
- 제11항에 있어서,상기 제2모드는 상기 데이터옵션모드 중 x4 또는 x8 동작모드인 것을 특징으로 하는 메모리 장치의 워드라인 구동 고전압 생성 장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/528,282 US7710193B2 (en) | 2005-09-29 | 2006-09-28 | High voltage generator and word line driving high voltage generator of memory device |
US12/724,711 US8035441B2 (en) | 2005-09-29 | 2010-03-16 | High voltage generator and word line driving high voltage generator of memory device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050090918 | 2005-09-29 | ||
KR1020050090918 | 2005-09-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070036605A true KR20070036605A (ko) | 2007-04-03 |
KR100772546B1 KR100772546B1 (ko) | 2007-11-02 |
Family
ID=38158743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060030937A KR100772546B1 (ko) | 2005-09-29 | 2006-04-05 | 고전압 생성장치 및 그를 사용한 메모리 장치의 워드라인구동 고전압 생성장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100772546B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100911184B1 (ko) * | 2008-01-02 | 2009-08-06 | 주식회사 하이닉스반도체 | 차지 펌핑 회로 |
KR100930385B1 (ko) * | 2007-06-27 | 2009-12-08 | 주식회사 하이닉스반도체 | 전압 펌핑 장치 |
KR100956779B1 (ko) * | 2008-09-09 | 2010-05-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 펌핑전압 생성회로 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09294367A (ja) * | 1996-04-24 | 1997-11-11 | Sony Corp | 電圧供給回路 |
KR100238238B1 (ko) * | 1997-03-31 | 2000-01-15 | 윤종용 | 반도체 메모리장치의 내부 전압 제어회로 및 그 제어방법 |
JP3180799B2 (ja) * | 1999-03-31 | 2001-06-25 | 日本電気株式会社 | 電圧制御装置及び電圧制御方法 |
JP2000331489A (ja) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | 半導体装置及びマイクロコンピュータ |
JP2003015751A (ja) * | 2001-07-03 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 高電圧発生回路 |
KR100432890B1 (ko) * | 2002-06-07 | 2004-05-22 | 삼성전자주식회사 | 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법 |
KR100452326B1 (ko) * | 2002-07-04 | 2004-10-12 | 삼성전자주식회사 | 반도체 메모리장치의 동작전압 모드 선택 방법 |
KR100558477B1 (ko) * | 2003-04-28 | 2006-03-07 | 삼성전자주식회사 | 반도체 장치의 내부 전압 발생회로 |
KR100542708B1 (ko) * | 2003-05-28 | 2006-01-11 | 주식회사 하이닉스반도체 | 고전압 발생기 |
-
2006
- 2006-04-05 KR KR1020060030937A patent/KR100772546B1/ko active IP Right Grant
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100930385B1 (ko) * | 2007-06-27 | 2009-12-08 | 주식회사 하이닉스반도체 | 전압 펌핑 장치 |
KR100911184B1 (ko) * | 2008-01-02 | 2009-08-06 | 주식회사 하이닉스반도체 | 차지 펌핑 회로 |
US7847620B2 (en) | 2008-01-02 | 2010-12-07 | Hynix Semiconductor Inc. | Charge pumping circuit with decreased current consumption |
KR100956779B1 (ko) * | 2008-09-09 | 2010-05-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 펌핑전압 생성회로 |
Also Published As
Publication number | Publication date |
---|---|
KR100772546B1 (ko) | 2007-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7710193B2 (en) | High voltage generator and word line driving high voltage generator of memory device | |
US7079443B2 (en) | Semiconductor device | |
US9460776B2 (en) | SRAM voltage assist | |
US6791897B2 (en) | Word line driving circuit | |
KR0158485B1 (ko) | 본딩옵션용 워드라인전압 승압회로 | |
US7280422B2 (en) | BLEQ driving circuit in semiconductor memory device | |
KR100859412B1 (ko) | 반도체 장치 | |
US6236605B1 (en) | Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier | |
US7315195B2 (en) | High voltage generation circuit | |
CN106373604B (zh) | 半导体存储器件及其操作方法 | |
KR100799948B1 (ko) | 반도체 집적 회로 | |
KR100772546B1 (ko) | 고전압 생성장치 및 그를 사용한 메모리 장치의 워드라인구동 고전압 생성장치 | |
KR19990050472A (ko) | 승압전압 발생회로 | |
US6104659A (en) | Memory device | |
US7800958B2 (en) | Voltage generating unit of semiconductor memory device | |
US7548469B2 (en) | Circuit and method of generating a boosted voltage in a semiconductor memory device | |
US7099177B2 (en) | Nonvolatile ferroelectric memory device having power control function | |
KR0154755B1 (ko) | 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치 | |
KR102239755B1 (ko) | 리페어 정보 저장 회로 및 이를 포함하는 반도체 장치 | |
CN114512162A (zh) | 一种预充电方法及使用该方法的存储器装置 | |
JPH1069796A (ja) | 高速試験機能付半導体集積回路 | |
KR100765439B1 (ko) | 이중 승압 셀 바이어스 기법을 이용한 스태틱 램 | |
US7554863B2 (en) | Voltage control circuit and semiconductor device having the voltage control circuit | |
KR100529034B1 (ko) | 셀데이터의 손실을 감소시킬 수 있는 반도체 메모리 소자 | |
US9070425B2 (en) | Data line control for sense amplifiers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20120921 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130925 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140923 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150921 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160923 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170925 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180920 Year of fee payment: 12 |