KR100870423B1 - 반도체메모리소자 - Google Patents

반도체메모리소자 Download PDF

Info

Publication number
KR100870423B1
KR100870423B1 KR1020070063718A KR20070063718A KR100870423B1 KR 100870423 B1 KR100870423 B1 KR 100870423B1 KR 1020070063718 A KR1020070063718 A KR 1020070063718A KR 20070063718 A KR20070063718 A KR 20070063718A KR 100870423 B1 KR100870423 B1 KR 100870423B1
Authority
KR
South Korea
Prior art keywords
voltage
internal
outputting
internal voltage
pad
Prior art date
Application number
KR1020070063718A
Other languages
English (en)
Inventor
강길옥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070063718A priority Critical patent/KR100870423B1/ko
Priority to US11/967,582 priority patent/US7684269B2/en
Application granted granted Critical
Publication of KR100870423B1 publication Critical patent/KR100870423B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 적은 구현 면적을 가지며 내부전압의 측정이 가능한 반도체메모리소자를 제공하기 위한 것으로, 본 발명의 일 측면에 따르면, 테스트신호에 응답하여 복수의 내부전압 중 하나를 선택하여 출력하기 위한 선택수단; 상기 선택수단의 출력전압을 외부로 출력하기 위한 모니터용 패드; 복수의 기준전압을 생성하기 위한 기준전압 생성수단; 상기 복수의 기준전압을 인가받아 상기 복수의 내부전압을 생성하기 위한 내부전압 생성수단; 및 상기 복수의 기준전압 중 해당 기준전압을 외부로 입출력하기 위한 복수의 패드를 포함하는 기준전압 패드를 구비하는 반도체메모리소자가 제공된다.
패드, 공유, 선택, 내부전압, 테스트

Description

반도체메모리소자{SEMICONDUCTOR MEMORY DEVICE}
도 1은 종래기술에 따른 반도체메모리소자 내 뱅크 및 패드의 배치도.
도 2는 반도체메모리소자 내 전압 생성부와, 도 1의 내부전압 패드부와 기준전압 패드부의 연결 관계를 도시한 도면.
도 3은 본 발명의 일 실시 예에 따른 반도체메모리소자 내 뱅크 및 패드의 배치도.
도 4는 반도체메모리소자 내 전압 생성부와, 도 3의 모니터용 패드와, 저전압패드와, 기준전압 패드부의 연결 관계를 도시한 도면.
도 5는 도 4의 선택부의 내부 회로도와 모니터용 패드와의 연결관계를 도시한 도면.
도 6은 도3 내지 도 5에 도시된 본 발명의 시뮬레이션 파형도로서, 모니터용 패드를 통해 측정되는 전압 레벨을 도시.
* 도면의 주요 부분에 대한 부호의 설명
280 : 선택부
295 : 테스트신호 생성부
290 : 모니터용 패드
본 발명은 반도체 설계 기술에 관한 것으로, 특히 외부신호의 입출력을 위한 반도체메모리소자의 패드에 관한 것이다.
일반적으로 반도체메모리소자는 다양한 외부신호의 입력을 받아들이거나 출력하기 위한 접점인 패드를 갖는다. 이 패드의 수는 최소한 스펙에서 규정된 각종 신호 및 외부 공급 전위의 종류만큼 구성되어야 한다. 뿐만 아니라, 반도체 장치는 테스트를 위한 별도의 패드을 추가로 구비하는 것이 일반적이다. 이와 같이, 추가로 구비되는 패드들은 반도체 장치의 내부 발생 전위를 검출(Monitoring)하거나, 내부신호를 외부에서 인가하기 위해 사용된다.
도 1은 종래기술에 따른 반도체메모리소자 내 뱅크 및 패드의 배치도이다.
도 1을 참조하면, 종래기술에 따른 반도체메모리소자는 데이터를 저장하기 위한 단위메모리셀이 어레이 형태로 배치된 제0 내지 제3 뱅크(72, 74, 76, 78)와, 해당 데이터를 입출력하기 위한 복수의 패드를 포함하는 데이터 패드부(10)와, 해당 내부전압을 출력하기 위한 복수의 패드를 포함하는 내부전압 패드부(20)와, 해당 기준전압을 입출력하기 위한 복수의 패드를 포함하는 기준전압 패드부(30)와, 해당 커맨드를 입력받기 위한 복수의 패드를 포함하는 커맨드 패드부(40)와, 해당 어드레스를 입력받기 위한 복수의 패드를 포함하는 어드레스 패드부(50)와, 해당 구동전원을 인가받기 위한 복수의 패드를 포함하는 전원 패드부(60)를 구비한다.
이러한 패드들은 반도체메모리소자로의 커맨드, 어드레스, 데이터, 구동전원의 입출력 및 내부신호의 측정을 위한 인터페이스이다.
여기서, 각 패드부는 뱅크의 중간에 배치된다.
도 2는 반도체메모리소자 내 전압 생성부와, 도 1의 내부전압 패드부(20)와 기준전압 패드부(30)의 연결 관계를 도시한 도면이다.
도 2를 참조하면, 제1 내지 제5 기준전압(VREFP, VREFC, VREFE, VREFB, VREFD)을 생성하기 위한 기준전압 생성부(80)와, 제1 내지 제5 기준전압(VREFP, VREFC, VREFE, VREFB, VREFD)을 인가받아 해당 내부전압(VPP, VCORE, VPERI, VBLP, VCP, VBB, VDLL)을 생성하기 위한 내부전압 생성부(90)와, 내부전압 생성부(90)의 출력전압(VPP, VCORE, VPERI, VBLP, VCP, VBB, VDLL) 중 해당 내부전압을 외부로 출력하기 위한 복수의 패드를 포함하는 내부전압 패드부(20)와, 제1 내지 제5 기준전압(VREFP, VREFC, VREFE, VREFB, VREFD) 중 해당 기준전압을 외부로 입출력하기 위한 복수의 패드를 포함하는 기준전압 패드부(30)와, 내부전압 생성부(90)의 출력전압(VPP, VCORE, VPERI, VBLP, VCP, VBB, VDLL)을 인가받아 구동되는 내부블록(98)을 포함한다.
구동을 간략히 살펴보면, 기준전압 생성부(80)는 제1 내지 제5 기준전압(VREFP, VREFC, VREFE, VREFB, VREFD)을 생성한다. 이어, 내부전압 생성부(90)는 해당 기준전압(VREFP, VREFC, VREFE, VREFB, VREFD)을 인가받아 해당 내부전 압(VPP, VCORE, VPERI, VBLP, VCP, VBB, VDLL)을 생성한다.
이어, 내부전압 패드부(20) 내 패드는 내부전압 생성부(90)의 출력전압(VPP, VCORE, VPERI, VBLP, VCP, VBB, VDLL) 중 해당 내부전압을 외부로 출력한다. 또한, 기준전압 패드부(30)는 제1 내지 제5 기준전압(VREFP, VREFC, VREFE, VREFB, VREFD) 중 해당 기준전압을 외부로 입출력한다.
또한, 내부블록(98)는 내부전압 생성부(90)의 출력전압(VPP, VCORE, VPERI, VBLP, VCP, VBB, VDLL)을 인가받아 구동된다.
이와 같이, 종래기술에 따른 반도체메모리소자는 복수의 기준전압을 입출력하기 위한 복수의 패드와, 내부전압을 출력하기 위한 복수의 패드를 각각 구비하여, 해당 전압의 레벨을 측정한다.
이러한 전원용 패드를 전압별로 각각 구비하면, 패드에 의한 칩의 면적이 커지는 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 적은 구현 면적을 가지며 내부전압의 측정이 가능한 반도체메모리소자를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 테스트신호에 응답하여 복수의 내부전압 중 하나를 선택하여 출력하기 위한 선택수단; 상기 선택수단의 출력전압을 외부로 출력하기 위한 모니터용 패드; 복수의 기준전압을 생성하기 위한 기준전압 생성수단; 상기 복수의 기준전압을 인가받아 상기 복수의 내부전압을 생성하기 위한 내부전압 생성수단; 및 상기 복수의 기준전압 중 해당 기준전압을 외부로 입출력하기 위한 복수의 패드를 포함하는 기준전압 패드를 구비하는 반도체메모리소자가 제공된다.
삭제
본 발명의 다른 측면에 따르면, 복수의 기준전압을 생성하기 위한 기준전압 생성수단; 상기 복수의 기준전압을 인가받아 복수의 내부전압을 생성하기 위한 내부전압 생성수단; 상기 복수의 기준전압 중 해당 기준전압을 외부로 입출력하기 위한 복수의 패드를 포함하는 기준전압 패드수단; 테스트신호에 응답하여 복수의 내부전압 중 하나를 선택하여 출력하기 위한 선택수단; 상기 선택수단의 출력전압을 외부로 출력하기 위한 모니터용 패드; 및 상기 복수의 내부전압 중 하나를 외부로 출력하기 위한 저전압 패드를 구비하는 반도체메모리소자가 제공된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일 실시 예에 따른 반도체메모리소자 내 뱅크 및 패드의 배치도이다.
도 3을 참조하면, 본 발명에 따른 반도체메모리소자는 데이터를 저장하기 위 한 단위메모리셀이 어레이 형태로 배치된 제0 내지 제3 뱅크(720, 740, 760, 780)와, 해당 데이터를 입출력하기 위한 복수의 패드를 포함하는 데이터 패드부(100)와, 저전압을 입출력하기 위한 저전압패드(260)와, 복수의 내부전압 중 선택된 하나를 출력하기 모니터용 패드(290)와, 해당 기준전압을 입출력하기 위한 복수의 패드를 포함하는 기준전압 패드부(300)와, 해당 커맨드를 입력받기 위한 복수의 패드를 포함하는 커맨드 패드부(400)와, 해당 어드레스를 입력받기 위한 복수의 패드를 포함하는 어드레스 패드부(500)와, 해당 구동전원을 인가받기 위한 복수의 패드를 포함하는 전원 패드부(600)를 구비한다.
이와 같이, 본 발명에 따른 반도체메모리소자를 도 1에 도시된 종래와 비교하여 보면, 내부전압 패드부 대신 하나의 모니터용 패드(290)를 구비하는 것을 알 수 있다. 이는 테스트신호 생성부(295)와 선택부(280)를 더 포함하므로써, 테스트신호(T0, T1, T2)의 인가에 따라 선택된 전압만이 공유된 모니터용 패드(290)를 통해 출력되도록 제어하기 때문이다. 따라서, 도 3에 도시된 본 발명과 같이, 종래 내부전압 별로 구비된 전압의 출력을 위한 패드를 줄일 수 있다.
도 4는 반도체메모리소자 내 전압 생성부와, 도 3의 모니터용 패드(290)와, 저전압패드(260)와, 기준전압 패드부(300)의 연결 관계를 도시한 도면이다.
도 4를 참조하면, 제1 내지 제5 기준전압(VREFP, VREFC, VREFE, VREFB, VREFD)을 생성하기 위한 기준전압 생성부(800)와, 제1 내지 제5 기준전압(VREFP, VREFC, VREFE, VREFB, VREFD)을 인가받아 해당 내부전압(VPP, VCORE, VPERI, VBLP, VCP, VBB, VDLL)을 생성하기 위한 내부전압 생성부(900)와, 테스트신호(T0, T1, T2)를 생성하기 위한 테스트신호 생성부(295)와, 테스트신호(T0, T1, T2)에 응답하여 내부전압 생성부(900)의 출력전압(VPP, VCORE, VPERI, VBLP, VCP, VDLL) 중 하나를 선택하여 출력하기 위한 선택부(280)와, 선택부(280)의 출력전압을 외부로 출력하기 위한 모니터용 패드(290)와, 내부전압 생성부(900)의 저전압(VBB)을 외부로 입출력하기 위한 저전압 패드(260)와, 제1 내지 제5 기준전압(VREFP, VREFC, VREFE, VREFB, VREFD) 중 해당 기준전압을 외부로 입출력하기 위한 복수의 패드를 포함하는 기준전압 패드부(300)와, 내부전압 생성부(900)의 출력전압(VPP, VCORE, VPERI, VBLP, VCP, VBB, VDLL)을 인가받아 구동되는 내부블록(980)을 포함한다.
내부전압 생성부(900)는 제1 기준전압(VREFP)을 인가받아 워드라인을 드라이빙 시 사용되는 고전압(VPP)을 생성하기 위한 고전압 생성부(910)와, 제2 기준전압(VREFC)을 인가받아 논리값 1에 대응되는 데이터 인가 시 사용되는 코어전압(VCORE)을 생성하기 위한 코어전압 생성부(920)와, 제3 기준전압(VREFE)을 인가받아 페리영역의 구동 시 사용되는 페리전압(VPERI)을 생성하기 위한 페리전압 생성부(930)와, 코어전압(VCORE)을 인가받아 비트라인의 프리차지 시 사용되는 프리차지전압(VBLP)을 생성하기 위한 프리차지전압 생성부(940)와, 코어전압(VCORE)을 인가받아 메모리셀 내 커패시터의 플레이트에 사용되는 셀플레이트전압(VCP)을 생성하기 위한 셀플레이트전압 생성부(950)와, 제4 기준전압(VREFB)을 인가받아 트랜지스터의 바디단에 인가되는 저전압(VBB)을 생성하기 위한 저전압 생성부(960)와, 제5 기준전압(VREFD)을 인가받아 지연고정루프의 구동 시 사용되는 지연고정루프전압(VDLL)을 생성하기 위한 지연고정루프전압 생성부(970)를 구비한다.
구동을 간략히 살펴보면, 기준전압 생성부(800)는 제1 내지 제5 기준전압(VREFP, VREFC, VREFE, VREFB, VREFD)을 생성한다. 여기서, 제1 기준전압(VREFP)은 고전압(VPP)의 생성 시 기준이 되며, 제2 기준전압(VREFC)은 코어전압(VCORE)의 생성 시 기준이 되며, 제3 기준전압(VREFE)은 페리전압(VPERI)의 생성 시 기준이 되며, 제4 기준전압(VREFB)은 저전압(VBB)의 생성 시 기준이 되며, 제5 기준전압(VREFD)은 지연고정루프전압(VDLL)의 생성 시 기준이 된다.
이어, 내부전압 생성부(900)는 해당 기준전압(VREFP, VREFC, VREFE, VREFB, VREFD)을 인가받아 해당 내부전압(VPP, VCORE, VPERI, VBLP, VCP, VBB, VDLL)을 생성한다. 구체적으로, 고전압 생성부(910)는 제1 기준전압(VREFP)을 인가받아 워드라인을 드라이빙 시 사용되는 고전압(VPP)을 생성하며, 코어전압 생성부(920)는 제2 기준전압(VREFC)을 인가받아 논리값 1에 대응되는 데이터 인가 시 사용되는 코어전압(VCORE)을 생성하며, 페리전압 생성부(930)는 제3 기준전압(VREFE)을 인가받아 페리영역의 구동 시 사용되는 페리전압(VPERI)을 생성하며, 프리차지전압 생성부(940)는 코어전압(VCORE)을 인가받아 비트라인의 프리차지 시 사용되는 프리차지전압(VBLP)을 생성하며, 셀플레이트전압 생성부(950)는 코어전압(VCORE)을 인가받아 메모리셀 내 커패시터의 플레이트에 사용되는 셀플레이트전압(VCP)을 생성하며, 저전압 생성부(960)는 제4 기준전압(VREFB)을 인가받아 트랜지스터의 바디단에 인가되는 저전압(VBB)을 생성하며, 지연고정루프전압 생성부(970)는 제5 기준전압(VREFD)을 인가받아 지연고정루프의 구동 시 사용되는 지연고정루프전압(VDLL)을 생성한다.
이어, 테스트신호 생성부(295)는 테스트신호(T0,T1, T2)를 생성한다. 이어, 선택부(280)는 테스트신호(T0,T1, T2)에 응답하여 내부전압 생성부(900)의 출력전압(VPP, VCORE, VPERI, VBLP, VCP, VDLL) 중 선택하여 모니터용 패드(290)로 출력한다.
또한, 기준전압 패드부(300)는 제1 내지 제5 기준전압(VREFP, VREFC, VREFE, VREFB, VREFD) 중 해당 기준전압을 외부로 입출력한다.
또한, 내부블록(980)는 내부전압 생성부(900)의 출력전압(VPP, VCORE, VPERI, VBLP, VCP, VBB, VDLL)을 인가받아 구동된다.
이와 같이, 본 발명에 따른 반도체메모리소자는 내부전압을 측정하기 위한 모니터용 패드를 구비하여, 복수의 내부전압 중 하나를 선택적으로 측정한다. 따라서, 종래 복수의 내부전압 별로 각각 구비하던 패드를, 본 발명에서는 여러개의 내부전압이 공유함으로써 필요한 패드의 수를 줄인다. 패드의 공유에 관해 다음 도면을 참조하여 구체적으로 살펴보도록 한다.
한편, 다음에서는 선택부를 내부 도면을 참조하여 구체적으로 살펴보도록 한다.
도 5는 도 4의 선택부(280)의 내부 회로도와 모니터용 패드(290)와의 연결관계를 도시한 도면이다.
도 5를 참조하면, 선택부(280)는 테스트신호(T0, T1, T2)를 디코딩하여 복수의 선택신호(X0 ~ X5, XB0 ~ XB5)를 생성하기 위한 디코딩부(281)와, 해당 선택신호(X0 ~ X5, XB0 ~ XB5)에 응답하여 해당 내부전압(VPP, VCORE, VPERI, VBLP, VCP, VDLL)을 모니터용패드(290)로 출력하기 위한 전달부(286)를 포함한다.
디코딩부(281)는 테스트신호 T0를 반전하기 위한 인버터(I7)와, 테스트신호 T1을 반전하기 위한 인버터(I8)와, 테스트신호 T2를 반전하기 위한 인버터(I9)와, 인버터(I7, I8, I9)의 출력을 입력으로 가져 선택신호 X0를 출력하기 위한 낸드게이트(ND1)와, 낸드게이트(ND1)의 출력을 반전하여 선택신호 XB0로 출력하기 위한 인버터(I1)와, 테스트신호 T0와 인버터(I8, I9)의 출력을 입력으로 가져 선택신호 X1를 출력하기 위한 낸드게이트(ND2)와, 낸드게이트(ND2)의 출력을 반전하여 선택신호 XB1로 출력하기 위한 인버터(I2)와, 테스트신호 T1와, 인버터(I7, I9)의 출력을 입력으로 가져 선택신호 X2를 출력하기 위한 낸드게이트(ND3)와, 낸드게이트(ND3)의 출력을 반전하여 선택신호 XB2로 출력하기 위한 인버터(I3)와, 테스트신호 T0, T1와, 인버터(I9)의 출력을 입력으로 가져 선택신호 X3를 출력하기 위한 낸드게이트(ND4)와, 낸드게이트(ND4)의 출력을 반전하여 선택신호 XB3로 출력하기 위한 인버터(I4)와, 테스트신호 T2와, 인버터(I7, I8)의 출력을 입력으로 가져 선택신호 X4를 출력하기 위한 낸드게이트(ND5)와, 낸드게이트(ND5)의 출력을 반전하여 선택신호 XB4로 출력하기 위한 인버터(I5)와, 테스트신호 T0, T2와, 인버터(I8)의 출력을 입력으로 가져 선택신호 X5를 출력하기 위한 낸드게이트(ND6)와, 낸드게이트(ND6)의 출력을 반전하여 선택신호 XB5로 출력하기 위한 인버터(I6)를 구비한다.
전달부(286)는 선택신호 X0와 XB0에 응답하여 프리차지전압(VBLP)을 전달하기 위한 트랜스퍼게이트(TG1)와, 선택신호 X1와 XB1에 응답하여 셀플레이트전압(VCP)을 전달하기 위한 트랜스퍼게이트(TG2)와, 선택신호 X2와 XB2에 응답하여 코어전압(VCORE)을 전달하기 위한 트랜스퍼게이트(TG3)와, 선택신호 X3와 XB3에 응답하여 페리전압(VPERI)을 전달하기 위한 트랜스퍼게이트(TG4)와, 선택신호 X4와 XB4에 응답하여 지연고정루프전압(VDLL)을 전달하기 위한 트랜스퍼게이트(TG5)와, 선택신호 X5와 XB5에 응답하여 고전압(VPP)을 전달하기 위한 트랜스퍼게이트(TG6)를 포함한다.
선택부(280)의 구동을 간략히 살펴보도록 한다.
먼저, 디코딩부(281)는 테스트신호(T0, T1, T2)의 조합에 따라 해당 선택신호(X0 ~ X5, XB0 ~ XB5)를 활성화하고, 전달부(286)는 선택신호(X0 ~ X5, XB0 ~ XB5)의 활성화에 따라 해당 내부전압을 선택하여 모니터용 패드로 출력한다. 예시적으로, 프리차지전압(VBLP)과 셀플레이트전압(VCP)이 선택되는 경우를 각각 살펴보도록 한다.
예를 들어, 테스트신호 생성부(295)가 테스트신호 T0, T1, T2가 모두 논리레벨 'L'로 출력하는 경우를 가정하자. 디코딩부(281)는 테스트신호 T0, T1, T2의 논리레벨 'L'에 응답하여 선택신호 X0를 논리레벨 'L'로, 선택신호 XB0를 논리레벨 'H'로 각각 활성화한다. 이어, 전달부(286) 내 트랜스퍼게이트(TG1)이 선택신호 XO와 XB0의 활성화에 응답하여 프리차지전압(VBLP)을 출력함으로써, 모니터용 패드(290)를 통해 외부로 출력되도록 한다.
또한, 테스트신호 T0는 논리레벨 'H'를, T1 및 T2는 논리레벨 'L'를 갖는 경우, 디코딩부(281)는 테스트신호 T0, T1, T2의 논리레벨에 응답하여 선택신호 X1를 논리레벨 'L'로, 선택신호 XB1를 논리레벨 'H'로 각각 활성화한다. 이어, 전달 부(286) 내 트랜스퍼게이트(TG2) 선택신호 X1와 XB1의 활성화에 응답하여 셀플레이트전압(VCP)을 출력함으로써, 모니터용 패드(290)를 통해 외부로 출력되도록 한다.
도 6은 도3 내지 도 5에 도시된 본 발명의 시뮬레이션 파형도로서, 모니터용 패드를 통해 측정되는 전압 레벨을 도시한 것이다.
도 6을 참조하면, 선택부(280)에 의해 고전압(VPP)이 출력되는 경우, 모니터용 패드(290)에서는 3.3V의 고전압(VPP)이 측정된다. 그리고 지연고정루프전압(VDLL)이 선택된 경우에는 모니터용 패드(290)에서는 1.9V의 지연고정루프전압(VDLL)이, 페리전압(VPERI)이 선택된 경우에는 모니터용 패드(290)에서는 1.8V의 페리전압(VPERI)이, 코어전압(VCORE)이 선택된 경우에는 모니터용 패드(290)에서는 1.5V의 코어전압(VCORE)이, 셀플레이트전압(VCP)이 선택된 경우에는 모니터용 패드(290)에서는 0.85V의 셀플레이트전압(VCP)이, 프리차지전압(VBLP)이 선택된 경우에는 0.75V의 프리차지전압(VBLP)이 측정된다.
그러므로, 전술한 본 발명에 따른 반도체메모리소자는 테스트신호 생성부(295)와 선택부(280)를 더 포함한다. 따라서, 복수의 내부전압(VPP, VCORE, VPERI, VBLP, VCP, VDLL)이 하나의 모니터용 패드(290)를 공유하고, 테스트신호(T0, T1, T2)의 인가를 통해 선택된 하나만이 모니터용 패드(290)를 통해 외부로 출력되도록 제어한다. 패드의 수를 줄일 수 있어, 패드에 의한 면적을 감소시킬 수 있어, 비용을 절감한다.
한편, 전술한 본 발명에서 각 패드부 내 패드의 수는 하나의 실시 예로서, 이에 의해 본 발명의 사상이 제한받지 않는다.
또한, 본 발명에서는 복수의 내부전압이 하나의 모니터용 패드를 공유하는 경우를 예시하였으나, 하나 이상의 모니터용 패드를 공유할 수 있으며, 이러한 경우에도 면적의 감소라는 동일한 효과를 갖는다.
또한, 본 발명에서는 복수의 내부전압만을 예시하였으나, 외부에서 측정이 필요한 내부신호의 경우에도 적용할 수 있다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 외부에서 측정이 필요한 복수의 전압 중 신호의 통해 선택하여 공유된 패드를 통해 출력함으로써, 필요한 패드의 수를 줄여 면적 및 비용을 감소시킨다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 테스트신호에 응답하여 복수의 내부전압 중 하나를 선택하여 출력하기 위한 선택수단;
    상기 선택수단의 출력전압을 외부로 출력하기 위한 모니터용 패드;
    복수의 기준전압을 생성하기 위한 기준전압 생성수단;
    상기 복수의 기준전압을 인가받아 상기 복수의 내부전압을 생성하기 위한 내부전압 생성수단; 및
    상기 복수의 기준전압 중 해당 기준전압을 외부로 입출력하기 위한 복수의 패드를 포함하는 기준전압 패드를 구비하는 반도체메모리소자.
  6. 제5항에 있어서,
    상기 선택수단은,
    상기 테스트신호를 디코딩하여 복수의 선택신호를 생성하기 위한 디코딩부와,
    상기 복수의 선택신호 중 해당 신호에 응답하여 해당 내부전압을 상기 모니터용패드로 출력하기 위한 전달부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  7. 제6항에 있어서,
    상기 전달부는,
    정 및 부 제1 선택신호에 응답하여 제1 내부전압을 전달하기 위한 트랜스퍼게이트를 포함하는 것을 특징으로 하는 반도체메모리소자.
  8. 제7항에 있어서,
    상기 내부전압 생성수단은,
    제1 기준전압을 인가받아 워드라인을 드라이빙 시 사용되는 제6 내부전압을 생성하기 위한 제1 내부전압 생성부와,
    제2 기준전압을 인가받아 논리값 1에 대응되는 데이터 인가 시 사용되는 제3 내부전압을 생성하기 위한 제2 내부전압 생성부와,
    제3 기준전압을 인가받아 페리영역의 구동 시 사용되는 제4 내부전압을 생성하기 위한 제3 내부전압 생성부와,
    제3 내부전압을 인가받아 비트라인의 프리차지 시 사용되는 제1 내부전압을 생성하기 위한 제4 내부전압 생성부와,
    제3 내부전압을 인가받아 메모리셀 내 커패시터의 플레이트에 사용되는 제2 내부전압을 생성하기 위한 제5 내부전압 생성부와,
    제4 기준전압을 인가받아 트랜지스터의 바디단에 인가되는 제7 내부전압을 생성하기 위한 제6 내부전압 생성부와,
    제5 기준전압을 인가받아 지연고정루프의 구동 시 사용되는 제5 내부전압을 생성하기 위한 제7 내부전압 생성부를 구비하는 것을 특징으로 하는 반도체메모리소자.
  9. 제8항에 있어서,
    상기 디코딩부는,
    제1 테스트신호를 반전하기 위한 제1 인버터와,
    제2 테스트신호를 반전하기 위한 제2 인버터와,
    제3 테스트신호를 반전하기 위한 제3 인버터와,
    상기 제1 내지 제3 인버터의 출력을 입력으로 가져 상기 정 제1 선택신호를 출력하기 위한 제1 낸드게이트와,
    상기 제1 낸드게이트의 출력을 반전하여 상기 부 제1 선택신호로 출력하기 위한 제4 인버터를 구비하는 것을 특징으로 하는 반도체메모리소자.
  10. 복수의 기준전압을 생성하기 위한 기준전압 생성수단;
    상기 복수의 기준전압을 인가받아 복수의 내부전압을 생성하기 위한 내부전압 생성수단;
    상기 복수의 기준전압 중 해당 기준전압을 외부로 입출력하기 위한 복수의 패드를 포함하는 기준전압 패드수단;
    테스트신호에 응답하여 상기 복수의 내부전압 중 하나를 선택하여 출력하기 위한 선택수단;
    상기 선택수단의 출력전압을 외부로 출력하기 위한 모니터용 패드; 및
    상기 복수의 내부전압 중 하나를 외부로 출력하기 위한 저전압 패드
    를 구비하는 반도체메모리소자.
  11. 제10항에 있어서,
    상기 선택수단은,
    상기 테스트신호를 디코딩하여 복수의 선택신호를 생성하기 위한 디코딩부 와,
    상기 복수의 선택신호 중 해당 신호에 응답하여 해당 내부전압을 상기 모니터용패드로 출력하기 위한 전달부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  12. 제11항에 있어서,
    상기 전달부는,
    정 및 부 제1 선택신호에 응답하여 제1 내부전압을 전달하기 위한 트랜스퍼게이트를 포함하는 것을 특징으로 하는 반도체메모리소자.
  13. 제12항에 있어서,
    제1 내지 제3 테스트신호를 생성하기 위한 테스트신호 생성수단을 더 포함하는 것을 특징으로 하는 반도체메모리소자.
  14. 제13항에 있어서,
    상기 디코딩부는,
    상기 제1 테스트신호를 반전하기 위한 제1 인버터와,
    상기 제2 테스트신호를 반전하기 위한 제2 인버터와,
    상기 제3 테스트신호를 반전하기 위한 제3 인버터와,
    상기 제1 내지 제3 인버터의 출력을 입력으로 가져 상기 정 제1 선택신호를 출력하기 위한 제1 낸드게이트와,
    상기 제1 낸드게이트의 출력을 반전하여 상기 부 제1 선택신호로 출력하기 위한 제4 인버터를 구비하는 것을 특징으로 하는 반도체메모리소자.
KR1020070063718A 2007-06-27 2007-06-27 반도체메모리소자 KR100870423B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070063718A KR100870423B1 (ko) 2007-06-27 2007-06-27 반도체메모리소자
US11/967,582 US7684269B2 (en) 2007-06-27 2007-12-31 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070063718A KR100870423B1 (ko) 2007-06-27 2007-06-27 반도체메모리소자

Publications (1)

Publication Number Publication Date
KR100870423B1 true KR100870423B1 (ko) 2008-11-26

Family

ID=40160245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070063718A KR100870423B1 (ko) 2007-06-27 2007-06-27 반도체메모리소자

Country Status (2)

Country Link
US (1) US7684269B2 (ko)
KR (1) KR100870423B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101068568B1 (ko) * 2009-03-30 2011-09-30 주식회사 하이닉스반도체 반도체 장치의 테스트용 인터페이스 보드
KR101959894B1 (ko) * 2012-06-29 2019-03-19 에스케이하이닉스 주식회사 반도체 집적회로 및 그의 내부전압 측정방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990039586A (ko) * 1997-11-13 1999-06-05 윤종용 테스트 패드 수가 감소된 메모리 장치 테스트 방법
KR19990061136A (ko) * 1997-12-31 1999-07-26 김영환 내부전압 발생기의 공급 및 소모전류 측정장치
JP2006138662A (ja) 2004-11-10 2006-06-01 Elpida Memory Inc 半導体装置及びその評価回路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61289600A (ja) * 1985-06-17 1986-12-19 Fujitsu Ltd 半導体記憶装置
US5935253A (en) * 1991-10-17 1999-08-10 Intel Corporation Method and apparatus for powering down an integrated circuit having a core that operates at a speed greater than the bus frequency
TW212243B (ko) * 1991-11-15 1993-09-01 Hitachi Seisakusyo Kk
US5212442A (en) * 1992-03-20 1993-05-18 Micron Technology, Inc. Forced substrate test mode for packaged integrated circuits
SE9500724D0 (sv) * 1994-06-23 1995-02-24 Pharmacia Ab Filtrering
JPH1196795A (ja) 1997-09-25 1999-04-09 Sony Corp 半導体記憶装置
KR100365736B1 (ko) * 1998-06-27 2003-04-18 주식회사 하이닉스반도체 테스트패드를이용한반도체장치의내부전압발생회로및방법
US6456099B1 (en) * 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
KR100331551B1 (ko) * 1999-09-08 2002-04-06 윤종용 비스트 회로를 갖는 메모리 로직 복합 반도체장치
JP2002074996A (ja) * 2000-08-25 2002-03-15 Mitsubishi Electric Corp 半導体集積回路
KR100386947B1 (ko) * 2001-01-03 2003-06-09 삼성전자주식회사 외부 핀을 통해 워드 라인 전압을 출력할 수 있는 반도체메모리 장치
JP2002268910A (ja) * 2001-03-09 2002-09-20 Hitachi Ltd セルフテスト機能を有する半導体装置
US6757857B2 (en) * 2001-04-10 2004-06-29 International Business Machines Corporation Alternating current built in self test (AC BIST) with variable data receiver voltage reference for performing high-speed AC memory subsystem self-test
KR100414739B1 (ko) * 2002-03-25 2004-01-13 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전압 발생 장치
US6724214B2 (en) * 2002-09-13 2004-04-20 Chartered Semiconductor Manufacturing Ltd. Test structures for on-chip real-time reliability testing
DE10243603B4 (de) * 2002-09-19 2007-04-19 Infineon Technologies Ag Verfahren zur Verwendung beim Trimmen, Halbleiter-Bauelement-Test-Gerät zum Durchführen des Verfahrens und Halbleiter-Bauelement-Test-System
JP3738001B2 (ja) * 2002-12-03 2006-01-25 松下電器産業株式会社 半導体集積回路装置
US20050080581A1 (en) * 2003-09-22 2005-04-14 David Zimmerman Built-in self test for memory interconnect testing
US7308624B2 (en) * 2005-04-28 2007-12-11 Infineon Technologies North America Corp. Voltage monitoring test mode and test adapter
US7359811B1 (en) * 2005-06-16 2008-04-15 Altera Corporation Programmable logic device with power supply noise monitoring

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990039586A (ko) * 1997-11-13 1999-06-05 윤종용 테스트 패드 수가 감소된 메모리 장치 테스트 방법
KR19990061136A (ko) * 1997-12-31 1999-07-26 김영환 내부전압 발생기의 공급 및 소모전류 측정장치
JP2006138662A (ja) 2004-11-10 2006-06-01 Elpida Memory Inc 半導体装置及びその評価回路

Also Published As

Publication number Publication date
US7684269B2 (en) 2010-03-23
US20090003088A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
US9070428B2 (en) Semiconductor device
US6823485B1 (en) Semiconductor storage device and test system
US9721626B2 (en) Built-in test circuit of semiconductor apparatus
US6327198B1 (en) Semiconductor memory device having a test mode setting circuit
US20030116763A1 (en) Semiconductor integrated circuit device
US7898884B2 (en) Semiconductor device and test method therefor
KR100870423B1 (ko) 반도체메모리소자
US10276257B2 (en) Semiconductor device and system relating to the reduction of test time in a ring oscillator burn-in test
KR20180008105A (ko) 반도체 테스트 장치 및 반도체 테스트 방법
US9761288B2 (en) Memory circuit and stack type memory system including the same
JPH11317100A (ja) 半導体記憶装置
KR100673147B1 (ko) 반도체메모리소자의 입출력라인 공유장치
KR100529036B1 (ko) 셀프 리프레시 전류를 줄인 반도체 메모리 소자
US9281081B1 (en) Built-in test circuit of semiconductor apparatus
US20140181604A1 (en) Channel control circuit and semiconductor device having the same
KR100958805B1 (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
KR100728569B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
EP0081381A2 (en) Refresh address generators for dynamic semiconductor memory devices
JP2014006951A (ja) 半導体装置、半導体装置のテスト方法及び半導体装置の製造方法
KR101163033B1 (ko) 비트라인 프리차지 전원 발생 회로
KR100799109B1 (ko) 반도체 소자
KR20080089015A (ko) 테스트 코드롬을 구비한 반도체 메모리 장치
KR100213239B1 (ko) 패드 제어회로 및 방법
US9524760B2 (en) Data output circuit
KR101115456B1 (ko) 멀티 비트 테스트 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 11