KR20080089015A - 테스트 코드롬을 구비한 반도체 메모리 장치 - Google Patents

테스트 코드롬을 구비한 반도체 메모리 장치 Download PDF

Info

Publication number
KR20080089015A
KR20080089015A KR1020070031971A KR20070031971A KR20080089015A KR 20080089015 A KR20080089015 A KR 20080089015A KR 1020070031971 A KR1020070031971 A KR 1020070031971A KR 20070031971 A KR20070031971 A KR 20070031971A KR 20080089015 A KR20080089015 A KR 20080089015A
Authority
KR
South Korea
Prior art keywords
data
address
test
code storage
storage means
Prior art date
Application number
KR1020070031971A
Other languages
English (en)
Inventor
김동균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070031971A priority Critical patent/KR20080089015A/ko
Priority to US12/000,028 priority patent/US20080244157A1/en
Publication of KR20080089015A publication Critical patent/KR20080089015A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 테스트시에 외부에서 입력되는 신호의 수를 최소화한 반도체 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 메모리 코어영역; 외부에서 데이터를 전달받아 상기 메모리 코어영역으로 제공하기 위한 데이터 전달회로; 테스트용 데이터를 저장하고 있는 데이터 코드 저장수단; 및 상기 데이터코드롬에서 출력되는 테스트용 데이터 또는 상기 데이터 전달회로에서 제공되는 데이터중 하나를 상기 메모리 코어영역으로 제공하기 위한 데이터 선택부를 구비하는 반도체 메모리 장치를 제공한다.
반도체, 메모리, 테스트, 코드롬, 어드레스.

Description

테스트 코드롬을 구비한 반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE WITH A TEST CODE ROM}
도1은 반도체 메모리 장치의 블럭구성도.
도2는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 블럭도.
도3은 도2에 도시된 어드레스 카운트를 나타내는 블럭도.
도4는 도1에 도시된 반도체 메모리 장치의 동작모드를 나타내는 도표.
도5는 도2에 도시된 반도체 메모리 장치의 동작모드를 나타내는 도표.
* 도면의 주요부분에 대한 부호의 설명 *
100: 명령어 제어부 200: 라이트 데이터 입력부
300: 어드레스 카운터 400: 데이터 코드 롬
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 테스트를 위한 데이터 코드롬을 구비한 반도체 메모리 장치에 관한 것이다.
다양한 기능을 동작하는 다수의 반도체 장치를 구비하는 시스템에서 반도체 메모리 장치는 데이터를 저장하는 장치이다. 반도체 메모리 장치는 데이터 처리장치, 예를 들면 중앙처리장치로부터 입력된 어드레스에 대응하는 데이터를 데이터 요구 장치로 출력하거나, 데이터 처리장치로부터 전달된 데이터를 그 데이터와 같이 입력된 어드레스에 대응하여 반도체 메모리 장치의 단위셀에 저장한다.
반도체 메모리 장치의 주요한 동작으로는 액티브동작, 라이트 동작 및 리드 동작이 있다. 액티브 동작은 반도체 메모리 장치가 로우 어드레스를 입력받아 액티브 상태가 되는 것을 말한다. 구체적으로 반도체 메모리 장치는 액티브 동작에서 로우 어드레스에 대응하는 워드라인을 활성화시키고, 활성화된 워드라인에 대응하는 셀들의 데이터 신호를 증폭시킨다. 라이트 동작은 라이트 명령에 응답하여 외부에서 입력된 컬럼어드레스에 대응하는 셀들에 컬럼어드레스와 함께 입력된 데이터를 저장시키는 동작이다. 리드 동작은 리드명령에 외부에서 입력된 컬럼어드레스에 대응하는 셀들의 데이터를 외부로 출력하는 동작이다.
반도체 메모리 장치는 액티브 명령과 라이트 명령 또는 리드 명령을 직접적으로 입력받는 것이 아니라 몇가지 명령어 입력패드를 구비하여, 구비된 명령어 입력패드에 입력되는 신호의 조합을 이용하여 라이트 명령 또는 리드 명령을 감지한다. 일반적으로 반도체 메모리 장치는 명령어 입력패드로 CAS, RAS, WE, CS, CKE, CK ,/CK등의 신호를 입력받는 명령어 입력패드를 구비하고 있다.
한편, 반도체 메모리 장치의 제조가 완료되고 나서 테스트를 수행하는데, 주 로 리드동작과 라이트 동작이 제대로 수행되는지를 테스트 한다. 특히 라이트 동작이 제대로 수행되는지 테스트하기 위해서, 라이트 명령과 어드레스 및 라이트 데이터를 테스트하고자 하는 반도체 메모리 장치에 입력시키게 되다. 따라서 하나의 반도체 메모리 장치를 테스트하기 위해서는 테스트용 라이트 명령과 테스트용 어드레스 테스트용 데이터를 반도체 메모리 장치로 입력시켜야 하고, 이를 위해 테스트 장비에는 수많은 프로브(probe)가 필요하다. 그러나 테스트 장비가 가질수 있는 프로브의 수는 정해져 있고, 따라서 한번에 테스트할 수 있는 반도체 메모리 장치의 수는 제한이 된다.
본 발명은 테스트시에 외부에서 입력되는 신호의 수를 최소화한 반도체 메모리 장치를 제공함을 목적으로 한다.
본 발명은 테스트시에 라이트 데이터와 어드레스를 내부적으로 생성할 수 있는 반도체 메모리 장치를 제공함을 목적으로 한다.
본 발명은 내부에 테스트 데이터 코드롬을 구비한 반도체 메모리 장치를 제공함을 목적으로 한다.
본 발명은 내부에 테스트를 위한 어드레스를 생성할 수 있는 회로블럭을 구비한 반도체 메모리 장치를 제공함을 목적으로 한다.
본 발명은 메모리 코어영역; 외부에서 데이터를 전달받아 상기 메모리 코어영역으로 제공하기 위한 데이터 전달회로; 테스트용 데이터를 저장하고 있는 데이터 코드롬; 및 상기 데이터코드 저장수단에서 출력되는 테스트용 데이터 또는 상기 데이터 전달회로에서 제공되는 데이터 중 하나를 상기 메모리 코어영역으로 제공하기 위한 데이터 선택부를 구비하는 반도체 메모리 장치를 제공한다.
또한, 본 발명은 메모리 코어영역; 외부에서 입력되는 어드레스를 전달받아 상기 메모리 코어영역으로 전달하기 위한 어드레스 전달회로; 테스트용 어드레스를 생성하여 출력하기 위한 어드레스 생성회로; 및 상기 어드레스 생성회로에서 제공하는 테스트 어드레스 또는 상기 어드레스 전달회로에 의해 전달된 어드레스 중 하나를 상기 메모리 코어영역으로 출력하기 위한 어드레스 선택부를 구비하는 반도체 메모리 장치를 제공한다.
또한, 본 발명은 외부에서 데이터를 전달받아 상기 메모리 코어영역으로 제공하기 위한 데이터 전달회로; 테스트용 데이터를 저장하고 있는 데이터 코드 저장수단; 상기 데이터코드 저장수단에서 출력되는 테스트용 데이터 또는 상기 데이터 전달회로에서 제공되는 데이터를 상기 메모리 코어영역으로 제공하기 위한 데이터 선택부; 외부에서 입력되는 어드레스를 전달받아 상기 메모리 코어영역으로 전달하기 위한 어드레스 전달회로; 테스트용 어드레스를 생성하여 출력하기 위한 어드레스 생성회로; 및 상기 어드레스 생성회로에서 제공하는 테스트 어드레스 또는 상기 어드레스 전달회로에 의해 전달된 어드레스 중 하나를 상기 메모리 코어영역으로 출력하기 위한 어드레스 선택부를 구비하는 반도체 메모리 장치를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1은 반도체 메모리 장치의 블럭구성도이다.
도1을 참조하여 살펴보면, 반도체 메모리 장치는 명령어 제어부(100), 어드레스 버퍼(110)와, 리프레쉬 카운터(120), 로우 어드레스 전달부(130), 뱅크 제어부(140), 뱅크 및 로우 어드레스 디코더(150A ~ 150D), 메모리 어레이(B0~B3), 컬럼 어드레스 전달부(160), 컬럼디코더(170A ~ 170D), 데이터 래치부(180), 메모리 어레이(B0 ~ B3), 리드 데이터 전달회로(190), 라이ㅌ 데이터 입력회로(200)를 구비한다. 여기서 메모리 어레이(B0~B3)는 하나의 뱅크를 이룰 수 있다.
명령어 제어부(100)는 명령어 디코더와, MRS 레지스터를 구비한다. 명령어 제어부(100)의 명령어 디코더는 외부에서 입력되는 명령어신호(CAS, RAS, WE, CS, CKE, CK ,/CK)를 입력받아 디코딩하여 반도체 메모리 장치가 수행해야 명령어 신호를 생성하고, 생성된 명령어 신호를 대응하는 내부의 블럭에 전달한다. MRS 레지스터는 반도체 메모리 장치가 동작하는 데 필요한 동작모드에 대한 정보를 저장하고 있는 레지스터이다.
어드레스 버퍼(110)는 외부에서 입력되는 뱅크어드레스(BA0,BA1)와 어드레스(A0~A12)를 입력받아 내부의 블럭들로 전달한다. 여기서 어드레스(A0~A12)는 로우어드레스 일수도 있으며, 컬럼어드레스 일 수도 있다. 일반적으로 반도체 메모리 장치는 구비되는 어드레스 입력패드의 수를 줄이기 위해 로우어드레스와 컬럼어드 레스를 공통의 어드레스 입력패드를 통해 입력받는다.
리프레쉬 카운터(120)는 반도체 메모리 장치가 리프레쉬 동작을 수행할 때에로우어드레스를 카운팅하며 출력하기 위한 것이다. 로우 어드레스 전달부(130)는 어드레스 버퍼(110)로부터 제공되는 로우어드레스를 입력받아 래치한 다음 출력한다. 뱅크 제어부(140)는 어드레스 버퍼(110)로부터 제공되는 뱅크 어드레스를 입력받아 래치하고 출력한다. 뱅크 및 로우 어드레스 디코더(150A~150D)는 로우어드레스 전달부(130)로부터 제공되는 로우어드레스와 뱅크 제어부(140)로부터 제공되는 뱅크어드레스를 입력받아 디코딩하여 메모리 어레이(B0~B3)중 하나를 선택하고, 선택된 메모리 어레이(B0~B3)의 워드라인을 선택하여 활성화시킨다. 데이터 래치부(180)는 뱅크 및 로우어드레스 디코더(150A~150D)에 의해 활성화된 워드라인에 대응하는 단위셀의 데이터를 래치한다. 메모리 어레이(B0~B3)는 각각 다수의 워드라인과 비트라인과 단위셀을 구비하고, 워드라인과 비트라인이 교차하는 지점마다 각 단위셀을 배치하고 있다.
컬럼어드레스 전달부(160)는 어드레스 버퍼(110)으로부터 제공되는 컬럼어드레스를 입력받아 래치한 다음 컬럼디코더(170A~170D)로 전달한다. 컬럼디코더(170A~170D)는 컬럼어드레스 전달부(160)로부터 제공되는 컬럼어드레스를 디코딩하여 데이터래치부(180)로 전달한다. 데이터 래치부(180)는 래치된 데이터 중에서 리드명령이 실행중일 경우에는 컬럼디코더(170A~170D)에 의해 디코딩된 컬럼신호에 대응하는 데이터를 리드데이터 전달부(190)로 전달하고, 라이트명령이 실행중일 경우에는 라이트 데이터 전달부로부터 전달된 데이터를 래치된 데이터와 교체한다. 교체된 데이터는 메모리 어레이의 정해진 곳에 저장된다.
리드데이터 전달회로(190)는 리드 데이터 래치부(191)와, 멀티 플렉서부(192), 데이터 스트로브 신호 생성부(193), 리드 드라이버(194), 지연고정루프 회로(195)를 구비한다. 리드 데이터 전달회로(190)는 데이터 래치부(190)로부터 전달되는 데이터를 외부로 출력하기 위한 회로이다. 리드 데이터 래치부(191)는 데이터 래치부(180)으로 제공되는 데이터를 래치하고 멀티플레서부(192)로 전달한다. 멀티플렉서부(192)는 리드 데이터 래치부(191)로 부터 병렬로 출력되는 데이터를 선택적으로 리드 데이터 드라이버(194)로 출력한다. 데이터 스트로브 신호 생성부(193)는 데이터 스트로브 신호를 생성하여 리드 드라이버에 제공한다. 데이터 스트로브 신호는 외부로 데이터가 출력될 때, 데이터의 출력에 동기되어 천이가 되는 신호이다. 외부에서는 데이터 스트로브 신호가 천이되는 횟수에 따라 반도체 메모리 장치에서 출력되는 데이터의 수를 알 수 있다. 리드 데이터 드라이버(194)는 데이터 스트로브 신호와 데이터를 지연고정루프 회로(195)에서 출력되는 클럭신호에 응답하여 외부로 출력한다. 지연고정루프 회로(195)는 시스템클럭(CK)에 동기되어 데이터가 외부로 출력될 수 있도록 시스템클럭(CK)이 반도체 메모리 장치에 입력되어 리드 드라이버로 전달되기까지의 지연시간을 보상해주기 위한 회로이다.
라이트 데이터 입력회로(200)는 라이트 데이터 입력부(201), 입력레지스터(202), 라이트 데이터 전달부(203)를 구비한다. 라이트 데이터 입력부(201)는 외부에서 입력되는 데이터를 버퍼링하여 입력레지스터(200)로 전달한다. 입력레지스터(200)는 라이트 데이터 입력부(201)로 부터 전달되는 데이터를 병렬의 데이터로 얼라인하여 라이트 데이터 전달부(203)로 전달한다. 라이트 데이터 전달부(203)는 입력 레지스터에서 제공되는 병렬로 얼라인된 데이터를 데이터 래치부(180)으로 전달한다.
지금까지 살펴본 바와 같이, 반도체 메모리 장치는 리드 명령에 대응하여 데이터를 출력하고 라이트 명령에 대응하여 데이터를 저장하기 위해 다수의 내부 블럭을 구비하고 있다. 반도체 메모리 장치를 제조하고 나서, 제대로 라이트 명령을 수행하는 지를 테스트하기 위해서는 실제 라이트 명령이 수행되는 것과 같은 명령어 신호, 어드레스 신호, 데이터를 모두 외부에서 테스트 장비를 이용하여 입력시켜야 했다. 따라서 테스터 장비에서 하나의 반도체 메모리 장치를 테스터하려고 해도 많은 프로브가 필요하였다. 프로브는 테스트 장비에서 테스트용 신호를 반도체 메모리 장치로 전달하기 위한 연결단자를 말한다.
이를 해결하기 위해, 본 발명에서는 반도체 메모리 장치의 라이트명령에 대한 테스트를 수행할 때에 테스트에 필요한 어드레스와 데이터를 내부에서 제공할 수 있는 반도체 메모리 장치를 제공함을 목적으로 한다.
도2는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 블럭도이다.
도2를 참조하여 살펴보면, 본 실시예에 따른 반도체 메모리 장치도 도1에 도시된 메모리 장치와 마찬가지로 명령어 제어부(100), 어드레스 버퍼(110)와, 리프레쉬 카운터(120), 로우 어드레스 전달부(130), 뱅크 제어부(140), 뱅크 및 로우 어드레스 디코더(150A ~ 150D), 메모리 어레이(B0~B3), 컬럼 어드레스 전달부(160), 컬럼디코더(170A ~ 170D), 데이터 래치부(180), 메모리 어레이(B0 ~ B3), 리드 데이터 전달회로(190), 라이트 데이터 입력회로(200)를 구비한다.
또한 본 실시예에 따른 반도체 메모리 장치는 추가적으로 어드레스 카운터(300), 어드레스 선택부(400), 데이터 코드롬(500), 데이터 선택부(600)를 구비한다. 어드레스 카운터(300)는 테스트용 어드레스를 생성하여 출력하기 위한 것이다. 어드레스 선택부(400)는 어드레스 카운터(300)로부터 제공되는 테스트용 어드레스또는 어드레스 전달부(160)로부터 제공되는 어드레스를 선택하여 명령어 제어부(100), 로우 어드레스 전달부(130), 컬럼 어드레스 전달부(160)등으로 제공한다. 즉, 테스트 모드에서는 외부에서 테스트용 어드레스를 입력받는 것이 아니라 바로 어드레스 카운터(300)에서 테스트용 어드레스를 생성하여 제공한다. 노멀 데이터 억세스 동작인 경우에는 어드레스 선택부(400)는 어드레스 버퍼(110)로부터 제공되는 어드레스를 선택하여 출력한다.
데이터 코드롬(500)은 테스트용 데이터를 저장하고 있다. 데이터 코드롬은 반도체 메모리 장치를 테스트하기 위한 데이터 패턴을 저장하고 있는 것이다. 데이터 선택부(600)는 코드롬(500)에서 제공되는 테스트용 데이터 또는 라이트 데이터 전달회로(200)로부터 제공되는 데이터를 선택하여 데이터 래치부(180)로 출력한다. 테스트모드에서 데이터 선택부(600)는 데이터 코드롬(500)에 저장된 데이터를 선택하여 데이터 래치부(180)로 출력한다. 즉, 테스트 모드에서는 외부에서 테스트용 데이터를 입력시키는 것이 아니라 내부에 구비된 데이터 코드롬(500)에 저장된 테스트용 데이터가 반도체 메모리 장치의 코어영역에 입력된다. 노멀모드에서 데이터 선택부(600)는 라이트 데이터 전달회로(200)에서 제공되는 데이터를 데이터 래치 부(180)로 전달한다.
테스트시에 데이터 코드롬은 라이트 명령에 대응하는 테스트를 데이터 저장할 수도 있고, 리드 명령에 대응하는 데이터를 저장할 수도 있다. 데이터 코드롬(500)이 라이트 명령에 대응하는 데이터를 저장하고 있는 경우에, 라이트 명령에 대한 테스트를 진행할 때에 데이터 코드롬(500)에 있는 데이터가 라이트 명령에 대응하여 데이터 래치부(180)로 전달된다. 데이터 코드롬(400)이 리드 명령에 대응하는 데이터를 저장하고 있는 경우에는 리드 명령이 수행되기 전에 데이터 코드롬(400)에 저장된 테스트 데이터가 데이터 래치부(180)를 거쳐서 메모리 어레이(B0~B4)에 저장된다. 이후 리드 명령에 대한 테스트를 진행하게 되면, 데이터 코드롬에서 메모리 어레이로 전달된 데이터가 리드 데이터 전달회로(190)를 통해 외부로 출력된다.
어드레스 선택부(400)는 명령어 제어부(100)에서 제공되는 어드레스 제어신호(SEL1)에 의해 제어되며, 데이터 선택부(200)는 명령어 제어부(100)에서 제공되는 데이터 제어신호(SEL2)에 의해 제어된다. 또한, 명령어 제어부(100)에서 출력되는 테스트 어드레스(TA)는 어드레스 카운트(300)에서 생성하는 테스트 어드레스의 초기값을 셋팅하기 위한 것이다. 제어신호(CON)는 어드레스 카운터(300)을 제어하기 위한 신호이다. 제어신호(COND)는 데이터 코드롬(200)을 제어하기 위한 신호이다. 이를 위해 명령어 제어부(100)는 외부에서 테스트를 위한 신호(TESTE,COM[i])를 입력받는 입력단자를 따로 구비하고 있다. 테스트 인에이블 신호(TESTE)는 테스트 모드를 활성화시키기 위한 신호이며, 테스트 제어신호(COM[i])는 데이터 코드 롬(500)에 구비되는 다수의 테스트 패턴중 어떤 패턴을 사용할 것인지등의 정보와, 어드레스 제어신호(SEL1)와 데이터 제어신호(SEL2)를 생성하기 위한 정보와, 어드레스 카운터(300)에서 생성하는 테스트용 데이터의 초기셋팅값을 제어하기위한 정보를 입력받기 위한 것이다.
도3은 도2에 도시된 어드레스 카운트를 나타내는 블럭도이다.
도3에 도시된 바와 같이, 어드레스 카운트(300)는 명령어 제어부(100)에서 출력되는 테스트 어드레스(TA)와 제어신호(CON)에 응답하여 로우어드레스(XADD)와 컬럼어드레스(YADD)를 생성한다. 제어신호(CON)는 초기에 생성되는 어드레스의 셋팅을 위한 어드레스 셋팅신호(ASET), 로우어드레스 또는 컬럼어드레스를 판별하기 위한 선택신호(X/Y SEL)와, 어드레스를 증가시키기 위한 증가신호(INC), 어드레스를 감소시키기 위한 감소신호(DEC)를 포함한다. 데이터 코드롬(400)은 다양한 테스트용 데이터 패턴을 병령형태로 저장하고 있다. 데이터 코드롬(400)은 인에이블 신호(PUP)에 응답하여 활성화되고, 제어신호(COND)에 응답하여 다수 구비된 데이터 패턴중 선택된 데이터 패턴의 데이터를 출력한다.
도4는 도1에 도시된 반도체 메모리 장치의 동작모드를 나타내는 도표이며, 도5는 도2에 도시된 반도체 메모리 장치의 동작모드를 나타내는 도표이다.
도4에 도시된 바와 같이, 도1에 도시된 반도체 메모리 장치는 클럭인에이블신호(CKE)가 활성화상태중에 다수의 명령어신호(/CS, /RAS, /CAS, /WE)의 로직조합에 따라 액티브 명령(ACR), 리드 명령(RD), 라이트 명령(WT), 프리차지 명령(PCG), 리프레쉬 명령(REF), MRS 레지스터 셋팅모드등의 상태를 판별하고, 그에 대응하는 동작을 수행한다.
도5에 도시된 바와 같이, 본 실시예에 따른 반도체 메모리 장치는 다수의 명령어신호(/CS, /RAS, /CAS, /WE)와 함께 추가적으로 테스트 인에이블 신호(TESTE)와, 테스트 제어신호(COM[i])를 입력받는다. 본 실시예에 따른 반도체 메모리 장치는 테스트 인에이블 신호(TESTE)가 로우레벨인 경우에는 도4에 도시된 도표와 같은 동작을 수행한다. 테스트 인에이블 신호(TESTE)가 하이레벨인 경우에는 본 실시에에 따른 반도체 메모리 장치가 특별히 가지고 있는 테스트 동작모드에 진입한다. 테스트 인에이블 신호(TESTE)가 하이레벨인 경우에 다수의 명령어신호(/CS, /RAS, /CAS, /WE)와 클럭인에이블신호(CKE)의 로직조합에 의해 다양한 테스트 동작을 수행할 수 있게 되는 것이다. 예를 들어 테스트 인에이블 신호(TESTE)가 하이레벨인 경우에는 클럭 인에이블신호(CKE)가 하이레벨이고, 명령어신호(/CS, /RAS)가 로우레벨이며, 명령어신호(/CAS, /WE)가 하이레벨인 경우에 테스트를 위한 액티브모드(ACT)에 진입하는 것이다. 본 실시예에 따른 반도체 메모리 장치는 테스트 인에이블 신호(TESTE)가 하이레벨인 경우에는 내부적으로 로우어드레스를 증가시키거나(ACT INC), 로우어드레스를 감소시키는 (ACT DEC) 액티브 동작모드를 가질 수 있다. 리드명령상태와 라이트 명령상태도 각각 3가지인데, 각각의 명령상태는 명령상태에 진입하는 모드와 내부적으로 컬럼어드레스를 증가시키거나 감소시키는 모드를 각각 3가지씩 가기고 있는 것이다.
지금까지 살펴본 바에 의하면, 본 실시예에 따른 반도체 메모리 장치는 테스트 모드에서는 외부에서 어드레스와 데이터를 입력시키지 않고, 내부에 있는 회로 에서 어드레스와 데이터를 제공한다. 따라서 테스트시에 외부에서 입력시켜야 할 신호의 수가 크게 줄어들게 되고, 그로 인해 본 실시예에 따른 반도체 메모리 장치는 테스트 장비에서 테스트를 위한 프로브를 많이 필요로 하지 않는다. 또한 테스트를 위한 어드레스와 데이터를를 외부에서 직접 입력시키지 않기 때문에 테스트 시간을 절약할 수 있으며, 정확한 데이터가 내부에 입력되었는지에 대한 검증절차는 따로 필요하지 않기 때문에 테스트 과정에 신뢰성을 높일 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 테스트시에 외부에서 입력되는 신호를 크게 줄일 수 있는 반도체 메모리 장치를 용이하게 개발할 수 있다. 따라서 테스트 장비에서 반도체 메모리 장치로 제공하는 테스트 신호의 수를 크게 줄일 수 있기 때문에, 테스트 장비의 프로브의 수를 줄일 수 있으며, 동시에 많은 반도체 메모리 장치의 테스트를 진행할 수 있다.
본 발명에 의한 반도체 메모리 장치는 테스트용 라이트 데이터와 라이트 어드레스를 내부적으로 생성하기 때문에 보다 정확한 테스트를 수행할 수 있다. 따라서 신뢰성있는 반도체 메모리 장치의 개발을 쉽게 할 수 있다.
또한, 본 발명은 테스트시에 내부의 회로에서 어드레스를 생성하여 출력하기 때문에 반도체 메모리 장치의 테스트 시간을 크게 단축시킬 수 있다.

Claims (15)

  1. 메모리 코어영역;
    외부에서 데이터를 전달받아 상기 메모리 코어영역으로 제공하기 위한 데이터 전달회로;
    테스트용 데이터를 저장하고 있는 데이터 코드 저장수단; 및
    상기 데이터코드 저장수단에서 출력되는 테스트용 데이터 또는 상기 데이터 전달회로에서 제공되는 데이터중 하나를 상기 메모리 코어영역으로 제공하기 위한 데이터 선택부를 구비하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 데이터 코드 저장수단은 롬인 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 데이터 코드 저장수단에 저장된 테스트용 데이터에 대응하는 어드레스를 생헝하기 위한 어드레스 카운팅 회로를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    외부로부터 테스트신호와 제어신호를 입력받아 상기 데이터 코드 저장수단을 제어하기 위한 코드 저장수단 제어신호를 생성하는 명령어 제어부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 데이터 코드 저장수단은 라이트 명령에 대응하는 데이터를 저장하고 있는 것을 특징으로 하는 반도체 메모리 장치.
  6. 메모리 코어영역;
    외부에서 입력되는 어드레스를 전달받아 상기 메모리 코어영역으로 전달하기 위한 어드레스 전달회로;
    테스트용 어드레스를 생성하여 출력하기 위한 어드레스 생성회로; 및
    상기 어드레스 생성회로에서 제공하는 테스트 어드레스 또는 상기 어드레스 전달회로에 의해 전달된 어드레스 중 하나를 상기 메모리 코어영역으로 출력하기 위한 어드레스 선택부
    를 구비하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 어드레스 생성회로에서 생성되는 어드레스에 대응하는 데이터를 저장하고 있는 데이터 코드 저장수단을 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 데이터 코드 저장수단은 롬인 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    외부로부터 테스트신호와 제어신호를 입력받아 상기 어드레스 생성회로를 제어하기 위한 코드 저장수단 제어신호를 생성하는 명령어 제어부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 어드레스 생성회로는 라이트 명령에 대응하는 어드레스를 생성하고 있는 것을 특징으로 하는 반도체 메모리 장치.
  11. 외부에서 데이터를 전달받아 상기 메모리 코어영역으로 제공하기 위한 데이터 전달회로;
    테스트용 데이터를 저장하고 있는 데이터 코드 저장수단;
    상기 데이터 코드 저장수단에서 출력되는 테스트용 데이터 또는 상기 데이터 전달회로에서 제공되는 데이터를 상기 메모리 코어영역으로 제공하기 위한 데이터 선택부;
    외부에서 입력되는 어드레스를 전달받아 상기 메모리 코어영역으로 전달하기 위한 어드레스 전달회로;
    테스트용 어드레스를 생성하여 출력하기 위한 어드레스 생성회로; 및
    상기 어드레스 생성회로에서 제공하는 테스트 어드레스 또는 상기 어드레스 전달회로에 의해 전달된 어드레스 중 하나를 상기 메모리 코어영역으로 출력하기 위한 어드레스 선택부
    를 구비하는 반도체 메모리 장치.
  12. 제 11 항에 있어서,
    외부로부터 테스트신호와 제어신호를 입력받아 상기 데이터 코드저장수단과 어드레스 생성회로를 제어하기 위한 코드 저장수단 제어신호와 어드레스 제어신호를 생성하는 명령어 제어부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장 치.
  13. 제 12 항에 있어서,
    상기 데이터 코드 저장수단은 라이트 명령에 대응하는 데이터를 저장하고 있는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제 13 항에 있어서,
    상기 어드레스 생성회로는 라이트 명령에 대응하는 어드레스를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제 14 항에 있어서,
    상기 데이터 코드 저장수단은 롬인 것을 특징으로 하는 반도체 메모리 장치.
KR1020070031971A 2007-03-30 2007-03-30 테스트 코드롬을 구비한 반도체 메모리 장치 KR20080089015A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070031971A KR20080089015A (ko) 2007-03-30 2007-03-30 테스트 코드롬을 구비한 반도체 메모리 장치
US12/000,028 US20080244157A1 (en) 2007-03-30 2007-12-07 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070031971A KR20080089015A (ko) 2007-03-30 2007-03-30 테스트 코드롬을 구비한 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20080089015A true KR20080089015A (ko) 2008-10-06

Family

ID=39796278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070031971A KR20080089015A (ko) 2007-03-30 2007-03-30 테스트 코드롬을 구비한 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US20080244157A1 (ko)
KR (1) KR20080089015A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170033550A (ko) * 2015-09-17 2017-03-27 에스케이하이닉스 주식회사 반도체 메모리 및 이를 이용한 메모리 시스템

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101138835B1 (ko) * 2010-10-29 2012-05-15 에스케이하이닉스 주식회사 반도체 메모리 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770240B2 (ja) * 1990-12-27 1995-07-31 株式会社東芝 半導体集積回路
JP2001236797A (ja) * 1999-12-17 2001-08-31 Fujitsu Ltd 自己試験回路及びそれを内蔵するメモリデバイス
US6959256B2 (en) * 2003-05-16 2005-10-25 Analog Devices, Inc. Universally accessible fully programmable memory built-in self-test (MBIST) system and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170033550A (ko) * 2015-09-17 2017-03-27 에스케이하이닉스 주식회사 반도체 메모리 및 이를 이용한 메모리 시스템
KR20220058872A (ko) * 2015-09-17 2022-05-10 에스케이하이닉스 주식회사 반도체 메모리 및 이를 이용한 메모리 시스템

Also Published As

Publication number Publication date
US20080244157A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
KR0152914B1 (ko) 반도체 메모리장치
US6445627B1 (en) Semiconductor integrated circuit
US6650583B2 (en) Test circuit device capable of identifying error in stored data at memory cell level and semiconductor integrated circuit device including the same
KR100371425B1 (ko) 반도체 기억 장치 및 그의 제어 방법
JP3643666B2 (ja) 半導体メモリ装置
US8024628B2 (en) Apparatus and method for testing semiconductor memory device
US8089817B2 (en) Precise tRCD measurement in a semiconductor memory device
KR100718518B1 (ko) 반도체 기억 장치
US11340984B2 (en) Apparatuses, systems, and methods for error correction
US6807116B2 (en) Semiconductor circuit device capable of accurately testing embedded memory
KR20000022569A (ko) 반도체 기억 장치
KR100892669B1 (ko) 반도체 집적 회로 및 그의 멀티 테스트 방법
KR100761394B1 (ko) 반도체 메모리 장치
KR20150118618A (ko) 메모리 장치 및 이의 동작 방법
KR20080089015A (ko) 테스트 코드롬을 구비한 반도체 메모리 장치
US6651022B2 (en) Semiconductor device capable of test mode operation
US6317373B1 (en) Semiconductor memory device having a test mode and semiconductor testing method utilizing the same
US10134484B2 (en) Semiconductor devices, semiconductor systems including the same, methods of testing the same
JP2006004475A (ja) 半導体集積回路装置
KR100673147B1 (ko) 반도체메모리소자의 입출력라인 공유장치
US20150026529A1 (en) Semiconductor device and method of evaluating semiconductor device
KR20030002503A (ko) 지연 동기 루프 테스트 모드를 갖는 반도체 메모리 장치
KR101048891B1 (ko) 테스트인에이블신호 생성회로 및 이를 이용한 반도체 메모리 장치
KR20100033182A (ko) 반도체 메모리장치의 테스트 제어회로 및 방법
KR100909807B1 (ko) 반도체 메모리장치 및 이의 병렬 테스트방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application