KR880011795A - 반도체 메모리장치 - Google Patents

반도체 메모리장치 Download PDF

Info

Publication number
KR880011795A
KR880011795A KR1019880003322A KR880003322A KR880011795A KR 880011795 A KR880011795 A KR 880011795A KR 1019880003322 A KR1019880003322 A KR 1019880003322A KR 880003322 A KR880003322 A KR 880003322A KR 880011795 A KR880011795 A KR 880011795A
Authority
KR
South Korea
Prior art keywords
data
drive
signals
generating circuits
serial access
Prior art date
Application number
KR1019880003322A
Other languages
English (en)
Other versions
KR910009406B1 (ko
Inventor
하루키 토다
히로시 사하라
시게오 오시마
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR880011795A publication Critical patent/KR880011795A/ko
Application granted granted Critical
Publication of KR910009406B1 publication Critical patent/KR910009406B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

내용없음

Description

반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발며에 따른 직렬액세스방식 반도체 메모리장치의 주요부분의 블록도.
제4도는 제3도에 도시된 반도체 메모리장치에 사용된 선택회로의 블록도.
제5도는 제4도에 도시된 선택회로에 입력되는 구동신호중 선택제어신호와, 선택회로로부터 출력되는 구동신호의 레벨관계를 표로 도시해 놓은 도면.

Claims (4)

  1. 데이터를 인출해 주도록 교번적으로 동작되게 되는 2개의 데이터선택/인출시스템을 갖춘 반도 메모리 장치에 있어서, 직렬액세스제어신호에 따라 상기 데이터 선택/인출시스템(51,52,53,54,59,60,61,62)을 제어해 주는 다른 위상을 갖는 제1구동신호를 발생시켜 주는 구동신호 발생회로(56,58)와 상기 제1제구동신호중 하나를 선택해서 이 선택된 제1구동신호를 상기 2개의 데이터 선택/인출시스템(51,52,53,54,59,60,61,62)에 공급해 주도록 된 선택회로(10)가 갖추어져서 구성된 것을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 선택회로(10)가 데이터 인출을 위한 특정한 직렬액세스주기에서 데이터를 인출하기 위해 어드레스가 지정된 경우에, 상기 어드레스의 최하위비트의 상태와 상기 특정한 직렬액세스주기이전에 상기 구동신호 발생회로에 의해 발생된 제2구동신호의 상태에 따라 상기 제1구동신호중 하나를 선택해 주도록 구성된 것을 특징으로 하는 반도체 메모리장치.
  3. 데이터를 인출해 주도록 교번적으로 동작되게 되는 2개의 데이터선택/인출시스템을 갖춘 반도체 장치에 있어서, 상기 2개의 데이터선택/인출시스템(51,52,53,54,59,60,61,62)에 각각 제공된 직렬어드레스 발생회로(55,57)와, 직렬액세스 제어신호에 따라 상기 직렬어드레스 발생회로(55,57)에 공급되게 되는 위상이 다른 구동신호를 발생시켜 주는 구동신호 발생회로(56,58), 및 상기 제1구동신호중 하나를 선택하고, 이 선택된 제1구동신호를 상기 2개의 어드레스 발생회로에 공급해 주도록 된 선택회로(10)가 갖추어져서 구성된 것을 특징으로 하는 반도체 메모리장치.
  4. 제3항에 있어서, 상기 선택회로(10)가 데이터 인출을 위한 특정한 직렬액세스주기에서 데이터를 인출하기 위해 어드레스가 지정되는 경우에, 상기 어드레스의 최하위 비트와 상기 특정한 직렬 액세스주기 이전에 상기 구동신호 발생회로에 의해 발생된 제2구동신호의 상태에 따라 상기 제1구동신호중 하나를 선택해 주도록 구성된 것을 특징으로 하는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880003322A 1987-03-27 1988-03-26 직렬액세스방식 반도체메모리장치 KR910009406B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62-71617 1987-03-27
JP62071617A JPH0612609B2 (ja) 1987-03-27 1987-03-27 半導体メモリ
JP71617 1987-03-27

Publications (2)

Publication Number Publication Date
KR880011795A true KR880011795A (ko) 1988-10-31
KR910009406B1 KR910009406B1 (ko) 1991-11-15

Family

ID=13465787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880003322A KR910009406B1 (ko) 1987-03-27 1988-03-26 직렬액세스방식 반도체메모리장치

Country Status (5)

Country Link
US (1) US4862420A (ko)
EP (1) EP0284985B1 (ko)
JP (1) JPH0612609B2 (ko)
KR (1) KR910009406B1 (ko)
DE (1) DE3883822T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170006050A (ko) 2015-07-07 2017-01-17 엘지디스플레이 주식회사 액정 표시 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249481B1 (en) 1991-10-15 2001-06-19 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2740063B2 (ja) * 1990-10-15 1998-04-15 株式会社東芝 半導体記憶装置
DE69126962D1 (de) * 1991-05-16 1997-09-04 Ibm Speicheranordnung
JP3776461B2 (ja) * 1991-08-30 2006-05-17 株式会社東芝 半導体集積回路装置およびチップ選別方法
US6310821B1 (en) 1998-07-10 2001-10-30 Kabushiki Kaisha Toshiba Clock-synchronous semiconductor memory device and access method thereof
EP0561370B1 (en) * 1992-03-19 1999-06-02 Kabushiki Kaisha Toshiba A clock-synchronous semiconductor memory device and access method thereof
JP3090833B2 (ja) * 1993-12-28 2000-09-25 株式会社東芝 半導体記憶装置
KR0145852B1 (ko) * 1995-04-14 1998-11-02 김광호 반도체메모리소자의 어드레스버퍼

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3402398A (en) * 1964-08-31 1968-09-17 Bunker Ramo Plural content addressed memories with a common sensing circuit
US3691534A (en) * 1970-11-04 1972-09-12 Gen Instrument Corp Read only memory system having increased data rate with alternate data readout
US4072932A (en) * 1976-08-23 1978-02-07 Texas Instruments Incorporated Clock generator for semiconductor memory
JPS5998387A (ja) * 1982-11-26 1984-06-06 Nec Corp メモリ回路
JPS5998365A (ja) * 1982-11-27 1984-06-06 Shigeto Suzuki 複数同時アクセス型記憶装置
DE3319980A1 (de) * 1983-06-01 1984-12-06 Siemens AG, 1000 Berlin und 8000 München Integrierbares busorientiertes uebertragungssystem
JPH0787037B2 (ja) * 1984-03-02 1995-09-20 沖電気工業株式会社 半導体メモリ回路のデータ書込方法
US4685088A (en) * 1985-04-15 1987-08-04 International Business Machines Corporation High performance memory system utilizing pipelining techniques
JPS6211977A (ja) * 1985-07-10 1987-01-20 Toshiba Corp 画像メモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170006050A (ko) 2015-07-07 2017-01-17 엘지디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
DE3883822D1 (de) 1993-10-14
JPH0612609B2 (ja) 1994-02-16
DE3883822T2 (de) 1994-02-24
JPS63239667A (ja) 1988-10-05
EP0284985A2 (en) 1988-10-05
EP0284985A3 (en) 1990-12-27
KR910009406B1 (ko) 1991-11-15
US4862420A (en) 1989-08-29
EP0284985B1 (en) 1993-09-08

Similar Documents

Publication Publication Date Title
KR880000965A (ko) 반도체 기억장치
KR920015368A (ko) 기억데이터신호를 정확,순차적으로 판독가능한 반도체기억장치
KR880011801A (ko) 반도체 기억장치
KR910003669A (ko) 반도체기억장치의 데이터독출회로
KR850003610A (ko) 반도체 메모리 장치
KR880011795A (ko) 반도체 메모리장치
KR900002304A (ko) 반도체 기억장치
KR880013704A (ko) 프린터 장치
KR940007883A (ko) 반도체 기억장치
KR880008336A (ko) 반도체 집적회로 장치
KR910020731A (ko) 반도체장치 및 그 번인방법
KR910008730A (ko) 반도체 기억장치
KR920017115A (ko) 반도체기억장치
KR870000700A (ko) 반도체 기억 장치
KR860004349A (ko) 시이퀀스 제어기의 프로세스 입출력장치
KR940001412A (ko) 반도체 기억장치
KR840000941A (ko) 다이나믹형 mos 메모리 장치
KR930005036A (ko) 반도체 메모리 장치의 리던던트 셀어레이 배열방법
KR900013396A (ko) Dram 콘트롤러
KR830008223A (ko) 수치 제어장치에 있어서의 키이정보 입력장치
KR880000969A (ko) 스타틱ram
KR900002193A (ko) 마이크로 프로세서
KR920003770A (ko) 전원제어회로와 이것을 사용한 전자기기
KR960016689A (ko) 1칩메모리 디바이스와 외부디바이스를 가지는 시스템
KR960032930A (ko) 데이터 전송 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031030

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee