KR960016689A - 1칩메모리 디바이스와 외부디바이스를 가지는 시스템 - Google Patents

1칩메모리 디바이스와 외부디바이스를 가지는 시스템 Download PDF

Info

Publication number
KR960016689A
KR960016689A KR1019950025088A KR19950025088A KR960016689A KR 960016689 A KR960016689 A KR 960016689A KR 1019950025088 A KR1019950025088 A KR 1019950025088A KR 19950025088 A KR19950025088 A KR 19950025088A KR 960016689 A KR960016689 A KR 960016689A
Authority
KR
South Korea
Prior art keywords
chip memory
terminals
bits
storage unit
external device
Prior art date
Application number
KR1019950025088A
Other languages
English (en)
Other versions
KR960006280B1 (ko
Inventor
도시히꼬 오구라
히로아끼 아오쓰
고오이찌 기무라
히로미찌 에노모드
다다시 교오다
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP60105844A external-priority patent/JPH0697394B2/ja
Priority claimed from JP60105845A external-priority patent/JP2735173B2/ja
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Application granted granted Critical
Publication of KR960006280B1 publication Critical patent/KR960006280B1/ko
Publication of KR960016689A publication Critical patent/KR960016689A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Image Generation (AREA)
  • Dram (AREA)
  • Image Input (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Logic Circuits (AREA)
  • Image Processing (AREA)

Abstract

본 발명은 플래쉬메모리시스템에 관한 것이며, 1칩메모리디바이스와, 외부디바이스를 가지는 시스템으로서, 상기 1칩메모리디바이스는, 복수의 기억위치가 할당된 기억부와, 복수의 동작모드의 임의의 하나를 특정하기 위한 제어명령인 복수 비트의 동작지시신호가 공급되는 복수의 단자와, 상기 기억부와 상기 복수의 단자에 접속되고, 상기 동작지시신호에 의하여 특정된 소정의 동작모드에 따라서, 상기 기억부의 복수 비트를 외부디바이스로부터 공급되는 데이터 이외의 소정의 논리레벨에 설정하는 제어부를 가지고, 상기 외부디바이스는, 상기 복수의 1칩메모리디바이스의 각각에 접속되고, 상기 복수의 1칩메모리디바이스의 각각의 복수의 단자를 경유하여 상기 복수 비트의 동작지시신호를 상기 복수의 1칩메모리디바이스의 복수의 단자에 공급함으로써, 시스템의 처리의 고속화를 도모할 수 있고, 또한 시스템 전체로서의 처리능력을 대폭으로 향상시킬 수 있다.

Description

1칩메모리 디바이스와 외부디바이스를 가지는 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예의 기억회로를 나타낸 블록도.

Claims (2)

1칩메모리디바이스와, 외부디바이스를 가지는 시스템으로서, 상기 1칩메모리디바이스는, 복수의 기억위치가 할당된 기억부와, 복수의 동작모드의 임의의 하나를 특정하기 위한 제어명령인 복수 비트의 동작지시신호가 공급되는 복수의 단자와, 상기 기억부와 상기 복수의 단자에 접속되고, 상기 동작지시신호에 의하여 특정된 소정의 동작모드에 따라서, 상기 기억부의 복수 비트를 외부디바이스로부터 공급되는 데이터 이외의 소정의 논리레벨에 설정하는 제어부를 가지고, 상기 외부디바이스는, 상기 복수의 1칩메모리디바이스의 각각에 접속되고, 상기 복수의 1칩메모리디바이스의 각각의 복수의 단자를 경유하여 상기 복수 비트의 동작지시신호를 상기 복수의 1칩메모리디바이스의 복수의 단자에 공급하는 것을 특징으로 하는 플래쉬메모리시스템.
제1항에 있어서, 상기 제어부는 최소한 상기 복수 비트의 동작지시신호에 의하여 특정된 소정의 동작으로서 상기 1칩메모리디바이스의 외부데이터를 상기 기억부의 복수 비트에 설정하는 제1의 동작과, 상기 외부디바이스로부터 공급된 상기 복수 비트의 동작지시신호에 의하여 특정된 소정의 동작으로서 상기 기억부의 복수 비트를 상기 1칩메모리디바이스의 외부로부터 공급되는 데이터 이외의 데이터인 소정의 논리레벨에 설정하는 제2의 동작과의 선택을 행하는 것을 특징으로 하는 플래쉬메모리시스템.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950025088A 1985-05-20 1995-08-16 1칩메모리 디바이스와 외부디바이스를 가지는 시스템 KR960006280B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP60105844A JPH0697394B2 (ja) 1985-05-20 1985-05-20 記憶回路
JP85-105844 1985-05-20
JP85-105845 1985-05-20
JP60105845A JP2735173B2 (ja) 1985-05-20 1985-05-20 ワンチップメモリデバイス
KR1019860003912A KR950014553B1 (ko) 1985-05-20 1986-05-20 논리기능을 가진 기억회로

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019860003912A Division KR950014553B1 (ko) 1985-05-20 1986-05-20 논리기능을 가진 기억회로

Publications (2)

Publication Number Publication Date
KR960006280B1 KR960006280B1 (ko) 1996-05-13
KR960016689A true KR960016689A (ko) 1996-05-22

Family

ID=26446070

Family Applications (6)

Application Number Title Priority Date Filing Date
KR1019860003912A KR950014553B1 (ko) 1985-05-20 1986-05-20 논리기능을 가진 기억회로
KR1019950025089A KR960006281B1 (ko) 1985-05-20 1995-08-16 I칩화상처리용 디바이스
KR1019950025085A KR960006277B1 (ko) 1985-05-20 1995-08-16 I칩메모리디바이스
KR1019950025084A KR960006276B1 (ko) 1985-05-20 1995-08-16 메모리시스템
KR1019950025088A KR960006280B1 (ko) 1985-05-20 1995-08-16 1칩메모리 디바이스와 외부디바이스를 가지는 시스템
KR1019950025086A KR960006278B1 (ko) 1985-05-20 1995-08-16 데이터처리시스템

Family Applications Before (4)

Application Number Title Priority Date Filing Date
KR1019860003912A KR950014553B1 (ko) 1985-05-20 1986-05-20 논리기능을 가진 기억회로
KR1019950025089A KR960006281B1 (ko) 1985-05-20 1995-08-16 I칩화상처리용 디바이스
KR1019950025085A KR960006277B1 (ko) 1985-05-20 1995-08-16 I칩메모리디바이스
KR1019950025084A KR960006276B1 (ko) 1985-05-20 1995-08-16 메모리시스템

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019950025086A KR960006278B1 (ko) 1985-05-20 1995-08-16 데이터처리시스템

Country Status (2)

Country Link
US (1) US5113487A (ko)
KR (6) KR950014553B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1050820A3 (en) * 1990-12-25 2001-06-06 Mitsubishi Denki Kabushiki Kaisha A semiconductor memory device with a large storage capacity memory and a fast speed memory
JP3321651B2 (ja) * 1991-07-26 2002-09-03 サン・マイクロシステムズ・インコーポレーテッド コンピュータの出力表示のためのフレームバッファメモリを提供する装置および方法
EP0681279B1 (en) * 1994-05-03 2001-07-18 Sun Microsystems, Inc. Frame buffer random access memory and system
KR102364506B1 (ko) * 2020-09-01 2022-02-18 금호타이어 주식회사 벨트 지지 고무를 구비한 공기입타이어

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5438724A (en) * 1977-09-02 1979-03-23 Hitachi Ltd Display unit
JPS58209784A (ja) * 1982-05-31 1983-12-06 株式会社東芝 メモリシステム
US4435792A (en) * 1982-06-30 1984-03-06 Sun Microsystems, Inc. Raster memory manipulation apparatus
JPS5960658A (ja) * 1982-09-30 1984-04-06 Fujitsu Ltd 論理機能を備えた半導体記憶装置
JPS5979293A (ja) * 1982-10-29 1984-05-08 株式会社東芝 表示装置
JPS59216249A (ja) * 1983-05-23 1984-12-06 Toshiba Corp 集積回路装置
US4742474A (en) * 1985-04-05 1988-05-03 Tektronix, Inc. Variable access frame buffer memory

Also Published As

Publication number Publication date
KR950014553B1 (ko) 1995-12-05
KR960006280B1 (ko) 1996-05-13
KR960006278B1 (ko) 1996-05-13
KR960006277B1 (ko) 1996-05-13
KR960016687A (ko) 1996-05-22
KR960006276B1 (ko) 1996-05-13
KR960016685A (ko) 1996-05-22
KR960006281B1 (ko) 1996-05-13
KR960016686A (ko) 1996-05-22
KR960016690A (ko) 1996-05-22
US5113487A (en) 1992-05-12
KR860009421A (ko) 1986-12-22

Similar Documents

Publication Publication Date Title
KR840008189A (ko) 메모리 식별장치 및 방법
KR920020495A (ko) 반도체 기억장치
KR860003556A (ko) 인터럽트 제어 시스템
GB1430467A (en) Programmable logic circuits for controlling auxiliary functions on machine tools
KR860004409A (ko) 반도체 기억장치
KR890007295A (ko) 파워다운 모드를 갖는 반도체 집적회로 장치
US4057850A (en) Processing link control device for a data processing system processing data by executing a main routine and a sub-routine
KR860009422A (ko) 기억회로
KR840005593A (ko) 모노리식(monolithic) 반도체 메모리
KR880000966A (ko) 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리 장치
KR850003009A (ko) 다수의 메모리판을 제어하기 위한 장치 및 방법
KR910008730A (ko) 반도체 기억장치
KR970071302A (ko) 프로세서로부터의 프로그램가능한 판독/기록 억세스 신호 및 이 신호의 형성 방법
GB1010179A (en) Data processing system
KR960016689A (ko) 1칩메모리 디바이스와 외부디바이스를 가지는 시스템
KR870000700A (ko) 반도체 기억 장치
KR880011795A (ko) 반도체 메모리장치
KR0167644B1 (ko) 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신시스템
ES426725A1 (es) Un dispositivo de reconfiguracion para un grupo de modulos de memoria.
KR870002522A (ko) 데이터 처리장치
KR860007666A (ko) 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치
KR900002193A (ko) 마이크로 프로세서
KR880000969A (ko) 스타틱ram
JPS56156978A (en) Memory control system
JPH0279294A (ja) データ長変更可能メモリ

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020429

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee