KR960016686A - 1칩메모리디바이스 - Google Patents

1칩메모리디바이스 Download PDF

Info

Publication number
KR960016686A
KR960016686A KR1019950025085A KR19950025085A KR960016686A KR 960016686 A KR960016686 A KR 960016686A KR 1019950025085 A KR1019950025085 A KR 1019950025085A KR 19950025085 A KR19950025085 A KR 19950025085A KR 960016686 A KR960016686 A KR 960016686A
Authority
KR
South Korea
Prior art keywords
memory device
signal
reading
operation mode
data
Prior art date
Application number
KR1019950025085A
Other languages
English (en)
Other versions
KR960006277B1 (ko
Inventor
도시히꼬 오구라
히로아끼 아오쓰
고오이찌 기무라
히로미찌 에노모드
다다시 교오다
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP60105845A external-priority patent/JP2735173B2/ja
Priority claimed from JP60105844A external-priority patent/JPH0697394B2/ja
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Application granted granted Critical
Publication of KR960006277B1 publication Critical patent/KR960006277B1/ko
Publication of KR960016686A publication Critical patent/KR960016686A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Input (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Image Processing (AREA)
  • Memory System (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 1칩메모리디바이스에 관한 것이며, 어드레스신호가 외부로부터 공급되는 단자(A23~A1)와, 복수의 기억위치가 할당되고, 외부로부터의 상기 어드레스신호에 응답하여 이 복수의 기억위치의 독출 또는 기입이 행해지는 기억소자(2)와, 상기 기억소자(2)의 상기 어드레스신호에 의하여 지정되는 기억위치에 대하여 데이터의 독출 또는 기입을 복수의 상이한 동작모드의 임의의 하나의 동작모드의 동작으로 행하는 액세스부(1)를 구비하여 이루어지는 메모리디바이스로서, 상기 기억소자(2)에 대하여 데이터의 독출 또는 기입을 행하는 하나의 액세스기간 전의 동작모드설정기간에 상기 어드레스신호가 공급되는 상기 단자(A4~A1)를 경유하여 외부로부터 공급되는 동작모드신호에 따라서 상기 하나의 동작모드에서의 동작을 지시하는 지시신호를 유지하는 유지수단(3)을 더 구비하여 이루어지고, 상기 액세스부(1)는 상기 동작모드설정기간에 있어서는 상기 어드레스신호의 지정에 의한 상기 기억위치의 데이터독출 또는 기입의 어느 실행도 금지되고, 상기 액세스기간에 있어서 는 상기 유지수단(3)에 의하여 유지된 상기 신호에 따라서, 상기 기억소자에 대하여 데이터의 독출 또는 기입을 행함으로써, 다기능 1칩메모리디바이스를 실현할 수 있고, 동작모드설정을 위한 오버헤드를 극소로 할 수 있다.

Description

1칩메모리디바이스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예의 기억회로를 나타낸 블록도.

Claims (4)

  1. 어드레스신호가 외부로부터 공급되는 단자(A23~A1)와, 복수의 기억위치가 할당되고, 외부로부터의 상기 어드레스신호에 응답하여 이 복수의 기억위치의 독출 또는 기입이 행해지는 기억소자(2)와, 상기 기억소자(2)의 상기 어드레스신호에 의하여 지정되는 기억위치에 대하여 데이터의 독출 또는 기입을 복수의 상이한 동작모드의 임의의 하나의 동작모드의 동작으로 행하는 액세스부(1)를 구비하여 이루어지는 메모리디바이스로서, 상기 기억소자(2)에 대하여 데이터의 독출 또는 기입을 행하는 하나의 액세스기간 전의 동작모드설정기간에 상기 어드레스신호가 공급되는 상기 단자(A4~A1)를 경유하여 외부로부터 공급되는 동작모드신호에 따라서 상기 하나의 동작모드에서의 동작을 지시하는 지시신호를 유지하는 유지수단(3)을 더 구비하여 이루어지고, 상기 액세스부(1)는 상기 동작모드설정기간에 있어서는 상기 어드레스신호의 지정에 의한 상기 기억위치의 데이터 독출 또는 기입의 어느 실행도 금지되고, 상기 액세스기간에 있어서는 상기 유지수단(3)에 의하여 유지된 상기 신호에 따라서, 상기 기억소자에 대하여 데이터의 독출 또는 기입을 행하는 것을 특징으로 하는 1칩메모리디바이스(9).
  2. 제1항에 있어서, 상기 하나의 액세스기간은 상기 기억소자에 대하여 데이터의 독출 또는 기입을 행하는 하나의 메모리사이클인 것을 특징으로 하는 1칩메모리디바이스.
  3. 제1항 또는 제2항에 있어서, 상기 유지수단(3)이 상기 단자(A4~A1)와 상기 액세스부(1)에 접속되어 이루어지는 것을 특징으로 하는 1칩메모리디바이스.
  4. 제1항에 있어서, 상기 유지수단(3,4)이 복수개 구비되어 있고, 상기 복수의 유지수단에 접속되어 이 복수의 유지수단에 유지된 동작모드신호의 하나를 선택하는 선택수단(5)를 더 구비하고 있는 것을 특징으로 하는 1칩메모리디바이스.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950025085A 1985-05-20 1995-08-16 I칩메모리디바이스 KR960006277B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP60105845A JP2735173B2 (ja) 1985-05-20 1985-05-20 ワンチップメモリデバイス
JP60105844A JPH0697394B2 (ja) 1985-05-20 1985-05-20 記憶回路
JP85-105844 1985-05-20
JP85-105845 1985-05-20
KR1019860003912A KR950014553B1 (ko) 1985-05-20 1986-05-20 논리기능을 가진 기억회로

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019860003912A Division KR950014553B1 (ko) 1985-05-20 1986-05-20 논리기능을 가진 기억회로

Publications (2)

Publication Number Publication Date
KR960006277B1 KR960006277B1 (ko) 1996-05-13
KR960016686A true KR960016686A (ko) 1996-05-22

Family

ID=26446070

Family Applications (6)

Application Number Title Priority Date Filing Date
KR1019860003912A KR950014553B1 (ko) 1985-05-20 1986-05-20 논리기능을 가진 기억회로
KR1019950025088A KR960006280B1 (ko) 1985-05-20 1995-08-16 1칩메모리 디바이스와 외부디바이스를 가지는 시스템
KR1019950025084A KR960006276B1 (ko) 1985-05-20 1995-08-16 메모리시스템
KR1019950025085A KR960006277B1 (ko) 1985-05-20 1995-08-16 I칩메모리디바이스
KR1019950025086A KR960006278B1 (ko) 1985-05-20 1995-08-16 데이터처리시스템
KR1019950025089A KR960006281B1 (ko) 1985-05-20 1995-08-16 I칩화상처리용 디바이스

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1019860003912A KR950014553B1 (ko) 1985-05-20 1986-05-20 논리기능을 가진 기억회로
KR1019950025088A KR960006280B1 (ko) 1985-05-20 1995-08-16 1칩메모리 디바이스와 외부디바이스를 가지는 시스템
KR1019950025084A KR960006276B1 (ko) 1985-05-20 1995-08-16 메모리시스템

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1019950025086A KR960006278B1 (ko) 1985-05-20 1995-08-16 데이터처리시스템
KR1019950025089A KR960006281B1 (ko) 1985-05-20 1995-08-16 I칩화상처리용 디바이스

Country Status (2)

Country Link
US (1) US5113487A (ko)
KR (6) KR950014553B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102364506B1 (ko) * 2020-09-01 2022-02-18 금호타이어 주식회사 벨트 지지 고무를 구비한 공기입타이어

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0492776B1 (en) * 1990-12-25 1998-05-13 Mitsubishi Denki Kabushiki Kaisha A semiconductor memory device with a large storage capacity memory and a fast speed memory
KR0167116B1 (ko) * 1991-07-26 1999-03-20 마이클 에이치. 모리스 변형가능한 디스플레이 메모리 제공방법 및 장치
DE69521741T2 (de) 1994-05-03 2002-05-23 Sun Microsystems Inc Direktzugriffspeicher und System für Rasterpuffer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5438724A (en) * 1977-09-02 1979-03-23 Hitachi Ltd Display unit
JPS58209784A (ja) * 1982-05-31 1983-12-06 株式会社東芝 メモリシステム
US4435792A (en) * 1982-06-30 1984-03-06 Sun Microsystems, Inc. Raster memory manipulation apparatus
JPS5960658A (ja) * 1982-09-30 1984-04-06 Fujitsu Ltd 論理機能を備えた半導体記憶装置
JPS5979293A (ja) * 1982-10-29 1984-05-08 株式会社東芝 表示装置
JPS59216249A (ja) * 1983-05-23 1984-12-06 Toshiba Corp 集積回路装置
US4742474A (en) * 1985-04-05 1988-05-03 Tektronix, Inc. Variable access frame buffer memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102364506B1 (ko) * 2020-09-01 2022-02-18 금호타이어 주식회사 벨트 지지 고무를 구비한 공기입타이어

Also Published As

Publication number Publication date
KR960016685A (ko) 1996-05-22
KR960006278B1 (ko) 1996-05-13
KR960016690A (ko) 1996-05-22
KR960006277B1 (ko) 1996-05-13
KR960006276B1 (ko) 1996-05-13
KR860009421A (ko) 1986-12-22
KR960016687A (ko) 1996-05-22
KR950014553B1 (ko) 1995-12-05
KR960016689A (ko) 1996-05-22
KR960006280B1 (ko) 1996-05-13
KR960006281B1 (ko) 1996-05-13
US5113487A (en) 1992-05-12

Similar Documents

Publication Publication Date Title
KR870011614A (ko) 메모리 카트리지
KR910005308A (ko) 반도체 메모리
KR870002582A (ko) 테스트 패턴 발생회로를 갖는 반도체 기억장치
KR890016567A (ko) 정보기억방법 및 그 장치
KR910001777A (ko) 속도변환용 라인 메모리
EP0193210A3 (en) Semiconductor memory device with a built-in test circuit
KR860003551A (ko) 기 억 회 로
KR860009422A (ko) 기억회로
KR910008730A (ko) 반도체 기억장치
KR920010624A (ko) 반도체기억장치
KR960016686A (ko) 1칩메모리디바이스
KR910010308A (ko) Eeprom의 에러정정회로
GB1484678A (en) Computers
KR970067364A (ko) 멀티모드 캐시 메모리
KR920001534A (ko) 반도체기억장치
KR920018577A (ko) 원칩 마이크로컴퓨터
KR930009061B1 (ko) 메모리 억세스 장치
KR900010573A (ko) 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로
JPS59134842U (ja) 車載電子機器用のワンチツプマイコンのメモリ拡張装置
JPS5699555A (en) Operation log storage device of information processing device
JP2526893B2 (ja) 半導体記憶装置
KR920000069A (ko) 병렬, 직렬 출력 변환기능을 내장하는 메모리 ic
JPS6039161U (ja) 記憶保護手段を有する記憶装置
KR910001981A (ko) 프로그램 가능한 회로를 포함하는 집적회로
JPS56105546A (en) Memory mapping circuit

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020429

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee