KR900010573A - 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로 - Google Patents

다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로 Download PDF

Info

Publication number
KR900010573A
KR900010573A KR1019880018077A KR880018077A KR900010573A KR 900010573 A KR900010573 A KR 900010573A KR 1019880018077 A KR1019880018077 A KR 1019880018077A KR 880018077 A KR880018077 A KR 880018077A KR 900010573 A KR900010573 A KR 900010573A
Authority
KR
South Korea
Prior art keywords
memory
access controller
direct memory
access
expansion circuit
Prior art date
Application number
KR1019880018077A
Other languages
English (en)
Other versions
KR910006792B1 (ko
Inventor
태성식
Original Assignee
안시환
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안시환, 삼성전자 주식회사 filed Critical 안시환
Priority to KR1019880018077A priority Critical patent/KR910006792B1/ko
Publication of KR900010573A publication Critical patent/KR900010573A/ko
Application granted granted Critical
Publication of KR910006792B1 publication Critical patent/KR910006792B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

내용 없음

Description

다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 시스템 블럭도, 제2도는 본 발명에 따른 메모리 구조도, 제3도의 제1도의 구체 회로도.

Claims (1)

  1. 시스템을 제어하는 중앙처리장치(10)와, 데이타 저장 및 독출용 메모리(70)와, 중앙처리장치를 통하지 않고 직접 메모리를 억세스하는 다이랙트 메모리 억세스 컨트롤러(50)를 구비한 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리영역 확장회로에 있어서, 상기 중앙처리장치(10)로부터 발생되는 어드레스 신호(ADDR)의 디코딩 결과의 상기 중앙처리장치(10)로부터 발생되는 라이트 인에이블 신호를 논리조합하여 출력하는 제1수단(100)과, 상기 다이랙트 메모리 억세스 컨트롤러(50)의 상태에 따라 제1-3제어신호를 발생하는 제2수단(200)과, 소정수의 채널에 할당된 확장메모리 영역의 베이스 어드레스 값을 각각 저장하여 상기한 제1및 제2수단(100.200)의 제어상태에 따라 해당 채널의 베이스 어드레스 데이타를 상기 메모리(70)로 출력하는 제3수단으로 구성됨을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880018077A 1988-12-31 1988-12-31 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로 KR910006792B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880018077A KR910006792B1 (ko) 1988-12-31 1988-12-31 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880018077A KR910006792B1 (ko) 1988-12-31 1988-12-31 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로

Publications (2)

Publication Number Publication Date
KR900010573A true KR900010573A (ko) 1990-07-07
KR910006792B1 KR910006792B1 (ko) 1991-09-02

Family

ID=19281084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880018077A KR910006792B1 (ko) 1988-12-31 1988-12-31 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로

Country Status (1)

Country Link
KR (1) KR910006792B1 (ko)

Also Published As

Publication number Publication date
KR910006792B1 (ko) 1991-09-02

Similar Documents

Publication Publication Date Title
KR910005308A (ko) 반도체 메모리
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR860003556A (ko) 인터럽트 제어 시스템
KR910008581A (ko) 마이크로 콘트롤러
KR880003252A (ko) 마이크로 프로세서
KR880013073A (ko) 메모리 시스템
KR900006860A (ko) 메모리 시스템
KR860003551A (ko) 기 억 회 로
KR910008730A (ko) 반도체 기억장치
KR900010573A (ko) 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로
KR910012928A (ko) 컴퓨터의 메모리 확장 시스템
KR920001532A (ko) 이중포트메모리장치
KR960016686A (ko) 1칩메모리디바이스
KR920001534A (ko) 반도체기억장치
KR940013231A (ko) 메모리의 억세스 확장을 위한 회로
KR960011728A (ko) 메모리 액세스방법 및 장치
KR100291938B1 (ko) 동일구조 종속장치의 고속 초기화회로
KR910006909A (ko) 디스플레이 제어장치
KR970023394A (ko) 반도체 메모리장치의 메모리활성화방법
KR970049577A (ko) 성능 저하를 방지하기 위한 개선된 통합 메모리 아키택쳐 시스템
KR930014032A (ko) 추가 보드 메모리 제어수단
KR930014025A (ko) 추가 보드 메모리 제어수단
KR920022102A (ko) 메모리 어드레스 맵핑 장치
KR930008853A (ko) 메모리 라이트 보호회로
KR970029028A (ko) 디지털 시그널 프로세서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070810

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee