KR970017647A - 반도체 메모리 장치의 센스앰프 제어회로 - Google Patents
반도체 메모리 장치의 센스앰프 제어회로 Download PDFInfo
- Publication number
- KR970017647A KR970017647A KR1019950031931A KR19950031931A KR970017647A KR 970017647 A KR970017647 A KR 970017647A KR 1019950031931 A KR1019950031931 A KR 1019950031931A KR 19950031931 A KR19950031931 A KR 19950031931A KR 970017647 A KR970017647 A KR 970017647A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- sense amplifier
- control
- level
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
Abstract
본 발명은 외부전원전압을 소정 레벨의 전압으로 다운시키어 사용하는 반도체 메모리 장치의 센스앰프 및 메모리 셀에 인가되는 전압을 상기 외부전원전압의 변동에 따라 다르도록 제어하는 센스앰프 제어회로에 관한 것이다. 상기의 센스앰프 제어회로는 제어전압의 입력에 구동되어 상기 센스앰프를 구동하는 센스앰프 구동수단과, 활성화신호의 입력에 응답하여 상기 센스앰프 구동신호와 미리 설정된 기준전압을 비교하여 제1 및 제2트리거신호를 선택적으로 발생하고, 상기 제1 및 제2트리거신호에 대응된 바이어스 제어신호를 출력하는 레벨제어수단과. 상기 외부전원전압과 미리 설정된 결합레벨의 전압을 비교하여 외부전원전압의 레변을 검출하는 전원전압감지수단과, 상기 센스앰프 구동수단의 제어전압단자에 출력이 접속되며, 선택적으로 발생되는 제1 및 제2트리거신호와 상기 바이어스제어신호의 입력에 응답하여 상기 제어전압을 일정하게 유지하고 상기 레벨 검출신호에 응답하여 상기 제어전압을 증폭하여 상기 메모리셀에 공급되는 전압을 고속으로 차지 업하는 센스앰프 구동제어수단으로 구성.
(선택도 제4, 제5, 제6. 제7, 제8도)
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 반도체 메모리 장치의 센스앰프 제어회로도,
제5도는 제4도에 도시된 회로의 일부분의 동작 타이밍도,
제6도는 제4도에 도시된 전압검출 제어회로의 상세회로도,
제7도는 제4도에 도시된 전압검출회로의 상세도,
제8도는 제4도에 도시된 레벨검출유지회로의 상세도,
제9도는 본 발명에 따른 센스앰프 제어회로의 상세도.
Claims (31)
- 소정의 제어신호에 의해 동작되어 메모리 셀에 소정의 전압을 인가하는 센스앰프를 갖는 반도체 메모리 장치에 있어서 제어 전압의 입력에 구동되어 상기 센스앰프를 구동하는 센스앰프 구동수단과, 활성화신호의 입력에 응답하여 상기 센스앰프 구동신호와 미리 설정된 기준전압을 비교하여 제1 및 제2트리거신호를 선택적으로 발생하고, 상기 제1 및 제2트리거신호에 대응된 바이어스 제어신호를 출력하는 레벨제어수단과, 상기 외부전원전압과 미리 설정된 결합레벨의 전압을 비교하여 외부전원전압의 레벨을 검출하는 전원전압감지수단과, 상기 센스앰프 구동수단의 제어전압단자에 출력이 접속되며, 선택적으로 발생되는 제1 및 제2트리거신호와 상기 바이어스제어신호의 입력에 응답하여 상기 제어전압을 일정하게 유지하고 상기 레벨검출신호에 응답하여 상기 제어전압을 증폭하여 상기 메모리셀에 공급되는 전압을 고속으로 차지업하는 센스 앰프 구동제어수단으로 구성함을 특징으로 센스앰프 제어회로.
- 제1항에 있어서, 상기 활성화 신호는 반도체 메모리 장치의 메모리 셀의 데이터를 억세스하기 위하여 외부로부터 공급되는 로우 어드레스 스트로브 신호에 동기된 신호임을 특징으로 하는 센스앰프 제어회로.
- 제1항에 있어서, 상기 전원전압감지수단은, 상기 활성화제어신호의 입력에 응답하여 전압검출펄스와 전압비교제어펄스를 순차적으로 발생하는 전압검출제어수단과. 상기 전압검출펄스와 상기 전압비교제어펄스의 입력에 응답하여 미리 설정된 결함레벨의 전압과 반도체 메모리 장치의 외부로부터 공급되는 외부전원전압의 레벨을 비교하여 외부전원전압의 상태에 따른 레벨검출신호를 센스앰프 구동제어수단으로 출력하는 전압검출수단으로 구성함을 특징으로 하는 센스앰프 제어회로.
- 제3항에 있어서, 상기 전압검출수단과 상기 센스앰프 구동제어수단의 사이에는 상기 검출된 레벨검출신호를 상기 전압검출펄스와 상기 전압비교제어펄스의 발생주기 사이에 위치되는 펄스 신호에 응답하여 래치출력하는 레벨검출유지수단을 더 포함함을 특징으로 하는 센스앰프제어회로.
- 제3항에 있어서, 상기 전압검출수단은, 외부전원전압이 미리 설정된 결합레벨보다 낮을때 외부전원전압의 결함을 나타내는 레벨검출신호를 발생함을 특징으로 하는 센스앰프 제어회로.
- 제5항에 있어서, 상기 센스앰프 구동수단은 소오스가 상기 외부전원전압에 접속되고 드레인은 상기 센스앰프내의 P센스앰프에 접속되며 게이트는 상기 센스앰프 구동제어수단의 출력단자에 접속된 피모오스 트랜지스터임을 특징으로 하는 센스앰프 제어회로.
- 제6항에 있어서, 상기 센스앰프 구동제어수단은, 출력노드가 상기 센스앰프 구동수단의 제어전압 입력노드에 접속되며, 상기 제1트리거신호 및 바이어스제어신호에 응답하여 상기 제어전압을 하강시키고 상기 제2트리거신호에 응답하여 상기 제어전압을 상승시키는 제어수단과, 상기 외부전원전압과 상기 제어전압 공급수단의 출력노드에 채널이 형성되며 레벨검출신호의 출력에 응답하여 상기 채널 차단하여 상기 제어전압을 접지레벨로 천이 시키는 스위치로 구성함을 특징으로 하는 센스앰프 제어회로.
- 제7항에 있어서, 상기 스위치는, 소오스가 상기 외부전원전압에 접속되고 드레인은 상기 센스앰프 구동수단의 제어전압 입력노드 접속되어 상기 레벨검출신호가 게이트로 입력될때 채널이 차단되는 피모오스 트랜지스터임을 특징으로 하는 센스앰프 제어회로.
- 제7항 또는 제8항에 있어서, 상기 레벨제어수단은, 상기 활성화신호에 응답하여 메모리 셀에 인가되는 전압과 미리 설정된 기준전압을 비교하는 비교수단과, 상기 외부전원전압의 레벨보다 낮은 내부전원전압의 레벨을 갖는 활성화신호의 입력을 외부전원전압의 레벨로 시프트하여 출력하는 레벨시프트수단과, 상기 외부전원전압과 상기 비교수단의 출력노드의 사이에 접속되며 상기 레벨시프트수단의 출력에 응답하여 상기 비교수단의 출력을 인에이블 혹은 디스에이블하는 비교기출력제어수단과, 상기 비교수단의 출력에 따라 제1트리거신호와 제2트리거신호를 선택적으로 출력하는 트리거수단과, 상기 내부전원전압과 접지전압의 사이에 접속되며 상기 제1트리거신호에 응답하여 소정레벨의 전압을 바이어스제어신호로서 상기 제어수단에 공급하는 바이어스수단으로 구성함을 특징으로 하는 센스앰프 제어회로.
- 제1전압의 입력에 응답하여 메모리 셀에 센싱전압을 공급하고, 제2전압의 입력에 응답하여 상기 메모리 셀에 액티브 리스토아 전압을 공급하는 센스앰프를 구비한 반도체 메모리 장치에 있어서, 외부전원전압을 입력하며 제1제어전압의 입력에 구동되어 상기 센스앰프를 제1전압으로 구동하는 제1센스앰프 구동수단 및 상기 제1센스앰프 구동수단에 병렬접속되어 제2제어전압의 입력에 의해 상기 센스앰프를 제2전압으로 구동하는 제2센스앰프 구동수단과, 상기 메모리셀을 활성화하기 위한 활성화 신호에 의해 상기 센스앰프 구동신호와 미리 설정된 기준전압을 비교하여 제1 및 제2트리거신호를 선택적으로 발생하고, 상기 제1 및 제2트리거신호에 응답하여 바이어스제어신호를 출력하는 레벨제어수단과, 상기 외부전원전압과 미리 설정된 결합레벨의 전압을 비교하여 외부전원전압의 레벨을 검출 유지하는 전원전압감지수단과, 상기 제1 및 제2센스앰프 구동수단 각각의 제어전압단자에 제1 및 제2출력이 접속되며, 선택적으로 발생된 제1 및 제2트리거신호와 상기 바이어스제어신호의 입력에 응답하여 소정의 레벨로 유지되는 제1제어전압을 상기 제1센스앰프 구동수단으로 공급하고, 상기 레벨검출신호에 응답하여 제2제어전압을 상기 제2센스앰프 구동수단으로 공급하여 상기 메모리셀에 공급되는 전압을 고속으로 천이하는 센스앰프 구동제어수단으로 구성함을 특징으로 하는 센스앰프 제어회로.
- 제10항에 있어서, 상기 활성화 신호는 반도체 메모리 장치의 메모리셀의 데이터를 억세스하기 위하여 외부로부터 공급되는 로우 어드레스 스트로브 신호에 동기된 신호임을 특징으로하는 센스앰프 제어회로.
- 제11항에 있어서, 상기 전원전압감지수단은, 상기 활성화제어신호의 입력에 응답하여 전압검출펄스와 전압비교제어펄스를 순차적으로 발생하는 전압검출제어수단과, 상기 전압검출펄스와 상기 전압비교제어펄스의 입력에 응답하여 미리 설정된 결합레벨의 전압과 반도체 메모리 장치의 외부로부터 공급되는 외부전원전압의 레벨을 비교하여 외부전원전압의 상태에 따른 레벨검출신호를 센스앰프 구동제어수단으로 출력하는 전압검출수단으로 구성함을 특징으로 하는 센스앰프 제어회로.
- 제12항에 있어서, 상기 전압검출수단과 상기 센스앰프 구동제어수단의 사이에는 상기 검출된 레벨검출신호를 상기 전압검출펄스와 상기 전압비교제어펄스의 발생주기 사이에 위치되는 펄스 신호에 응답하여 래치출력하는 레벨검출유지수단을 더 포함함을 특징으로 하는 센스앰프제어회로.
- 제12항에 있어서, 상기 전압검출수단은, 외부전원전압이 미리 설정된 결함레벨 보다 낮을때 외부전원전압의 결합을 나타내는 레벨검출신호를 발생함을 특징으로하는 센스앰프 제어회로.
- 제14항에 있어서, 상기 레벨제어수단은, 상기 활성화신호에 응답하여 상기 메모리 셀에 인가되는 전압과 미리 설정된 기준전압을 비교하는 비교수단과, 상기 외부전원전압의 레벨보다 낮은 내부전원전압의 레벨을 갖는 활성화신호의 입력을 외부전원전압의 레벨로 시프트하여 출력하는 레벨시프트수단과, 상기 외부전원전압과 상기 비교수단의 출력노드의 사이에 접속되며 상기 레벨시프트수단의 출력에 응답하여 상기 비교수단의 출력을 인에이블 혹은 디스에이블하는 비교기출력제어수단과, 상기 비교수단의 출력에 따라 제1레벨의 제1트리거신호와 제2레벨의 제2트리거신호를 상기 센스앰프 구동제어수단에 선택적으로 공급하는 트리거수단과, 상기 내부 전원전압과 접지전압의 사이에 접속되며 상기 제1트리거신호에 응답하여 소정레벨의 전압을 바이어스제어신호로서 상기 센스앰프 구동제어수단에 공급하는 바이어스수단으로 구성함을 특징으로하는 센스앰프 제어회로.
- 제15항에 있어서, 상기 센스앰프 구동제어수단은, 상기 외부전원전압을 상기 제1센스앰프 구동수단의 제1제어전압 입력노드에 공급하는 전원공급수단과, 출력노드가 상기 제1센스앰프 구동수단의 제1제어전압 입력노드에 접속되며, 상기 제1트리거신호 및 바이어스제어신호에 응답하여 상기 제1제어전압을 소정의 레벨로 유지하는 제어수단과, 상기 레벨검출신호의 출력에 응답하여 상기 제1제어전압 보다 매우 낮은 제2제어전압을 상기 제2센스앰프 구동제어수단에 공급하는 제2제어전압 공급수단으로 구성함을 특징으로하는 센스앰프 제어 회로.
- 제16항에 있어서, 상기 제1 및 제2센스앰프 구동수단은, 소오스가 외부전원전압에 접속되고 드레인이 상기 센스앰프의 제어단자에 접속되며 각각의 게이트는 상기 제어수단의 출력노드와 상기 제2제어전압 공급수단의 출력노드에 접속된 엔모오스 트랜지스터들임을 특징으로 하는 센스앰프 제어회로.
- 제15항 또는 제16항에 있어서, 상기 제2제어전압은 그라운드레벨의 전압임을 특징으로 하는 센스앰프 제어회로.
- 소정의 제어신호에 의해 동작되는 센스앰프을 구비한 반도체 메모리 장치에 있어서, 외부전원전압을 입력하며 제1레벨의 제어전압의 입력에 의해 상기 센스앰프를 구동하여 상기 메모리 신에 제1레련의 전압을 공급하여 센싱토록하고, 제2레벨의 제어전압의 입력에 응답 구동되어 상기 메모리 셀에 제2레벨의 전압을 리스토아 전압으로 공급토록 상기 센스앰프를 구동하는 센스앰프 구동수단과, 상기 메모리셀을 활성화하기 위한 활성화 신호에 의해 상기 센스앰프 구동신호와 미리 설정된 기준전압을 비교하여 제1 및 제2트리거신호를 선택적으로 발생하고, 상기 제1 및 제2트리거신호에 응답하여 바이어스제어신호를 출력하는 레벨제어수단과, 상기 센스앰프 구동수단의 제어전압단자에 출력이 접속되어 선택적으로 발생된 제1 및 제2트리거신호와 상기 바이어스제어신호의 입력에 응답하여 상기 제어전압을 제1레벨로 일정하게 유지하는 제1센스앰프 구동제어수단과, 상기 제1트리거신호를 소정지연하여 상기 제1센스앰프 구동제어수단의 제1레벨로 유지된 제어전압을 상기 제1레벨보다 더 낮은 제2레벨로 천이시키는 제2센스앰프 구동제어수단으로 구성함을 특징으로 하는 센스앰프 제어회로.
- 제19항에 있어서, 상기 제1센스앰프 구동제어수단은, 상기 외부전원전압을 상기 센스앰프 구동수단의 제어전압 입력노드에 공급하고 스위칭신호에 외부전원전압의 입력을 차단하는 전원공급수단과, 출력노드가 상기 센스앰프 구동수단의 제어전압 입력노드에 접속되며, 상기 제1트리거신호 및 바이어스제어신호에 응답하여 상기 제어전압을 제1레벨로 유지하는 제어수단으로 구성함을 특징으로하는 센스앰프 제어회로.
- 제20항에 있어서, 상기 레벨제어수단은, 상기 활성화신호에 응답하여 상기 메모리 셀에 인가되는 전압과 미리 설정된 기준전압을 비교하는 비교수단과, 상기 외부전원전압의 레벨보다 낮은 내부전원전압의 레벨을 갖는 활성화신호의 입력을 외부전원전압의 레벨로 시프트하여 출력하는 레벨시프트수단과, 상기 외부전원전압과 상기 비교수단의 출력노드의 사이에 접속되며 상기 레벨시프트수단의 출력에 응답하여 상기 비교수단의 출력을 인에이블 혹은 디스에이블하는 비교기출력제어수단과, 상기 비교수단의 출력에 따라 제1레린의 제1트리거신호와 제2레벨의 제2트리거신호를 상기 센스앰프 구동제어수단에 선택적으로 공급하는 트리거수단과, 상기 내부 전원전압과 접지전압의 사이에 접속되며 상기 제1트리거신호에 응답하여 소정레벨의 전압을 바이어스제어신호로서 상기 제어수단에 공급하는 바이어스수단으로 구성함을 특징으로하는 센스앰프 제어회로.
- 제21항에 있어서, 상기 제2센스앰프 구동제어수단은, 상기 트리거수단의 출력단자와 상기 전원공급수단의 사이에 접속되어 있으며, 상기 제1트리거신호를 소정시간 동안 지연하는 지연수단임을 특징으로하는 센스앰프 제어회로.
- 제22항에 있어서, 상기 지연수단은 외부전원전압의 입력에 의해 동작되는 인버터가 짝수개로 직렬 접속된 인버터 체인임을 특징으로 하는 센스앰프 제어회로.
- 제1전압의 입력에 응답하여 메모리 셀에 센싱전압을 공급하고, 제2전압의 입력에 응답하여 상기 메모리 셀에 액티브 리스토아 전압을 공급하는 센스앰프를 구비한 반도체 메모리 장치에 있어서, 외부전원전압을 입력하며 제1레벨의 제어전압의 입력에 의해 상기 센스앰프를 제1전압으로 구동하고, 상기 제1레벨의 제어전압보다 지연된 제2레벨의 제어전압의 입력에 응답하여 제2전압을 상기 센스앰프에 공급하는 센스앰프 구동수단과, 활성화신호에 의해 상기 센스앰프 구동신호와 미리 설정된 기준전압을 비교하여 제1 및 제2트리거신호를 선택적으로 발생하고, 상기 제1 및 제2트리거 신호에 응답하여 바이어스제어신호를 출력하는 레벨제어수단과, 상기 외부전원전압과 미리 설정된 결함레벨의 전압을 비교하여 외부전원전압의 레벨을 검출 유지하는 전원전압감지수단과, 상기 센스앰프 구동수단의 제어전압단자에 출력이 접속되어 선택적으로 발생된 제1 및 제2트리거신호와 상기 바이어스제어신호의 입력에 응답하여 상기 제어전압을 제1레벨의 전압으로 유지하는 제1센스앰프 구동제어수단과, 상기 레벨검출신호의 출력의 출력을 소정지연하여 상기 제1센스앰프 구동제어수단에서 제1레벨로 유지되는 제어전압을 상기 제1레벨보다 더 낮은 제2레벨로 천이시키는 제2센스앰프 구동제어수단으로 구성함을 특징으로 하는 센스앰프 제어회로.
- 제24항에 있어서, 상기 활성화 신호는 반도체 메모리 장치의 메모리 셀의 데이터를 억세스하기 위하여 외부로부터 공급되는 로우 어드레스 스트로브 신호에 동기된 신호임을 특징으로 하는 센스앰프 제어회로.
- 제24항에 있어서, 상기 전원전압감지수단은, 상기 활성화제어신호의 입력에 응답하여 전압검출펄스와 전압비교제어펄스를 순차적으로 발생하는 전압검출제어수단과, 상기 전압검출펄스와 상기 전압비교제어펄스의 입력에 응답하여 미리 설정된 결함레벨의 전압과 반도체 메모리 장치의 외부로부터 공급되는 외부전원전압의 레벨을 비교하여 외부전원전압의 상태에 따른 레벨검출신호를 센스앰프 구동제어수단으로 출력하는 전압검출수단으로 구성함을 특징으로 하는 센스앰프 제어회로.
- 제26항에 있어서, 상기 전압검출수단과 상기 센스앰프 구동제어수단의 사이에는 상기 검출된 레벨검출신호를 상기 전압검출펄스와 상기 전압비교제어펄스의 발생주기 사이에 위치되는 펄스 신호에 응답하여 래치출력하는 레벨검출유지수단을 더 포함함을 특징으로 하는 센스앰프제어회로.
- 제26항에 있어서, 상기 전압검출수단은, 외부전원전압이 미리 설정된 결함레벨보다 낮을때 외부전원전압의 결함을 나타내는 레벨검출신호를 발생함을 특징으로 하는 셈스앰프 제어회로.
- 제28항에 있어서, 상기 제1센스앰프 구동제어수단은, 상기 외부전원전압을 상기 센스앰프 구동수단의 제어전압 입력노드에 공급하고 스위칭신호에 외부전원전압의 입력을 차단하는 전원공급수단과, 출력노드가 상기 센스앰프 구동수단의 제어전압 입력노드에 접속되며, 상기 제1트리거신호 및 바이어스제어신호에 응답하여 상기 제어전압을 제1레벨로 유지하는 제어수단으로 구성함을 특징으로 하는 센스앰프 제어회로.
- 제28항에 있어서. 상기 레벨제어수단을 상기 활성화신호에 응답하여 상기 메모리 셀에 인가되는 전압과 미리 설정된 기준전압을 비교하는 비교수단과, 상기 외부전원전압의 레벨보다 낮은 내부전원전압의 레벨을 갖는 환성화신호의 입력을 외부전원전압의 레벨로 시프트하여 출력하는 레벨시프트수단과, 상기 외부전원전압과 상기 비교수단의 출력노드의 사이에 접속되며 상기 레벨시프트수단의 출력에 응답하여 상기 비교수단의 출력을 인에이블 혹은 디스에이블하는 비교기출력제어수단과, 상기 비교수단의 출력에 따라 제1레벨의 제1트리거신호와 제2레벨의 제2트리거신호를 상기 센스앰프 구동제어수단에 선택적으로 공급하는 트리거수단과, 상기 내부 전원전압과 접지전압의 사이에 접속되며 상기 제1트리거신호에 응답하여 소정레벨의 전압을 바이어스제어신호로서 상기 제어수단에 공급하는 바이어스수단으로 구성함을 특징으로 하는 센스앰프 제어회로.
- 제30항에 있어서, 상기 제2센스앰프 구동제어수단은, 제1입력노드와 제2입력노드가 상기 트리거수단의 출력단자와 상기 전압검출수단의 출력단자에 접속되어 제2트리거신호에 의해 상기 레벨검출신호를 스위칭신호로서 게이팅 하는 게이트와, 상기 스위칭신호를 소정지연하여 상기 전원공급수단에 공급하는 지연수단으로 구성함을 특징으로 하는 센스앰프 제어회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031931A KR0184449B1 (ko) | 1995-09-26 | 1995-09-26 | 반도체 메모리 장치의 센스앰프 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031931A KR0184449B1 (ko) | 1995-09-26 | 1995-09-26 | 반도체 메모리 장치의 센스앰프 제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970017647A true KR970017647A (ko) | 1997-04-30 |
| KR0184449B1 KR0184449B1 (ko) | 1999-04-15 |
Family
ID=19427889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950031931A KR0184449B1 (ko) | 1995-09-26 | 1995-09-26 | 반도체 메모리 장치의 센스앰프 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0184449B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100748556B1 (ko) | 2005-11-23 | 2007-08-10 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그것의 구동방법 |
| KR20200079808A (ko) | 2018-12-26 | 2020-07-06 | 에스케이하이닉스 주식회사 | 집적 회로 및 메모리 |
| US11335398B2 (en) | 2018-12-26 | 2022-05-17 | SK Hynix Inc. | Integrated circuit and memory |
| KR20230146929A (ko) | 2022-04-13 | 2023-10-20 | 에스케이하이닉스 주식회사 | 내부전압생성회로 |
-
1995
- 1995-09-26 KR KR1019950031931A patent/KR0184449B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0184449B1 (ko) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001406A (ko) | 반도체 장치 및 내부 전원선의 전위 모니터 방법 | |
| KR0152905B1 (ko) | 반도체 메모리장치의 내부전압 발생회로 | |
| KR960002354A (ko) | 반도체 메모리 장치의 비트라인 센싱회로 및 그 방법 | |
| EP0399240A3 (en) | Semiconductor memory device | |
| KR930020453A (ko) | 내부전원전압 발생회로 | |
| KR950025973A (ko) | 반도체 장치 | |
| KR870009394A (ko) | 프로그램가능한 판독전용 메모리용 센스증폭기 | |
| KR900002304A (ko) | 반도체 기억장치 | |
| KR970008180A (ko) | 반도체 메모리 장치의 센스앰프 제어회로 | |
| KR0127240B1 (ko) | 기억소자의 칼럼개시신호 발생장치 | |
| KR950002724B1 (ko) | 데이타 리텐션(dr)모드 컨트롤 회로 | |
| KR960000894B1 (ko) | 반도체 메모리 장치의 전원전압 감지회로 | |
| KR970017647A (ko) | 반도체 메모리 장치의 센스앰프 제어회로 | |
| KR980004946A (ko) | 반도체 메모리 장치의 전류 센스앰프 | |
| KR970063246A (ko) | 기판 전압의 크기를 모드에 따라서 설정할 수 있는 반도체 기억 장치 | |
| KR0164802B1 (ko) | 범 인 테스트 모드 구동회로 | |
| KR0177754B1 (ko) | 반도체 메모리장치의 데이타 출력회로 및 방법 | |
| KR970028955A (ko) | 반도체 장치 | |
| KR100449266B1 (ko) | 내부 전원 전압 발생 회로 | |
| KR950022114A (ko) | 프리차지 전압 발생회로 | |
| KR100238231B1 (ko) | 반도체장치 및 방법 | |
| KR100641356B1 (ko) | 반도체 메모리 장치의 내부 전원전압 발생회로 | |
| KR19980020112A (ko) | 반도체 메모리 장치의 외부전원전압 감지회로 | |
| KR100305020B1 (ko) | 메모리 장치용 감지 증폭기의 동작 제어장치 | |
| KR100214507B1 (ko) | 반도체 메모리의 어드레스 천이 검출신호 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |