CN102209903B - 用于检测开路的电源和接地引脚的快速开路电路检测方法 - Google Patents

用于检测开路的电源和接地引脚的快速开路电路检测方法 Download PDF

Info

Publication number
CN102209903B
CN102209903B CN200980144887.9A CN200980144887A CN102209903B CN 102209903 B CN102209903 B CN 102209903B CN 200980144887 A CN200980144887 A CN 200980144887A CN 102209903 B CN102209903 B CN 102209903B
Authority
CN
China
Prior art keywords
signal
pin
group
test
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980144887.9A
Other languages
English (en)
Other versions
CN102209903A (zh
Inventor
安东尼·J·舒托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of CN102209903A publication Critical patent/CN102209903A/zh
Application granted granted Critical
Publication of CN102209903B publication Critical patent/CN102209903B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54—Testing for continuity

Abstract

一种用于在诸如印刷电路板(PCB)的电路组件上的并联连接中识别开路的系统和方法。在公知的良好电路组件上实施的获知阶段中，用第一信号激励一组并联连接的引脚。第二信号与第一信号异相，该第二信号施加到第二组引脚，该第二组引脚与元件相关联。第二信号的振幅和/或相位和第二组引脚中的数量和/或特定引脚经过选择，使得耦合到最接近元件的检测器极板的第一信号和第二信号明显偏移。在制造测试期间，将可比较的振幅和相位的信号施加到待测电路组件的相似元件上的相似引脚。如果耦合到相似检测器极板的响应信号小于阈值，则可以确定并联连接的引脚的组中的每个引脚都连接上。如果响应的振幅大于阈值，则确定一个或者多个并联引脚为开路。可以实施附加测试来确定哪个并联引脚可能开路。

Description

用于检测开路的电源和接地引脚的快速开路电路检测方法
技术领域
本发明总体涉及印刷电路板测试，更具体地，涉及识别并联连接中的开路。
背景技术
在制造印刷电路板(PCB)组件期间，要在一个或者多个阶段中进行测试，以确保完成的产品能够正常运行。在一些制造过程中，在将任意元件安装到PCB上之前，先要对PCB进行测试。在将元件附接(通常通过焊接)到PCB之前，可以对这些元件单独进行测试。一旦将元件附接，可以实施另一测试，以确定这些元件被正确附接。这些测试包括“开路”测试，在该“开路”测试中，确定了这些元件的所有接触点是否正确连接到PCB。
在当今的生产现场(manufacturing floor)中，检测连接到印刷电路板(PCB)组件上的元件(比如集成电路器件、连接器、和插槽)的开路焊接连接仍是一大挑战。传统上，通过以下方法实施用于检测开路连接(有时称为开路“引脚”)的自动测试：将测试探测器连接到PCB组件，并且测试PCB组件上的两个或者更多个测试点之间的电性参数。例如，为了确定引脚是否开路，可以连接测试探测器，从而使得如果该引脚正确连接到PCB，则探测器之间的路径应该包含将要进行测试的引脚。通过测量参数(比如路径的阻抗)，可以确定该引脚是否开路。这种方法有时称作阻抗测试。
一种自动测试开路引脚的可选方式称作电容测试。这种测试可以通过以下步骤实施：在PCB的电路迹线上激发正弦测试信号，并且测量电容耦合到检测器极板(detector plate)的信号大小，该检测器极板位于集成电路器件上方，该集成电路器件安装在PCB上。如果引脚连接到该迹线，则测试信号会从该迹线传播，经过管脚，直到集成电路器件中的导线框架。测试信号将从导线框架电容耦合到检测器极板。可以对检测到的信号幅度进行分析，从而确定引脚和迹线之间的连接是否良好。例如，在测试频率上检测到的信号的振幅可以与阈值相比较。如果检测到的信号的振幅高于阈值，则可认为是良好连接。类似地，如果检测到的信号的振幅低于阈值，则表明引脚开路。
然而，当元件具有并联连接的多个引脚时，传统的电容或者阻抗测试技术无法很容易地确定出开路引脚，这是因为，并联连接的引脚有效地掩饰了开路。例如，连接器和集成电路插槽通常带有并联连接的多个电源引脚和接地引脚。即使这些并联的电源引脚或者接地引脚中有一个引脚是开路的，剩下的并联连接的引脚仍将测试信号连接到元件，使得到有较充足的信号到达了检测器极板。电容测试中的检测信号的振幅无法确实地与如果所有引脚都适当连接的期望的信号的幅度相区别。在阻抗测试中也发生了类似的问题。即使一些并联连接的引脚是开路的，所测量的阻抗上的影响仍旧大到足以确实地检测出，从而掩饰了存在有开路引脚的事实。
尽管有些公知的测试技术能够检测出与其他引脚相并联的开路引脚，但是这些技术通常需要对于进行测试的组件进行广泛的检测。测试技术有时需要主动措施来将PCB的部分隔离，这可能会较慢，并且可能必须要冒着损坏PCB上元件的危险。因为当有其他引脚与开路引脚并联连接时，可以认为开路引脚的影响相对较小，并且因为这些测试技术存在缺陷，所以这些技术没有广泛应用。
发明内容
提供了一种用于确定诸如PCB组件的电路组件上并联连接中的开路的快速可靠的方法。本方法使用了位于邻接元件位置上的检测器极板，该检测器极板与传统电容测试中所使用的检测器极板相同。然而，与传统电容测试不同的是，本发明可以将测试信号的组合施加到多条迹线，包括并联连接的引脚的元件的引脚连接到该元件，该测试信号的组合连接到良好PCB组件上。选择测试信号的组合，从而使得如果所有管脚都适当连接，则所连接的信号将具有可识别的值。如果检测出该可识别值有偏差，则说明存在开路连接。根据一些实施例，所施加的测试信号的振幅和相位使得可识别值为空值，使得如果有电压连接到检测器极板，则能够识别到可识别值的偏差。
在一些实施例中，在利用公知的“良好”电路组件所实施的获知阶段(learn phase)期间，确定出振幅、相位和施加了测试信号的引脚的数量。在获知阶段中，元件的第一组并联连接的引脚利用第一信号激励。将与第一信号异相的第二信号施加到元件的第二组引脚。选择第二信号的振幅和包含第二组引脚中的引脚为使得电容耦合到接近元件的检测器极板无效。在PCB组件的测试期间，将具有相同振幅和相同相位的信号施加到待测的PCB组件的元件上的相似引脚。如果在极板上检测到的响应信号从可识别的值所偏移的量小于阈值，则可确定，第一组引脚中的所有引脚都被连接上。如果响应的幅度从可识别的值所偏移的量大于阈值，则说明第一组引脚损坏，说明第一组中的一个或者多个引脚开路。还可以实施附加测试，从而确定第一组中的哪个引脚可能开路。
在一些方面，本发明涉及一种测试电路组件的方法，电路组件包括带有多个引脚的元件。该方法包括：将第一信号施加到多个引脚的第一组；在施加第一信号的同时，将第二信号施加到多个引脚的第二组，第二信号与第一信号异相；将探测器置于邻近元件的位置上，探测器感测到响应信号，随着将探测器分别与第一组和第二组相电容耦合，使得响应信号响应第一信号和第二信号；以及将基于响应信号的级别所获得的测试结果显示出。
在另一方面中，本发明涉及一种测试电路组件的方法，电路组件包括带有多个引脚的元件。该方法包括获知阶段和测试阶段。在获知阶段期间，本发明包括：确定多个引脚的第一组和第二组，从而使得当将信号施加到第一组中的每个引脚，并且将具有互补相位的信号施加到第二组中的每个引脚时，信号从第一组和第二组连接到邻近元件的探测器，信号具有预定值。在测试阶段期间，该方法包括：将第一信号施加到多个引脚的第一组；在施加第一信号的同时，将第二信号施加到多个引脚的第二组，第二信号与第一信号异相；将探测器置于邻近元件的位置上，探测器感测到响应信号，随着将探测器分别与第一组和第二组相电容耦合，响应信号响应第一信号和第二信号；以及将基于响应信号的级别所获得的测试结果显示出。
在又一方面中，本发明涉及一种计算机存储介质，包括计算机可执行指令，当在具有计算机的测试系统上执行计算机可执行指令时，控制测试系统来根据一种方法测试电路组件。该方法包括：将第一信号施加到多个引脚的第一组；在施加第一信号的同时，将第二信号施加到多个引脚的第二组，第二信号与第一信号异相；将探测器置于邻近元件的位置上，探测器感测到响应信号，随着将探测器分别与第一组和第二组相电容耦合，响应信号响应第一信号和第二信号；以及将基于响应信号的级别所获得的测试结果显示出。
附图说明
当结合附图阅读以下详细描述时，将更好地理解本发明及其实施例。在附图中，元件没有必要按照比例绘制。通常，出现在多个附图中的相似元件通过相似的参考标记表示。在附图中：
图1是根据一些实施例的测试结构的示意图；
图2示出了图1中所示的测试结构的示意图；
图3是示出了根据一些实施例的确定第二组引脚的部件、信号振幅、和阈值的流程图。
图4A-图4H示出了根据一些实施例的获知阶段期间的测试结构的不同配置。
图5是示出了根据一些实施例的确定并联连接的引脚组的部件是否良好的方法的流程图；以及
图6是示出了根据一些实施例的确定并联连接的引脚组中的开路引脚的可能的位置的方法的流程图。
具体实施方式
随着高速信号越来越广泛地应用到电子系统中，传统的测试策略无法应用到测试并联引脚中的开路。在电路组件中承载信号的导体的电源结构和接地结构的接近性影响了这些信号的完整性。如果这些电源引脚或者接地引脚是开路的，则用于供电或者接地的信号导体所希望得到的接近性被打乱。因此，确保所连接的所有电源和接地引脚在实现可靠、高速信号传输中起到了关键的作用。然而，因为并联连接实际上掩饰了开路连接，所以利用传统的电容开路或者阻抗测试技术，无法很容易地检测出并联连接的电源或者接地引脚中的开路引脚。
发明人了解并且认为，利用与电容耦合相结合的同相和异相激励信号，即使多个引脚并联连接，还可以检测到开路。根据一些实施例，将同相信号施加到电路组件上的一条或者多条迹线，通过该一条或者多条迹线，并联引脚组连接到良好PCB组件。将异相信号施加到电路组件上的迹线，通过该迹线，第二组引脚连接到良好PCB组件上。选择出异相信号所施加到的第二组引脚的部件，从而使得，如果所有引脚都适当连接，则从第一组和第二组的引脚电容耦合到邻近元件的探测器的信号消失。预期值(在这些实施例中为零)有偏差说明一些引脚开路。
在使用良好PCB组件的“获知阶段”期间，可以确定出第二组引脚的部件。除了选择第二组引脚的部件之外，同相信号和/或异相信号的振幅可以进行调整，从而确定测试信号产生的预期值为零或者实际上接近于零。
“测试阶段”通常在PCB组件的制造期间进行，在该“测试阶段”期间，将同相和异相信号施加到待测PCB组件，从而确定并联连接是否开路。将测量经过电容耦合的信号，所测量到的信号为零(null)则代表元件中的所有并联引脚都已连接上。相反，并联连接的引脚组之间的开路连接将使得所测量的信号从零产生了偏移，使得能够检测到有信号连接到检测板。
可以为每个并联连接的引脚组实施单个测试，从而检验电连接。这样，为元件中的每个并联引脚组所进行的测试可以快速实施。如果检测到了任何开路引脚，则可以实施又一测试来定位该开路引脚。然而，定位会占用附加时间，而在制造过程中测试的PCB组件中的绝大多数都没有开路引脚。因此，迅速确定在并联引脚组中有没有开路引脚平均起来可以加快PCB组件的测试速度。然而，如果在PCB组件上检测到了开路，则该组件可以进行返工或者可以采用其他纠正措施。
现在参考图1，图1示出了根据一些实施例的用于实施开路测试的测试结构130的示意图。如下所述的测试技术可以包括多个阶段，比如获知阶段、测试阶段和定位阶段。测试结构130可以用于这些测试阶段中的任意一种。在一些实例中，可以将同样的设备用于为上述阶段形成测试结构。然而，在其他实施例中，可以在不同时间，在不同的位置，利用不同的设备来实施不同的阶段。
测试结构包括自动测试系统110，用于在诸如导线114和116的导线(lead)上产生激励信号，该导线连接到待测的PCB组件100上的测试点。测试结构130还包括诸如导线111的导线，该导线将来自检测器极板103的响应信号连接到测试系统110。尽管图1中示出了并且在本文中提到了检测器极板103，但是应该了解，可以使用任何适当类型的测试探测器。为了实施电容测试，测试结构130可以并入到本领域所公知的测试元件中。然而，可以使用任何适当的测试结构。
导线111可以连接到测试系统110的数字转换器117。数字转换器117可以配置为将导线111上所接收到的信号过滤、放大和数字化。数字转换器117可以利用硬件元件和软件元件的任意适当组合在测试系统110中实现。
尽管未在图1中明确示出，但是测试结构130可以包括机械元件来支撑PCB组件100。附加地，可以提供机械组件来定位检测器极板103，并且在导线114和116与PCB组件100上的测试点之间形成接触。传统的适用于电容测试的印刷电路板测试固定装置可以用作该目的。然而，可以使用任何适当的机械元件。
在所示实施例中，导线116连接到PCB组件100上的网，元件101的多个引脚并联连接到该网。元件101可以是集成电路(IC)单元、连接器、插槽、或者带有连接到PCB组件的引脚的任何其他适当结构。例如，但不限于，元件101可以是PCI Express插槽、DDR SDRAM插槽、或者SATA插槽。导线114将信号承载到元件101中的其他引脚。在所示配置中，测试系统110在导线114和116上产生出激励信号，当电容耦合到检测器极板103时，该激励信号会进行充分偏移(offset)。例如，当导线114可以选择性地连接到异相信号发生器113时，导线116可以连接到同相信号发生器115。这样，对连接到导线111上的测试系统的响应信号的处理可以显示出并联连接的引脚组中是否有引脚发生开路。可以在测试系统110中实施该处理。然而，如图1中所示，测试系统可以进一步包括带有存储介质121、存储器123、和处理单元125的计算机120，上述处理可以在计算机120或者其他计算组件中实施。
存储介质121和存储器123可以是任何适当的计算机可读存储介质，比如，例如但不限于，计算机存储器、一个或者多个软盘、压缩光盘、光盘、磁带、闪存、现场可编程门阵列中的电路配置或者其他半导体器件、或者其他有形的计算机存储介质。在一些实施例中，在通过处理单元125执行之前，将计算机可执行指令从存储介质121装载到存储器123。然而，存储介质121和存储器123之间的区别并不重要，在一些实施例中可以出现其中之一或者两者。
处理单元125可以是任何适当处理器件，比如，例如但不限于，一个或者多个处理器、中央处理器(CPU)、数字信号处理器(DSP)、控制器、寻址控制器、通用或专用微处理器、微控制器、可寻址微处理器、可编程处理器、可编程控制器、专用处理器、专用控制器、或者其他任何处理器件。
存储介质121可以为计算机120存储程序指令。当执行这些程序指令时，计算机120可以控制测试系统110，从而产生激励信号，并且测量和分析本文所描述的响应信号。
不管用哪种元件实施处理，一旦获得了测试结果，该结果可以存储在存储介质121中，或者作为输出提供。可以提供输出器件140，从而使得测试结果可以输出到用户。所提供的输出可以是任何适当格式，比如显示出特定PCB组件在开路测试中失败，或者显示出集合了被测试的多个PCB组件的测试信息的报告。附加地，在制造工艺中，可以将来自测试系统的输出提供到其他元件，该其他元件可以基于测试结果控制PCB组件的进一步处理。例如，可以对有缺陷的PCB组件进行返工。另一方面，可以在制造过程中将良好的PCB组件发送到其他阶段，比如将PCB组件进行封装出货。
图1示出了配置为测试一个元件101的测试结构130。然而，如本领域所公知，自动测试系统可以支持多个输入连接和多个输出连接。因此，该测试结构可以配置为同时或者先后测试同一PCB组件上的任何数量的元件。
图2提供了根据一些实施例的测试结构130的各个方面的更详细的示意图。所示的实例元件101具有十个引脚，其中的一些引脚并联连接(引脚2、5、6、和10)，另外一些引脚没有并联连接(引脚1、3、4、7、8、和9)。在所示实施例中，并联连接的引脚是电源引脚，剩下的引脚是信号引脚。然而，引脚的功能对于本发明来说并不重要，本发明可以应用到任何其中引脚组并联连接的被测试的组件。
如图2所示，测试系统110配置为在并联连接的引脚(引脚2、5、6、和10)上产生同相信号(VOUT22)，在信号引脚(引脚3、4、7、8、和9)上产生异相信号(VOUT1)。信号发生器113和115可以用于该目的。可以基于计算机120上执行的程序或者其他任何适当方式对信号发生器113和115(与测试系统110的其他元件一起)进行控制。在所示实施例中，可以对通过信号发生器113和115产生的信号的幅度和相位进行控制。如图2所示，信号发生器113和115设置为使得每个信号发生器所产生的信号的幅度基本相同，但是相位相反。在一些实施例中，信号发生器113和115是测试系统110的数字驱动器。
来自信号发生器113和115的信号可以利用公知技术连接到PCB组件。在这里，开关17(所示为闭合)将同相信号发生器115与电源引脚组相连接。选择性地控制测试系统110中的开关11、12、13、14、15、和16，使得每个开关都将对应的信号引脚连接到异相信号发生器113。在所示运行状态中，开关12、13、14、15、和16如所示处于“闭合”状态，从而使得来自信号发生器113的异相信号(VOUT2)连接到引脚2、5、6、和10。开关11如所示处于“开路”状态，从而使得异相信号发生器113与引脚1断开。开关11-17可以是半导体元件、继电器、或者用任何其他适当技术实现的，使得电压信号能够导通或者中断的开关。在其他运行状态下，这些开关可以开路或者闭合，从而减小或者增大连接到信号发生器113的引脚组中的引脚数量。因此，测试系统130提供了一种机构，用于将特性经过控制的信号连接到元件的至少两个引脚组，并且还用于在那些组中的至少一个组中选择出引脚。
响应信号还可以利用公知技术进行测量。在本文中，检测器极板103位于元件101上方。同相信号和异相信号分别从所连接的电源和信号引脚连接到检测器极板。在所连接的信号进入测试系统110的多路复用器板200之前，该所连接的信号通过缓冲器209进行缓冲。在一些实施例中，缓冲器209可以与检测器极板103集成。尽管只示出了缓冲器，但是还可以包括任何适当的信号调节元件。
当测试元件101时，多路复用器201选择了对应于缓冲器209的输入端。然后，经过缓冲的信号在通过模拟数字转换器(ADC)207数字化之前，先进行过滤(滤波器203)和放大(放大器205)。针对获知阶段、测试阶段、或者定位阶段，利用计算机120将经过数字化的信号进行进一步处理。检测器极板103、多路复用器板200和ADC207可以是本领域所公知的用于电容测试PCB组件的元件，然而，还可以使用任何适当的元件。
在本文中，如所示，多路复用器板200具有多个输入端，但是只连接了一个输入端。多路复用器板200使得与待测PCB组件上的多个元件的相关引脚的测试变得容易。例如，测试结构可以包括多个检测器极板，每个检测器极板都与元件邻接。多路复用器板200使得测试系统110能够在不同时间测量不同检测器极板上的响应信号。类似地，尽管没有明确示出，但是测试系统110所包括的开关可以包括比所示出的更多，并且其所包括的信号发生器可能比所示出的更多，使其能够结合多个元件为了测试引脚而产生激励信号。因为可以将同一测试过程应用到每个元件，所以为了简明，只描述涉及单个元件的测试。然而，应该理解，与其他元件有关的引脚可以用类似方式进行测试，无论同时还是不同时。
图3中以流程图的方式示出了用于实施获知阶段的方法300。方法300可以利用测试结构130(图1-图2)实施。在一些实施例中，通过将计算机120进行编程来实施方法300。可以将程序存储为计算机可执行指令，该计算机可执行指令可以存储在存储介质121和/或存储器123中。该指令可以在适当时间通过处理单元125执行。
结合图4A-图4H描述了方法300，图4A-图4H示出了该方法的一些步骤的实例。应该了解，图4A-图4H所示出的不过是方法300的一个实例，方法300还可以用其他适当方式实施。在图4A-图4H中，只标出了开关11-17，然而，应该理解，还可以类似地参考图2中所示出的元件。当图4A-图4H中示出了响应信号时，应该理解，这主要是示出的目的。在一些实施例中，如所示，可以提供输出。
方法300开始于步骤301。
在步骤303，将运行的PCB组件100置于测试结构130中。在运行的PCB组件上，将要进行测试的元件101的所有引脚都适当地连接到PCB组件。设置PCB组件的步骤可以包括：将检测器极板103定位于元件101附近，并且将导线114和116连接到PCB组件100上的测试点。
在步骤305中，将同相信号施加到第一组引脚。在一些实施例中，第一组引脚中的引脚并联连接。例如，第一组引脚可以通过PCB组件100上的网并联连接，元件101的多个引脚连接到PCB组件上的网。在一些实施例中，第一组引脚中的引脚是电源引脚。在一些实施例中，第一组引脚中的引脚是接地引脚。同相信号(VOUT2)可以通过以下方式获得：将开关17闭合，从而将信号发生器115连接到第一组引脚。同相信号可以是模拟信号或者数字信号。在一些实施例中，同相信号可以是模拟信号，比如频率在5KHz到20KHz的范围内重复的正弦曲线，例如，频率为9.5KHz。然而，该同相信号可以是任何适当形状，并且可以以任何适当频率进行重复。信号发生器115可以产生带有适当振幅的同相信号。在一些实施例中，该振幅小于导通元件中半导体器件的电压的振幅。例如，峰值振幅可以处于100mV到300mV的范围内。同相信号可以是通过数字驱动器产生的数字信号。在一些实施例中，数字驱动器所提供的同相信号极性交替。例如，该信号可以在-200mV和+200mV之间转换。
图4A示出了在结合利用该设置所测量的响应来实施步骤305之后的测试结构130的一部分。开关17闭合，从而将同相信号连接到第一组引脚，该第一组引脚中的引脚并联连接。耦合到检测器极板的响应信号较大并且非平衡。
步骤307-步骤313作为环314的一部分反复实施。
在步骤307中，选择了第二组引脚。第二组引脚可以包括能够单个连接到异相信号发生器113的引脚。为了进行描述，第二组引脚中的引脚选自元件101上的“信号引脚”。然而，引脚的功能对于本发明来说并不重要。第二组引脚可以通过任何适当方式进行选择。例如，单个引脚可以从信号引脚中随机选出。优选地，在环314的第一反复期间，为第二组所选择出的引脚数量少于第一组引脚中的引脚数量。
在步骤309中，将异相信号施加到第二组引脚。可以通过信号发生器113产生异相信号(VOUT1)。异相信号的形状、振幅、和频率可以与步骤305中所施加的同相信号相同，但是异相信号的相位与同相信号的相位之差为大约180°。例如，如果同相信号是极性交替的数字信号，则异相信号通过交替来保持相反的极性。
在步骤311中，在检测器极板103上测量响应信号。测量可以包括为了进行分析而适当地调节响应信号。例如，可以分别通过缓冲器209、滤波器203、放大器205、和ADC 207将响应信号缓冲、过滤、放大和数字化。在一些实施例中，在同相信号和异相信号的频率上计算响应信号的傅里叶变换，从而确定响应信号的振幅。例如，可以将离散傅里叶变换(DFT)应用到数据化的响应信号，从而确定出幅度。
图4B示出了在实施步骤307、309、和311之后的测试结构130的一部分。在这个实例中，可以用作第二组引脚的信号引脚是引脚1、3、4、7、8、和9，其中，如所示，选择引脚3、7、和9作为第二组引脚(步骤307)。通过将对应于第二组引脚的开关12、14、和16闭合来施加异相信号(步骤309)。还示出了测量响应信号(步骤311)。从图4A和图4B所示出的被测量出的响应的比较可以看出，将异相信号连接到第二组引脚中的引脚降低了所测量的响应的幅度。然而，所检测到的响应依然很大。
可以实施环314的多个重复，从而使得响应接近预定值，在本实例中，该预定值为零。在环314的第一重复中，可以路径312来重复环314，并且跳过步骤313。因此，该环在步骤307处开始重复。
在环314的随后的重复中，在步骤307中，第二组引脚的组具有不同的部件。在本文中，通过在每次重复中增加一个或者多个附加引脚到第二组引脚，选择出了不同的引脚组合。然而，可以使用任何适当方式来形成不同的组。如上所述，在每次重复中都实施步骤309和步骤311。
在第二重复和随后重复中，流程将到达步骤313。在步骤313中，要确定与环314之前的重复中所获得的振幅相比，响应信号的振幅是否降低了。例如，可以比较通过DFT计算出的振幅。
图4C示出了环314的第二重复之后的测试结构130的一部分。附加地，引脚8通过闭合的开关15连接到异相信号发生器。振幅降低，从而在步骤313中，可以确定，环314应该在第三重复中进行重复。
图4D示出了环314的第三重复之后的测试结构130的一部分。附加地，引脚1通过闭合的开关11连接到异相信号发生器。在步骤313中，可以确定，响应信号的振幅没有降低，从而环314不再重复。因此，方法300继续进行到步骤315。
可以将所产生出的响应信号最接近于零的引脚组选择为将要在测试期间使用的第二组引脚。然而，在一些实施例中，可以利用更加复杂的策略来选择出引脚组，使得所选择出的引脚组尽可能地接近于预期值。可选地，在步骤315中，所选择的引脚组可以不同于在方框302中最开始选择出的引脚组，环314可以进行重复，从而确定引脚组是否产生了更接近于零(better null)的响应信号。在获知阶段的一些实施例中，可以通过逐一测试第二组引脚的所有可能出现的选择来获得第二组引脚。例如，图2中所示的元件101具有6个信号引脚，意味着存在63种信号引脚的组合。然而，在一些实施例中，可以在不需要对所有可能的组进行逐一测试的情况下确定出第二组引脚。在一些实施例中，需要进行测试的组的数量可以降低到理论上最大数量的组的子集。例如，可以将测试限制于包含预定范围内的数量的第二组引脚。例如，将测试限制到只包含3到5个第二组引脚会将组合的数量降低到41种。
可选地，将经过修正的第二组引脚的响应信号的振幅与预定阈值相比较。如果振幅过大，则第二组引脚的选择可以进一步修正。在一些实施例中，环314返回(路径316)。然而，开始，在步骤307中，在环314的更早的重复中产生的第二组引脚通过增加随后用在最后的重复中第二组中的较少的和/或不同的引脚而进行修正。如果响应低于阈值，则方法300继续进行到步骤317。
不管如何选择的第二组，都可以实施进一步的过程，从而更好地达到“零”响应。在步骤317中，同相信号或者异相信号的振幅可以通过调整而改进零。例如，对于同相信号或者异相信号，峰值-峰值电压可以增大或者减小。在一些实施例中，在调整振幅之后，将响应信号的振幅存储起来。
图4E示出了在步骤315和步骤317完成之后，测试结构130的一部分。如图4E中可以看出，通过选择引脚组以及激励信号的幅度和相位，从而基本上提供的响应的可识别值在这里为“零”。
在步骤319中，将第二组引脚的部件的特性(identity)以及经过修正的信号的振幅和相位保存起来。这个信息可以用在随后的测试阶段中。在一些实施例中，该信息存储在计算机120的存储介质121或者存储器123中。
在步骤321中，确定了测试阶段阈值，并且可选地，确定了定位阶段阈值。测试阶段的阈值可以代表响应信号的振幅，如果大于该阈值，则可以认为第一组引脚中存在故障。当将测试信号施加到信号引脚时，定位阶段阈值可以用于判断响应信号的振幅改变。响应信号超过阈值表示信号引脚与开路并联引脚邻近。可以以任何适当方式来确定出一个或者多个阈值。
在一些实施例中，可以通过仿真开路引脚的效果来估计测试阶段阈值。第一组引脚中的开路引脚的效果可以通过每次将第二组引脚中的一个引脚断开而进行仿真。例如，当第二组引脚中的一个引脚中断开时，测量响应信号的振幅。通过以下步骤来重复测量过程：将引脚重新连接，并且断开第二组引脚中的另一个引脚，以及测量响应信号的振幅的步骤。该测量过程可以针对第二组引脚中的每个引脚都进行重复。在一些实施例中，同时断开多个引脚。测量出的振幅可以用于确定在测试阶段所使用的一个或者多个阈值。例如，在一些实施例中，当来自第二组引脚的一个引脚断开时，将响应信号的平均振幅用于设置阈值。例如，可以将测量出的振幅中的最小振幅用作阈值。然而，可选地，平均响应或者小于平均响应的一个标准偏差可以用作选择阈值。
图4F-图4G示出了实施步骤321期间的测试结构130的一部分。在步骤4F中，通过将开关12开路而将引脚3断开。然后，测量响应。在图4G中，通过将开关15开路而将引脚8断开。注意到，通过开关12闭合而重新连接了引脚3。然后，测量响应。在图4H中，通过将开关14开路而将引脚7断开。然后，测量响应。引脚9(开关16)可以类似地进行测试(未示出)。
可以通过以下方式确定用在定位阶段中阈值：当激励信号连接到每个信号引脚，而没有连接到对应的信号引脚或者其他信号引脚或者并联连接的引脚时，测量响应。可以确定和存储预期响应的上限，并将其作为阈值，用于以下所描述的定位阶段的引脚。
在获知阶段完成之后，可以实施测试阶段。在制造工艺的焊料回流部分之后，可以实施测试阶段。在一些实施例中，根据图5中所示的方法500来实施测试阶段。然而，可以在任何适当时间实施测试阶段。可以利用测试结构130(图1-图2)来实施方法500。可以针对质量未知的PCB组件100来实施方法500。该PCB组件位于测试结构130中。设置PCB组件可以包括：将检测器极板103定位于元件101附近，并且将导线114和116连接到PCB组件100上的测试点。在一些实施例中，通过计算机120编程来实施方法500。该程序可以存储为计算机可执行指令，该计算机可执行指令可以存储在存储媒介121和/或存储器123中。可以在适当时间，通过处理单元125来执行指令。
方法500开始于步骤501。
在步骤502中，测试了元件101的信号引脚。可以使用任何适当的测试方法。在一些实施例中，可以使用本领域所公知的电容测试技术。在一些其他实施例中，可以使用阻抗测试技术。
在获知阶段过程中，如果所有信号引脚都确定为第二组引脚中的引脚，则方法500继续进行到步骤503。如果第二组引脚中的一些引脚损坏，则方法500会失败。然而，在一些实施例中，如果第二组引脚的一个引脚损坏，则并联的开路测试可以基于之前确定的可选第二组来进行。
在步骤503中，将同相信号施加到第一组引脚。第一组引脚所对应的引脚可以与获知阶段的第一组引脚的引脚相同。优选地，该同相信号与在步骤305的获知阶段中施加到第一组引脚的信号相同。如果同相信号的振幅在获知阶段(例如，在方法300的步骤317中)进行了修正，则用经过修正的振幅来施加同相信号。
在步骤505中，将异相信号施加到第二组引脚中。第二组引脚可以对应于在获知阶段中确定出的第二组。例如，在方法300的步骤319中存储的引脚。优选地，异相信号与在获知阶段中施加到第二组引脚中的信号相同。如果异相信号的振幅在获知阶段(例如，在步骤317中)经过了修正，则所施加的异相信号带有经过修正的振幅。
在步骤507中，测量出响应信号。步骤507可以包括为了进行分析而将响应信号进行适当调节。例如，可以分别通过缓冲器209、滤波器203、放大器205、和ADC 207将响应信号缓冲、过滤、放大和数字化。在一些实施例中，在同相信号和异相信号的频率上计算响应信号的傅里叶(Fourier)变换，从而确定响应信号的幅度。例如，可以将离散傅里叶变换(DFT)应用到数字化的响应信号。
在步骤509中，确定响应信号的振幅是否小于阈值。例如，可以将通过步骤507中的DFT计算出的振幅与获知阶段期间为被测试的并联引脚组确定出的阈值相比较。
如果在步骤509中确定出振幅小于阈值，则实施步骤513。在步骤513中，可以显示出第一组引脚通过测试。测试阶段显示出，第一组引脚中的每个引脚都与PCB组件100有着良好的电连接关系。在一些实施例中，该显示可以写入文件中，并将该文件存储在存储器(比如，存储媒介121或者存储器123)中，或者将该文件提供到输出器件140。例如，关于测试成功的显示可以在屏幕或者控制台上显示出。在实施步骤513之后，方法500结束于步骤519。
如果在步骤509确定出振幅大于阈值，则实施步骤511。如果进程到达了步骤511，则已经确定出在第一组引脚中至少存在一个开路引脚。开路引脚与PCB组件上的对应迹线的电连接不良，或者没有电连接。定位阶段的一部分可以视为包括：确定出元件101的区域，在该区域上，可能会找到第一组引脚中的开路引脚。在一些情况下，可以确定出特定的一个或者多个引脚为开路。定位阶段的一些实施例将结合方法600而在随后进行描述。
在步骤515中，可以显示出第一组引脚损坏。该显示可以用任何适当方式作出。在一些实施例中，可以将该显示写入文件中，并将该文件存储在存储器(比如，存储媒介121或者存储器123)中，或者将该文件提供到输出器件140。例如，该显示可以在屏幕或者控制台上显示出。
在步骤517中，可以修正制造过程。例如，可以将损坏的PCB组件进行返工。在步骤517之后，方法500结束于步骤521。
当在测试阶段期间确定出第一组引脚损坏时，这可以说明第一组引脚包括了至少一个开路引脚。为了确定该一个或者多个开路引脚，可以实施定位阶段。在定位阶段的一些实施例中，实施了方法600，如图6中的流程图的方式示出。当根据方法500实施测试阶段时，方法600可以视作步骤511的实施例。
在一些实施例中，将计算机120编程，从而实施方法600。可以将程序存储为计算机可执行指令，该计算机可执行指令可以存储在存储介质121和/或存储器123中。该指令可以在适当时间通过处理单元125执行。
方法600开始于步骤601。
在步骤603中，第一组引脚接地。可以利用以下步骤来实施方法600的一些实施例：将第一组引脚接地，从而将输入信号从检测器极板上分流走。当响应信号明显大于预期值时，则说明第一组中的附近的引脚可能是开路的，这是由于在这种情况下分路效应没有完成。
在步骤605中，从信号引脚中选择出测试引脚。在一些实施例中，可以选择出多个测试引脚。优选地，该测试引脚与第一组引脚中的引脚靠的很近。例如，测试引脚可以邻近第一组引脚中的引脚。信号引脚的接近性可以通过电路拓扑获得，该电路拓扑可以存储在计算机存储器中，或者在测试系统的编程期间获得。
在步骤607中，利用测试信号激励测试引脚。可以施加异相信号，施加的方式与测试阶段期间相同。因此，测试信号的相位在定位阶段并不重要。然而，将异相信号发生器连接到测试引脚的开关可以闭合，此时，所有其他开关都断开，从而将异相信号发生器与其他引脚断开。
在步骤609中，测量出响应信号。测量步骤可以包括：为了进行分析而适当地调节响应信号。例如，可以分别通过缓冲器209、滤波器203、放大器205、和ADC207将响应信号缓冲、过滤、放大和数字化。在一些实施例中，在同相信号和异相信号的频率上计算响应信号的傅里叶(Fourier)变换，从而确定响应信号的振幅。例如，可以将离散傅里叶变换(DFT)应用到数字化的响应信号。
在步骤611中，将响应信号的振幅与阈值相比较。该阈值代表了振幅或者其等效概念(equivalent)，如果响应信号的振幅大于阈值，则可以确定，该测试引脚邻近第一组中的开路引脚。可以通过任何适当方式确定该阈值。在一些实施例中，该阈值可以特别针对于所选测试引脚。在一些实施例中，在获知阶段中确定出该阈值。例如，可以在方法300的步骤321中确定出该阈值。
在步骤611中，如果可以确定振幅大于阈值，则实施步骤615。在步骤615中，可以记录出，该测试引脚邻近第一组引脚中的开路引脚。
在步骤615之后，或者如果在步骤611中确定出振幅小于阈值，则实施步骤613。在步骤613中，确定是否要测试更多引脚。如果需要，则路径614返回到步骤605，在该步骤中，选择出另一信号引脚进行测试。
在步骤613中，如果确定不需要再对另一个引脚进行测试，则实施步骤617。在步骤617中，基于步骤615中所记录的引脚的接近性和电路拓扑，确定出第一组引脚中可能的开路引脚。该电路拓扑可以显示出每个测试引脚和第一组引脚中的每个引脚的位置。可以利用任何适当启示来选择与所显示出的测试引脚邻近的并联引脚。
在步骤619中，显示出了第一组引脚中的开路引脚可能的位置。例如，可以将该显示写到文件中，该文件存储在存储器中或者提供到输出器件140。方法600结束于步骤621。
因此，通过这里所描述的本发明的至少一个所示实施例，本领域技术人员可以很容易地作出各种改变、修改、和改进。
例如，图3示出了一个流程，通过该流程，利用重复地将引脚增加到组中，从而确定出第二组引脚。为了确定出适当的第二组，还可以利用其他策略。在一些实施例中，响应信号的相位可以用于确定出要将引脚增加到第二组，还是从第二组移除。上述改变、修改、和改进旨在处于本发明的范围内。因此，上述描述仅仅是实例，并不旨在进行限定。本发明只通过以下权利要求及其等效范围进行限定。

Claims (28)

1.一种测试电路组件的方法，所述电路组件包括带有多个引脚的元件，所述方法包括：
将第一信号施加到所述多个引脚的第一组；
在施加所述第一信号的同时，将第二信号施加到所述多个引脚的第二组，所述第二信号与所述第一信号异相；
将探测器置于邻近所述元件的位置上，以感测响应信号，随着将所述探测器分别与所述第一组和所述第二组进行电容耦合，使得所述响应信号对所述第一信号和所述第二信号进行响应；以及
基于所述响应信号的电平显示测试结果。
2.根据权利要求1所述的方法，其中，所述第二信号与所述第一信号的相位差为半个周期。
3.根据权利要求1所述的方法，其中，所述元件包括连接器。
4.根据权利要求1所述的方法，其中，在所述电路组件中，所述多个引脚的第一组中的引脚电连接在一起。
5.根据权利要求4所述的方法，其中，所述多个引脚的第一组是一组电源引脚。
6.根据权利要求4所述的方法，其中，所述多个引脚的第一组是一组接地引脚。
7.根据权利要求1所述的方法，其中，所述多个引脚的第二组是一组信号引脚。
8.根据权利要求7所述的方法，其中，所述一组信号引脚中的引脚在所述电路组件中彼此电断开。
9.根据权利要求1所述的方法，其中，显示测试结果的步骤包括：显示出所述第一组中的引脚的至少一个不与所述电路组件的基板上的迹线电连接。
10.根据权利要求1所述的方法，其中，所述探测器包括极板。
11.根据权利要求10所述的方法，其中，所述极板可操作性地连接至放大器。
12.根据权利要求1所述的方法，其中，所述第一信号在5至20KHz范围内的频率下振荡。
13.根据权利要求1所述的方法，其中，所述第一信号是模拟正弦信号。
14.根据权利要求13所述的方法，其中，所述第一信号的振幅小于导通所述元件中的半导体器件的电压的振幅。
15.根据权利要求1所述的方法，其中，所述第一信号是数字信号。
16.根据权利要求1所述的方法，其中，所述元件包括插槽。
17.一种制造电路组件的方法，所述方法包括：
根据权利要求1中所述的方法测试电路组件，在实施制造工艺的焊料回流部分之后，测试所述电路组件；以及
针对每个被测试的电路组件，基于显示出的测试结果，确定所述电路组件的进一步处理。
18.一种测试电路组件的方法，所述电路组件包括带有多个引脚的元件，所述方法包括：
在获知阶段期间：
识别所述多个引脚的第一组和第二组，从而使得在将信号施加到所述第一组中的每个引脚并且将具有互补相位的信号施加到所述第二组中的每个引脚时，所述信号从所述第一组和所述第二组耦合到邻近所述元件的探测器，所述信号具有预定值；以及
在测试阶段期间：
将第一信号施加到所述多个引脚的第一组；
在施加所述第一信号的同时，将第二信号施加到所述多个引脚的第二组，所述第二信号与所述第一信号异相；
将探测器置于邻近所述元件的位置上，以感测电容响应信号，所述响应信号表示分别从所述第一组和所述第二组电容耦合的所述第一信号和所述第二信号的结合电平；以及
相对于所述预定值，基于所述响应信号的电平显示测试结果。
19.根据权利要求18所述的方法，其中，所述第二信号与所述第一信号的相位差为半个周期。
20.根据权利要求18所述的方法，进一步包括：在所述获知阶段期间，识别阈值，所述阈值表示当所述第二组减少了一个或者多个引脚时所述响应信号与所述预定值的变化量。
21.根据权利要求20所述的方法，其中，显示测试结果的步骤包括：将所述响应信号和所述预定值之间的差与所述阈值相比较。
22.根据权利要求20所述的方法，其中，识别阈值的步骤包括：
每次将所述第二信号与所述第二组中的一个引脚断开；以及
当每个引脚断开时，测量所述响应信号。
23.根据权利要求18所述的方法，进一步包括：保存所述多个引脚的所述第二组的部件的特性。
24.根据权利要求18所述的方法，其中，显示的步骤包括：产生人体能够感知的输出。
25.根据权利要求18所述的方法，其中，显示的步骤包括：将结果存储在计算机存储介质中。
26.根据权利要求18所述的方法，其中，当所述测试结果显示出在所述第一组中有引脚开路时，所述方法进一步包括：
定位阶段，所述定位阶段包括：
针对所述第一组中的所选引脚，将测试信号施加到邻近所选引脚的所述第二组中的引脚；
在所述探测器位于邻近所述元件的位置时，测量从所述元件耦合到所述探测器的测试信号的电平；以及
当从所述元件耦合到所述探测器的测试信号的电平大于阈值时，显示出所述第一组中的所选引脚为开路。
27.根据权利要求26所述的方法，其中，所述定位阶段包括：重复施加测试信号的操作，并测试耦合到所述探测器的所述测试信号的电平，在每次重复中，将所述第一组中的多个引脚中与之前不同的一个引脚作为所选引脚，直到所选引脚被识别为从所述元件耦合到所述探测器的测试信号的电平大于所述阈值。
28.根据权利要求18所述的方法，其中，在所述获知阶段期间，识别所述多个引脚的第二组的步骤包括：将信号引脚顺次连接到所述第二信号，从而使得响应信号小于阈值，并调节所述第一信号或者所述第二信号的电平，以降低所述响应信号，降低的响应信号限定出所述预定值。
CN200980144887.9A 2008-11-14 2009-11-13 用于检测开路的电源和接地引脚的快速开路电路检测方法 Active CN102209903B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US11501108P 2008-11-14 2008-11-14
US11500508P 2008-11-14 2008-11-14
US61/115,005 2008-11-14
US61/115,011 2008-11-14
US14074308P 2008-12-24 2008-12-24
US61/140,743 2008-12-24
PCT/US2009/006101 WO2010056343A2 (en) 2008-11-14 2009-11-13 Fast open circuit detection for open power and ground pins

Publications (2)

Publication Number Publication Date
CN102209903A CN102209903A (zh) 2011-10-05
CN102209903B true CN102209903B (zh) 2015-01-07

Family

ID=42170593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980144887.9A Active CN102209903B (zh) 2008-11-14 2009-11-13 用于检测开路的电源和接地引脚的快速开路电路检测方法

Country Status (4)

Country Link
US (1) US8760183B2 (zh)
EP (1) EP2344899B1 (zh)
CN (1) CN102209903B (zh)
WO (1) WO2010056343A2 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8410804B1 (en) * 2009-02-24 2013-04-02 Keithley Instruments, Inc. Measurement system with high frequency ground switch
GB0904180D0 (en) * 2009-03-11 2009-04-22 Renishaw Plc Apparatus and method for digitising impedance
CN102540004A (zh) * 2010-12-08 2012-07-04 鸿富锦精密工业（深圳）有限公司 测试装置
CN103472347A (zh) * 2012-06-08 2013-12-25 富泰华工业（深圳）有限公司 辅助测试电路及具有该辅助测试电路的芯片及电路板
CN103543368B (zh) * 2012-07-16 2016-06-01 华润赛美科微电子(深圳)有限公司 集成电路开/短路测试方法及测试机
JP2014235119A (ja) * 2013-06-04 2014-12-15 日本電産リード株式会社 基板検査装置、基板検査方法および基板検査用治具
CN103675649B (zh) * 2013-12-14 2017-06-23 佛山市中格威电子有限公司 一种遥控器电路板检测装置
CN105116227A (zh) * 2015-09-15 2015-12-02 欧朗科技（苏州）有限公司 开关电源传感器Hall元件阻抗测试装置
US10371718B2 (en) 2016-11-14 2019-08-06 International Business Machines Corporation Method for identification of proper probe placement on printed circuit board
CN107607858B (zh) * 2017-09-22 2020-08-28 信利光电股份有限公司 模组开路位置的确定方法、系统、装置及可读存储介质
US10615230B2 (en) 2017-11-08 2020-04-07 Teradyne, Inc. Identifying potentially-defective picture elements in an active-matrix display panel
CN109901002B (zh) * 2017-12-08 2021-07-02 英业达科技有限公司 连接器的引脚连接测试系统及其方法
DE102018217406B4 (de) * 2018-06-18 2020-07-23 ATEip GmbH Verfahren und Vorrichtung zum elektrischen Prüfen einer elektrischen Baugruppe
CN108957213B (zh) * 2018-08-17 2024-03-15 北京中航瑞博航空电子技术有限公司 电缆测试方法与测试设备
CN109143032B (zh) * 2018-09-03 2021-12-14 苏州华兴源创科技股份有限公司 一种电路板自检测系统
US10955465B2 (en) 2018-09-14 2021-03-23 Teradyne, Inc. Method and apparatus for bond wire testing in an integrated circuit
CN109188255B (zh) * 2018-10-26 2019-08-23 南通深南电路有限公司 Pcb板测试装置的控制方法、测试装置及存储介质
CN109683595A (zh) * 2019-02-21 2019-04-26 广州亚美信息科技有限公司 一种汽车obd接口针脚的自匹配方法、装置及系统

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US134301A (en) * 1872-12-24 Improvement in spark-arresters
US204033A (en) * 1878-05-21 Improvement in water-pipe joints
US5124660A (en) * 1990-12-20 1992-06-23 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5254953A (en) * 1990-12-20 1993-10-19 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5101153A (en) * 1991-01-09 1992-03-31 National Semiconductor Corporation Pin electronics test circuit for IC device testing
TW255052B (zh) * 1992-11-03 1995-08-21 Thomson Consumer Electronics
US5486753A (en) 1993-07-30 1996-01-23 Genrad, Inc. Simultaneous capacitive open-circuit testing
US5631572A (en) * 1993-09-17 1997-05-20 Teradyne, Inc. Printed circuit board tester using magnetic induction
US5578930A (en) * 1995-03-16 1996-11-26 Teradyne, Inc. Manufacturing defect analyzer with improved fault coverage
US5517110A (en) 1995-04-06 1996-05-14 Yentec Inc. Contactless test method and system for testing printed circuit boards
US5608337A (en) * 1995-06-07 1997-03-04 Altera Corporation Method and apparatus of testing an integrated circuit device
US5736862A (en) * 1995-06-22 1998-04-07 Genrad, Inc. System for detecting faults in connections between integrated circuits and circuit board traces
US5621312A (en) * 1995-07-05 1997-04-15 Altera Corporation Method and apparatus for checking the integrity of a device tester-handler setup
US5999008A (en) * 1997-04-30 1999-12-07 Credence Systems Corporation Integrated circuit tester with compensation for leakage current
US6104198A (en) * 1997-05-20 2000-08-15 Zen Licensing Group Llp Testing the integrity of an electrical connection to a device using an onboard controllable signal source
JP3214415B2 (ja) * 1997-10-30 2001-10-02 日本電産リード株式会社 基板検査装置および基板検査方法
WO1999064879A1 (en) * 1998-06-09 1999-12-16 Zen Licensing Group, Llp A method and apparatus for finding and locating manufacturing defects on a printed circuit board
US6316949B1 (en) * 1999-01-19 2001-11-13 Nidec-Read Corporation Apparatus and method for testing electric conductivity of circuit path ways on circuit board
FR2817352B1 (fr) * 2000-11-27 2004-07-16 Pierre Paul Jobert Dispositif de controle de conformite de reseaux de pistes conductrices pour ecrans plats
US6545497B2 (en) * 2001-03-15 2003-04-08 Micron Technology, Inc. Method and apparatus of testing memory device power and ground pins in an array assembly platform
US6717415B2 (en) * 2002-02-05 2004-04-06 Logicvision, Inc. Circuit and method for determining the location of defect in a circuit
AU2003297666A1 (en) * 2002-12-18 2004-07-29 Logicvision (Canada), Inc. Circuit and method for testing high speed data circuits
US6836136B2 (en) * 2002-12-18 2004-12-28 Teradyne, Inc. Pin driver for AC and DC semiconductor device testing
US6956387B2 (en) * 2003-08-15 2005-10-18 Intel Corporation Socket connection test modules and methods of using the same
GB2405215B (en) * 2003-08-21 2005-09-28 Micron Technology Inc System and method for testing devices utilizing capacitively coupled signalling
US6998849B2 (en) * 2003-09-27 2006-02-14 Agilent Technologies, Inc. Capacitive sensor measurement method for discrete time sampled system for in-circuit test
US6960917B2 (en) 2003-11-06 2005-11-01 Agilent Technologies, Inc. Methods and apparatus for diagnosing defect locations in electrical paths of connectors of circuit assemblies
US7049842B2 (en) 2003-12-18 2006-05-23 Texas Instruments Incorporated Simultaneous pin short and continuity test on IC packages
US7089516B2 (en) * 2004-03-22 2006-08-08 Cadence Design Systems, Inc. Measurement of integrated circuit interconnect process parameters
US7123022B2 (en) * 2004-04-28 2006-10-17 Agilent Technologies, Inc. Method and apparatus for non-contact testing and diagnosing electrical paths through connectors on circuit assemblies
WO2006064551A1 (ja) * 2004-12-14 2006-06-22 Atsunori Shibuya 試験装置
US7227364B1 (en) * 2004-12-16 2007-06-05 Xilinx, Inc. Test circuit for and method of identifying a defect in an integrated circuit
CN101166986A (zh) * 2005-04-15 2008-04-23 奇梦达股份公司 Ic芯片封装件、对包含在所述芯片封装件内的芯片的进行功能测试的测试设备及界面
US7279921B1 (en) * 2005-06-08 2007-10-09 National Semiconductor Corporation Apparatus and method for testing power and ground pins on a semiconductor integrated circuit
US7327148B2 (en) * 2005-06-29 2008-02-05 Agilent Technologies, Inc. Method for using internal semiconductor junctions to aid in non-contact testing
US7227464B2 (en) * 2005-06-30 2007-06-05 Em Microelectronic-Marin Sa Auto wake-up method from sleep mode of an optical motion sensing device
US7307426B2 (en) * 2005-07-12 2007-12-11 Agilent Technologies, Inc. Methods and apparatus for unpowered testing of open connections on power and ground nodes of circuit devices
US7307427B2 (en) * 2005-07-23 2007-12-11 Agilent Technologies, Inc. Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards
US7908101B2 (en) 2007-02-28 2011-03-15 Stmicroelectronics, Inc. Integrated circuit and method for monitoring and controlling power and for detecting open load state
TWI320485B (en) * 2007-03-08 2010-02-11 Test Research Inc Open-circuit testing system and method
US7737701B2 (en) * 2007-09-26 2010-06-15 Agilent Technologies, Inc. Method and tester for verifying the electrical connection integrity of a component to a substrate
US7855567B2 (en) * 2008-04-01 2010-12-21 Test Research, Inc. Electronic device testing system and method

Also Published As

Publication number Publication date
EP2344899A4 (en) 2013-10-30
EP2344899A2 (en) 2011-07-20
US8760183B2 (en) 2014-06-24
US20110210759A1 (en) 2011-09-01
WO2010056343A2 (en) 2010-05-20
WO2010056343A3 (en) 2010-08-19
WO2010056343A8 (en) 2010-10-07
EP2344899B1 (en) 2015-06-10
CN102209903A (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
CN102209903B (zh) 用于检测开路的电源和接地引脚的快速开路电路检测方法
US6836136B2 (en) Pin driver for AC and DC semiconductor device testing
JP4843071B2 (ja) プリント配線板の検査装置及び検査方法
JPS60236240A (ja) 半導体試験装置
JP2010185697A (ja) プリント配線板の検査装置及び検査方法
WO2016017292A1 (ja) デバイスの検査方法、プローブカード、インターポーザ及び検査装置
JP2002156399A (ja) 回路基板の検査装置及び検査方法
JP5177851B2 (ja) 絶縁検査方法及び絶縁検査装置
JP4068248B2 (ja) 基板の絶縁検査装置及びその絶縁検査方法
CN110675737A (zh) 像素驱动电路以及显示面板
JP2008203077A (ja) 回路検査装置及び回路検査方法
CN1828322A (zh) 不使用感测板对固定和不可接触连接的非接触式测试方法
JP2018194356A (ja) デバイスの検査方法
JP2010133817A (ja) 絶縁検査装置および絶縁検査方法
TWI588503B (zh) 具自我檢測功能的測試電路板及其自我檢測方法
JP5154196B2 (ja) 回路基板検査装置
CN104635142A (zh) 提高测试准确性的测试装置及测试方法
JP6143617B2 (ja) 回路基板検査装置
JP2006200973A (ja) 回路基板検査方法およびその装置
JP5959204B2 (ja) 実装状態判別装置および実装状態判別方法
JP4597236B2 (ja) 回路基板検査方法および回路基板検査装置
JP5430892B2 (ja) 回路基板検査装置および回路基板検査方法
JP6943648B2 (ja) 基板検査装置および基板検査方法
JP5773744B2 (ja) 回路基板検査装置および回路基板検査方法
JP6320862B2 (ja) 検査装置および検査方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant