KR930003557A - 반도체 집적 회로 장치의 데이타 출력 회로 - Google Patents
반도체 집적 회로 장치의 데이타 출력 회로 Download PDFInfo
- Publication number
- KR930003557A KR930003557A KR1019920013019A KR920013019A KR930003557A KR 930003557 A KR930003557 A KR 930003557A KR 1019920013019 A KR1019920013019 A KR 1019920013019A KR 920013019 A KR920013019 A KR 920013019A KR 930003557 A KR930003557 A KR 930003557A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- data
- data signal
- signal
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Electronic Switches (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 실시예에 의한 반도체 집적 회로 장치의 데이타 출력 회로의 구성을 도시하는 블록도,
제2도는 본 발명의 제2의 실시예에 의한 반도체 집적 회로 장치의 데이타 출력 회로의 구성을 도시하는 블록도.
Claims (3)
- 외부로 부터 주어진 출력 인에이블 신호에 동기해서 데이타 신호의 출력을 실행하는 반도체 집적 회로 장치의 데이타 출력 회로에 있어서, 데이타 신호의 출력을 전환하는 경우에, 출력중의 제1의 데이타 신호와 다음에출력하는 재2의 데이타 신호를 비교하고, 동일한지의 여부를 판단하는 비교수단과; 상기 비교 수단에 의하여 상기 제1의 데이타 신호와 상기 제2의 데이타 신호가 상이한 것으로 판단되었을 경우에는 출력 트랜지스터를 일단 오프한후, 상기 제2의 데이타 신호를 출력하는 제1출력 수단과; 상기 비교 수단에 의하여 상기 제1의 데이타신호와 상기 제2의 데이타신호가 동일한 것으로 판단되었을 경우에는 상기 출력 트랜지스터의 전부를 오프하지 않고 상기 제2의 데이타 신호를 계속해서 출력하는 제2출력 수단을 구비하는 것을 특징으로 하는 반도체 집적 회로 장치의 데이타 출력 회로.
- 외부로부터 주어진 출력 인에이블 신호에 동기해서 데이타 신호의 출력을 실행하는 반도체 집적 회로 장치의 데이타 출력 회로에 있어서, 데이타 신호를 부여받고 유지하는 출력 데이타 래치회로(103)와; 다음에 출력할 제2의 데이타 신호와 출력 데이타 리세트 제어 신호를 입력받고 현시점에서 상기 출력 데이타 래치 회로에 유지되는 제1의 데이타 신호와 제2의 데이타 신호와의 비교를 상기 출력 데이타 리세트 제어 신호에 동기해서 실시하여, 상이한 것으로 판단되었을 경우에는 상기 출력데이타 래치회로를 리세트하고, 상기 제1의 데이타 신호와 상기 제2의 데이타 신호는 동일한 것으로 판단되었을 경우에는 상기 출력 데이타 래치 회로의 유지 상태를 계속시키는 출력 데이타 리세트 회로(102)와; 상기 제2의 데이타 신호와 출력 데이타 전송 제어 신호를 입력받고, 상기 출력 데이타 전송 제어 신호에 동기해서 상기 제2의 데이타 신호를 상기 출력 데이타 래치회로에 부여하여 유지시키는 출력 데이타 전송회로(101)와; 상기 출력 인에이블 신호와, 상기 출력 데이타 래치 회로에 주어져서 유지된 상기 제2의 데이타 신호를 부여 받아서 상기 출력 인에이블 신호에 동기해서 상기 제2의 데이타 신호를 출력하는 출력 제어 회로(104)와; 상기 출력 제어 회로에서 출력되는 상기 제 2의 데이타 신호가 하이 레벨의 경우에 이 제2의 데이타 신호가 주어지고, 하이 레벨용의 출력트랜지스터를 온 시켜서 상기 제2의 데이타 신호를 출력하는 하이 레벨 출력 회로(105)와; 상기 출력 제어 회로로부터 출력된 상기 제2의 데이타 신호가 로우 레벨의 경우에 이 제2의 데이타 신호가 부여되고, 로우 레벨용의 출력 트랜지스터를 온시켜서 상기 제2의 데이타 신호를 출력하는 로우 레벨 출력 회로(106)를 구비하는 것을 특징으로 하는 반도체 집적 회로 장치의 데이타 출력 회로.
- 제2항에 있어서, 상기 출력 데이타 리세트 회로는 제1의 노드와 제2의 노드에 접속되고, 상기 제1의 데이타 신호와 상기 제2의 데이타 신호가 상이한 것으로 판단되었을 경우에는 상기 제1및 제2의 노드의 전위를 리세트용의 전위로 변화시키고, 상기 제 1의 데이타 신호와 상기 제2의 데이타 신호와는 동일한 것으로 판단되었을 경우에는 상기 제1및 상기 제2노드의 전위를 유지시키는 것이고, 상기 출력 데이타 래치 회로는 상기 제1및 제2노드에 접속되고, 이 제1및 제2의 노드의 전위가 상기 리세트용의 전위로 변화되었을 경우에는 유지 내용을 리세트하고 상기 제1및 제2의 노드의 전위가 유지될 경우는 유지 내용을 유지시키는 것이고, 상기 출력 데이타 전송 회로는 상기 출력 데이타 전송 제어 신호에 동기해서 상기 제1및 제2노드의 전위를 상기 제2의 데이타 신호의 내용에 따르는 것으로 하는 것을 특징으로 하는 반도체 집적 회로 장치의 데이타 출력 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3182551A JP2672730B2 (ja) | 1991-07-23 | 1991-07-23 | 半導体集積回路装置のデータ出力回路 |
JP91-182551 | 1991-07-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930003557A true KR930003557A (ko) | 1993-02-24 |
KR950009086B1 KR950009086B1 (ko) | 1995-08-14 |
Family
ID=16120262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920013019A KR950009086B1 (ko) | 1991-07-23 | 1992-07-22 | 반도체 집적 회로 장치의 데이타 출력 회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5324993A (ko) |
JP (1) | JP2672730B2 (ko) |
KR (1) | KR950009086B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0167683B1 (ko) * | 1995-09-11 | 1999-02-01 | 김광호 | 동기메모리의 고주파 동작용 데이타 출력버퍼 제어방법 |
US5898628A (en) * | 1996-04-19 | 1999-04-27 | Altera Corporation | Data transfer circuit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4414676A (en) * | 1981-03-31 | 1983-11-08 | Motorola, Inc. | Signal synchronization system |
JPS6083297A (ja) * | 1983-10-13 | 1985-05-11 | Mitsubishi Electric Corp | 半導体集積回路 |
US4528660A (en) * | 1983-12-08 | 1985-07-09 | The United States Of America As Represented By The Secretary Of The Air Force | Multiplexed data stream monitor |
US4725812A (en) * | 1984-06-04 | 1988-02-16 | Siemens Aktiengesellschaft | Circuit arrangement for identifying specific bit patterns, particularly bit patterns forming synchronization signals and check loop signals and appearing as serial binary signals |
JPS63171005A (ja) * | 1987-01-08 | 1988-07-14 | Nec Ic Microcomput Syst Ltd | 位相比較回路 |
-
1991
- 1991-07-23 JP JP3182551A patent/JP2672730B2/ja not_active Expired - Fee Related
-
1992
- 1992-07-22 KR KR1019920013019A patent/KR950009086B1/ko not_active IP Right Cessation
- 1992-07-23 US US07/917,328 patent/US5324993A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR950009086B1 (ko) | 1995-08-14 |
JP2672730B2 (ja) | 1997-11-05 |
JPH0529906A (ja) | 1993-02-05 |
US5324993A (en) | 1994-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920010639A (ko) | 강유전성 메모리용 감지증폭기 및 그 감지방법 | |
KR970008609A (ko) | 반도체집적회로장치 | |
US5459421A (en) | Dynamic-static master slave flip-flop circuit | |
KR880003330A (ko) | 내부회로의 동작모드를 스위치하기 위한 기능을 갖는 반도체집적회로 | |
KR950022123A (ko) | 데이타 출력버퍼 | |
KR910010506A (ko) | 반도체 장치 | |
KR890010909A (ko) | 반도체 메모리 회로 | |
KR870009386A (ko) | 반도체 감지증폭기 | |
KR920010625A (ko) | 반도체 집적회로 및 반도체 기억장치 | |
KR900005457A (ko) | 반도체 메모리 | |
KR870007512A (ko) | 어드레스 신호변화를 검출하는 회로를 지닌 반도체 집적회로 | |
KR930001229A (ko) | 반도체 메모리 장치 | |
KR850008567A (ko) | 반도체 집적회로 | |
KR890004496A (ko) | 반도체 집적회로 | |
KR930003557A (ko) | 반도체 집적 회로 장치의 데이타 출력 회로 | |
KR970060222A (ko) | 동기형 반도체 메모리 장치 | |
KR890012319A (ko) | 반도체 집적 회로장치 | |
KR950024433A (ko) | 데이타 출력 회로 및 반도체 기억 장치 | |
KR960009174A (ko) | 고속테스트 기능을 갖는 메모리 소자 | |
KR930022173A (ko) | 마이크로컴퓨터 | |
KR870005303A (ko) | Ic장치 | |
KR940022580A (ko) | 반도체기억장치 | |
KR900017007A (ko) | 합성 비데오 신호 처리 장치 | |
KR100199096B1 (ko) | 메모리의 어드레스 천이 검출회로 | |
JPS6455798A (en) | Semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060731 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |