KR900017007A - 합성 비데오 신호 처리 장치 - Google Patents

Abstract

내용 없음

Description

합성 비데오 신호 처리 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명에 따른 장치의 블럭도,

제2도는 제1도의 장치에 대한 회로의 제1실시예도,

제3도는 제1도의 장치에 대한 회로의 제2실시예도.

Claims (8)

1. 라인 동기 펄스, 전면 및 후면 포치와 비젼 부분을 포함하는 모든 라인에 실제로 합성 비데오 신호를 처리하는 장치를 제공하며, 상기 합성 비데오 신호를 수신하는 입력 단자와 상기 입력 단자에 접속된 입력을 가진 제1신호 통로를 구비하며 상기 제1신호 통로는 각 라인 주기의 동기 펄스의 주기 외부로 상기 제1신호 통로를 인에이불링 하는 제1인에이블링 수단을 포함하는 상기 장치에 있어서, 상기 장치는 기준 전압의 소스에 연결된 입력을 가진 제2신호 통로를 또한 포함하는데, 상기 제2신호 통로는 각 라인 주기의 동기 펄스의 주기동안 상기 제2신호 통로를 인에이블링 하고, 라인 동기 펄스주기가 상기 기준 전압에 의해 결정되는 동안 합성 비데오 신호의 크기를 제공하는 출력 단자에 상기 제1및 제2신호 통로의 출력을 연결시키는 제2인에이블링 수단을 포함하는 것을 특징으로 하는 합성 비데오 신호 처리장치.
2. 펄스화된 부가적 정보를 포함한 합성 비데오 신호의 동기 펄스를 위해 제1항에 청구된 바와 같은 장치에 있어서, 기준 전압의 상기 소스는 출력 합성 비데오 신호의 동기 펄스와 라인 동기 펄스의 끝에서의 전압의 레벨이 펄스화된 부가적 정보의 버스트를 포함하지 않도록 전압의 크기를 제공하는 것을 특징으로 하는 합성 비데오 신호 처리 장치.
3. 제2항에 있어서, 상기 장치는 입력 단자에 접속된 입력을 가진 제3신호 통로와, 동기 펄스 주기동안 상기 제3신호 통로를 인에이블링 하는 제3인에이블링 수단과, 기준 전압의 소스에 접속된 입력을 가진 제4신호 롱로와, 동기 펄스 주기 외부로 상기 제4신호 통로를 인에이블링 하는 제4인에이블링 수단 및, 부가적 정보외 버스트와 기준 레벨을 포함하는 신호를 제공하기 위해 또다른 출력 단자에 상기 제3및 제4신호 통로의 출력을 연결시키는 수단을 포함하는 것을 특징으로 하는 합성 비데오 신호 처리장치.
4. 제1. 제2또는 제3항에 있어서. 각 신호 통로는 베이스가 신호 통로 입력에 연결되고 에미터가 단방향 장치를 통해 신호 통로출력에 연결된 에미터 플로워 트랜지스터와, 적당한 인에이블된 주기동안 정합에서 트랜지스터와 전압을 변화시키는 단방향 장치간의 정합에 연결된 스위칭 회로를 포함한 상기 인에이블링 수단을 포함하는 것을 특징으로 하는 합성 비데오 신호 처리 장치.
5. 제4항에 있어서, 상기 제1 및 제2신호 통로에 대해 스위칭 회로는 콜렉터가 상기 제1신호 통로의 정합에 연결되는데 제1스위칭 트랜지스터와, 콜렉터가 제2신호 통로의 정합에 연결되는 제2스위칭 트랜지스터를 포함할 수 있는데, 상기 제1 및 제2스위칭 트랜지스터의 에미터는 공통이며, 상기 스위칭 트랜지스터중 한 트랜지스터의 베이스가 기준 전위점에 연결되어지는 반면, 다른 스위칭 트랜지스터의 베이스는 제1스위칭 트랜지스터가 입력 단자로 부터 동기 펄스 주기 외부의 출력 단자로 합성 비데오 신호를 전달하도록 제1신호의 트랜지스터 및 단방향 장치를 인에이블 하기 위해 동기 펄스의 주기 외부로 전도하도록 스위칭 신호에 연결되는 반면, 제2스위칭 트랜지스터는 동기 펄스 주기동안 기준 전압 소스로 부터 출력 단자로 유도된 전압 또는 기준 전압을 전달하도록 제2신호 통로의 트랜지스터 및 단방향 장치를 인에이블 하기 위해 동기 펄스 주기 동안 전도하는 것을 특징으로 하는 합성 비데오 신호 처리 장치.
6. 제2, 제4및 제5항에 있어서, 상기 제3및 제4신호 통로에 대해 스위칭 회로는 콜렉터가 상기 제3신호 통로의 정합에 연결되는 제3스위칭 트랜지스터와, 콜렉터가 제2신호 통로의 정합에 연결되는 제4스위칭 트랜지스터를 포함할 수 있는데, 상기 제3및 제4스위칭 트랜지스터의 에미터는 상기 제1 및 제2스위칭 트랜지스터의 에미터와 공통이며, 상기 제3스위칭 트랜지스터의 베이스는 상기 제2스위칭 트랜지스터의 베이스에 연결되는 반면 상기 제4스위칭 트랜지스터의 베이스는 상기 제1스위칭 트랜지스터의 베이스에 연결되며 따라서, 상기 제3스위칭 트랜지스터는 라인 동기 펄스 주기동안 입력 단자로 부터 또다른 출력 단자로 펄스화된 부가적 정보의 라인 동기 펄스 및 포함된 버스트를 전달하도록 상기 제3신호 통로의 트랜지스터 및 단방향 장치를 인에이블하기 위해 상기 제2스위칭 트랜지스터와 일치하여 도전하는 반면, 상기 제4스위칭 트랜지스터는 기준 전압원으로 부터 상기 동기 펄스 주기 외부의 상기 또다른 출력 단자로 유도된 기준 전압 또는 전압을 전달하도록 상기 제4신호 통로의 트랜지스터 및 단방향 장치를 인에이블 하기 위해 상기 제1스위칭 트랜지스터와 일치하여 도전하는 것을 특징으로 하는 합성 비데오 신호 처리 장치.
7. 제5 또는 제6항에 있어서. 상기 스위칭 신호는 상기 입력 단자에서의 합성 비데오 신호로 부터 유도되는 것을 특징으로 하는 합성 비데오 신호 처리 장치.
8. 제7항에 있어서, 상기 입력 단자에서의 합성 비데오 신호는 저역통과 필터를 통해 상기 다른 스위칭 트랜지스터의 베이스에 인가되는 것을 특징으로 하는 합성 비데오 신호 처리 장치.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.