KR100511902B1 - 데이타 라인 센스 앰프 회로 - Google Patents

Abstract

본 발명은 반도체 메모리 장치의 데이타라인 센스앰프에 관한 것으로, 전류미러형 센스앰프와 래치드 센스앰프로 구성된 데이타라인 센스앰프에 있어서, 상기 전류미러형 센스앰프를 데이타 라인이 일정 전위 이상 벌어질 때까지 기다리는 것이 아니라 먼저 센스앰프를 동작시켜 안정화 시킨다음 데이터 라인의 전압을 입력시켜 증폭하도록 함으로써 데이타버스 센스앰프의 동작속도를 빠르게 증가시켜 고속 메모리 반도체 구현을 실현할 수 있는 효과가 있다.

Description

데이타 라인 센스 앰프 회로{Data line sense amp circuit}

본 발명은 데이타라인 센스앰프회로(Data line sense amp circuit)에 관한 것으로, 특히 센스앰프의 동작속도를 증가시켜 고속 메모리 반도체 구현을 가능케 한 데이타라인 센스앰프 회로에 관한 것이다.

일반적으로, 데이타라인 센스앰프는 비트라인 센스앰프에 의해 증폭된 셀 어레이(cell array)에 저장되어 있는 데이타가 데이타 버스 라인에 실리게 되면 이를 감지·증폭한 후에 데이타 출력버퍼로 전달하기 위한 회로로서, 셀에서 전달된 데이타의 작은 전위차를 정확히 감지하여 단시간 내에 증폭하여 다음 회로로 전달해 주도록 설계된다.

참고로, 반도체 메모리의 셀에 저장된 데이타가 밖으로 독출되는 과정을 살펴보면, 먼저 로오 어드레스가 입력되면 이 어드레스에 해당하는 워드라인이 액티브되고 일정한 시간후에 비트라인 센스앰가 동작하여 액티브된 워드라인의 셀 데이터를 래치(latch) 시킨다.(이 시간이 로오 액티브 시간(tRCD)). 이후 컬럼 어드레스가 입력되면 그중 선택된 비트라인 센스앰프의 정보를 데이터 라인을 통해서 데이터라인 센스앰프로 보내 증폭한 후 데이타 출력 버퍼쪽으로 전송하게 된다.

디램(DRAM)의 경우 컬럼 어드레스가 입력되어 데이타라인 센스앰프가 동작하여 데이터를 출력시키는데 소요되는 시간(tAA)이 칩의 동작속도에 가장 큰 제한이 되는 부분이다.

도 1은 종래의 데이터라인 센스앰프의 회로를 도시한 것으로, 전류미러형 센스앰프부(10)와 래치형 센스앰프부(20)로 구성되어 2단 증폭을 하도록 구성되어있다.

상기 구성을 갖는 종래의 데이타라인 센스앰프 회로는, 상기 전류미러형 센스앰프부(10)는 동작속도가 느리지만 잡음에 강하고, 래치형 센스앰프부(20)는 동작 속도는 빠르지만 잡음에 취약해 오동작을 유발할 수 있기 때문에 전류미러형 센스앰프부(10)로 먼저 어느 정도 증폭을 한 뒤 래치형 센스앰프부(20)가 동작하여 완전한 '하이'와 '로우'로 전압을 변화시킨다.

그런데, 상기 전류미러형 센스앰프부(10)는 데이터 라인(DB)과 데이타바 라인(/DB)의 전압이 약 100mV 이상의 전위차로 벌어져야만 동작하도록 구성되어 있다. 그 이유는 만약에 전위차가 벌어져 있지 않은 상태에서 잡음에 의해서 데이타 라인에 반대의 신호 전압이 걸릴 경우 전류미러형의 출력 전압은 반대로 증폭을 하다가 이후 다시 원상태로 돌아오게 되는데 이때는 시간이 많이 소요되므로 만약에 짧은 시간 뒤에 래치형 센스 앰프부(20)가 전류미러형 센스앰프부(10)의 출력을 읽게되면 오류가 발생할 수 있기 때문이다.

상기 전류미러형 센스앰프부(10)는 그 특성상 도 2와 같이 출력 전압이 전원전압(Vdd)에서 약 반전위(1/2Vcc)까지 떨어지고 나서 입력 데이타의 크기 차이에 따라 출력전압이 변화한다. 두 번째 단에 존재하는 래치형 센스앰프부(20)는 전류미러형 센스앰프의 출력전압이 떨어지고 있는 동안에는 동작하지 않아야 한다. 왜냐하면, 출력전압이 급격하게 변화하면 래치형 센스앰프부(20)의 작은 불일치, 예를 들어 래치형 센스앰프부(20)의 트랜지스터의 크기의 불일치, 전류미러형 센스앰프의 출력이 래치형 센스앰프부(20)에 입력되는 시간의 불일치, 잡음에 의한 입력 전압의 불일치 등에 의하여 오동작을 일으킬 수 있기 때문이다. 따라서 래치형 센스앰프부(20)는 도 2에서 전류미러형 센스앰프부(20)의 출력 전압이 반전위(1/2Vcc)에서 안정적이 되고 난 뒤에 동작을 해야 한다. 따라서, 센싱에 걸리는 시간은 『데이터 라인 전압이 100mV 이상 벌어지는데 걸리는 시간 + 전류미러형 센스앰프부(10)의 출력이 안정화 되는 시간 + 래치형 센스앰프부(20)의 동작시간』으로 나타난다. 이 시간은 모두 합쳐 1 나노(n) sec 이상이 소요되며 166MHz 동작시 클럭의 주기가 6n인 것을 고려하면 아주 큰 시간이 된다.

이와 같이, 종래의 데이타라인 센스앰프에 있어서는, 데이타 라인과 데이타바 라인이 일정 전위 이상 벌어져야만 전류미러형 센스앰프가 동작하고 출력 신호가 안정화 될 때까지 기다려야 하기 때문에 센스앰프의 동작속도가 느려지는 문제점이 있었다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 전류미러형 센스앰프와 래치드 센스앰프로 구성된 데이타버스 센스앰프에 있어서, 상기 전류미러형 센스앰프를 데이타 라인이 일정 전위 이상 벌어질 때까지 기다리는 것이 아니라 먼저 센스앰프를 동작시켜 안정화 시킨다음 데이터 라인의 전압을 입력시켜 증폭하도록 함으로써 센스앰프의 동작속도를 증가시킨 데이타라인 센스앰프 회로를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명에 의한 데이타라인 센스앰프 회로는,

전류미러형 센스앰프와 래치드 센스앰프로 구성된 반도체 메모리 장치의 데이타라인 센스앰프에 있어서,

적어도, 상기 전류미러형 센스앰프를 동작시키는 센스앰프 인에이블 신호를 일정시간 지연시켜 출력하는 딜레이 수단과,

상기 센스앰프 인에이블 신호가 액티브시 상기 딜레이 수단에 의해 일정시간 지연된 후 데이타 라인 및 데이타바 라인에 실린 데이타 신호를 상기 전류미러형 센스앰프의 입력 전위로 스위칭 시켜주는 스위칭 수단과,

상기 딜레이 수단에 의해 지연된 시간동안 센스앰프가 오동작하는 것을 막기 위해 상기 전류미러형 센스앰프의 입력 전위를 제 1 전원전압원으로 프리차지 시켜주는 프리차지 수단을 구비하여 이루어진 것을 특징으로 한다.

상기 구성에 더하여, 상기 딜레이 수단은 홀수개의 인버터로 구성되며, 상기 딜레이 시간은 상기 전류미러형 센스앰프가 반전위(1/2 Vdd)까지 동작하는데 걸리는 시간인 것이 바람직하다.

그리고, 상기 스위칭 수단은 PMOS 트랜지스터이며, 상기 프리차지 수단은 PMOS 트랜지스터인 것이 바람직하다.

이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.

도 3은 본 발명에 의한 데이타라인 센스앰프 회로의 블럭도로서, 전류미러형 센스앰프부(10)와 래치드 센스앰프부(20)로 구성된다. 그리고, 상기 전류미러형 센스앰프부(10)의 동작을 제어하기 위한 딜레이 수단(30), 인버터(40), 접속수단(50), 프리차지 수단(60)을 추가로 구성한다.

상기 딜레이 수단(30)은 센스앰프 인에이블 신호(SAE)가 입력되고 난 후 약간의 딜레이를 가지고 데이타 라인(DB)과 데이타바 라인(/DB)에 실린 데이타 신호를 상기 전류미러형 센스앰프(10)로 입력하도록 한다. 이때, 딜레이되는 시간이 바로 전류미러형 센스앰프(10)가 반전위(1/2 Vdd)까지 동작하는데 걸리는 시간이며, 이 딜레이 시간 이후 데이타 라인(DB)과 데이타바 라인(/DB)에 전압이 걸리는 시간과 이 딜레이 시간이 끝나서 센스앰프(10)에 신호가 입력되는 시간이 동일하도록 구현한다. 따라서, 센스앰프 인에이블 신호(SAE)가 그 만큼 빠르게 동작할 수 있다.

상기 지연된 시간동안 데이타 라인(DB)과 데이타바 라인(/DB)에 잘못된 신호, 즉 노이즈(noise)가 입력되어 전류미러형 센스앰프(10)가 오동작하는 것을 방지하기 위하여 이 지연 시간동안에 센스앰프(10)의 입력신호를 프리차지 수단(60)을 이용하여 동일한 전위로 프리차지 시켰다.

그리고, 상기 접속 수단(50)은 센스앰프 인에이블 신호(SAE)가 입력될 때 상기 딜레이 수단(30)에 의해 일정 시간 지연된 후 데이타 라인(DB) 및 데이타바 라인(/DB)에 실린 데이타 정보를 상기 전류미러형 센스앰프부(10)로 전달하여 준다. 이때, 상기 프리차지 수단(60)은 상기 접속 수단(50)과 동작이 반대로 되는 것으로, 센스앰프 인에이블 신호(SAE)가 액티브되면 오프(off)되게 된다.

그러면, 본 발명에 의한 데이타라인 센스앰프 회로를 도 4에 도시한 회로도를 참조하여 상세히 설명하기로 한다.

도시한 바와 같이, 상기 딜레이 수단(30)은 직렬연결된 홀수개의 인버터(INV1∼INV3)로 구성되며, 센스앰프 인이에블 신호(SAE)를 입력으로 하여 일정 시간 지연된 신호를 출력한다.

상기 접속 수단(50)은 상기 딜레이 수단(30)의 출력 신호에 의해 데이타 라인(DB)과 데이타바 라인(/DB)에 실린 데이타 신호를 상기 전류미러형 센스앰프(10)의 입력 전위로 스위칭 시켜주는 PMOS 트랜지스터(P7, P8)로 구성된다.

상기 프리차지 수단(60)은 상기 딜레이 수단(30)의 출력 신호를 인버터(INV4)에 의해 반전한 신호에 의해 상기 전류미러형 센스앰프(10)의 입력 전위를 전원전위로 프리차지 시키도록 PMOS 트랜지스터(P5,P6)로 구성된다. 즉, 센스앰프 인에이블 신호(SAE)가 디스에이블 상태일 때 턴온되어 상기 전류미러형 센스앰프부(10)의 입력 전위를 전원전위(Vdd)로 프리차지시키고, 센스앰프 인에이블 신호가 액티브 상태일 때는 턴오프되어 데이타 라인(DB) 및 데이타바 라인(/DB)에 실린 데이타 신호를 상기 접속 수단(50)을 통해 센스앰프(10)로 입력시키게 된다.

도 5는 본 발명에 의한 데이타라인 센스앰프의 동작 특성을 도시한 그래프로서, 전원전압을 2.2V로 했을 때의 실험 결과이다.

센스앰프 인에이블 신호(SAE)를 데이터 라인에 전압이 실리기 전에 미리 반전압(1/2Vdd) 영역까지 떨어뜨려 두고 바로 데이터 라인의 신호를 받아 들이고 있음을 볼 수 있다. 따라서, 본 발명에서는 전류미러형 센스앰프(10)의 다음단인 래치형 센스앰프(20)의 동작시작 신호를 약 0.3n 정도 빨리 입력할 수 있어 결과적으로 0.3n 정도 빠른 동작속도를 얻을 수 있다.

이상에서 설명한 바와 같이, 본 발명에 의한 데이타라인 센스앰프에 의하면, 전류미러형 센스앰프와 래치드 센스앰프로 구성된 데이타라인 센스앰프에 있어서, 상기 전류미러형 센스앰프를 데이타 라인이 일정 전위 이상 벌어질 때까지 기다리는 것이 아니라 먼저 센스앰프를 동작시켜 안정화 시킨다음 데이터 라인의 전압을 입력시켜 증폭하도록 함으로써 데이타버스 센스앰프의 동작속도를 빠르게 증가시켜 고속 메모리 반도체 구현을 실현할 수 있는 효과가 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1은 종래의 데이타라인 센스앰프 회로도

도 2는 종래의 데이타라인 센스앰프의 동작 특성을 도시한 그래프

도 3은 본 발명에 의한 데이타라인 센스앰프 회로의 블럭도

도 4는 본 발명에 의한 데이타라인 센스앰프 회로도

도 5는 본 발명에 의한 데이타라인 센스앰프의 동작 특성을 도시한 그래프

* 도면의 주요부분에 대한 부호의 설명 *

10 : 커런트 미러 구조의 데이타라인 센스앰프부

20 : 래치드 센스 앰프부 30 : 딜레이 회로부

40 : 인버터 회로부 50 : 접속 회로부

60 : 프리차지 회로부

Claims (5)

1. 전류미러형 센스앰프와 래치드 센스앰프로 구성된 반도체 메모리 장치의 데이타라인 센스앰프에 있어서,

   적어도, 상기 전류미러형 센스앰프를 동작시키는 센스앰프 인에이블 신호를 일정시간 지연시켜 출력하는 딜레이 수단과,

   상기 센스앰프 인에이블 신호가 액티브시 상기 딜레이 수단에 의해 일정시간 지연된 후 데이타 라인 및 데이타바 라인에 실린 데이타 신호를 상기 전류미러형 센스앰프의 입력 전위로 스위칭 시켜주는 스위칭 수단과,

   상기 딜레이 수단에 의해 지연된 시간동안 센스앰프가 오동작하는 것을 막기 위해 상기 전류미러형 센스앰프의 입력 전위를 제 1 전원전압원으로 프리차지 시켜주는 프리차지 수단을 구비하여 이루어진 것을 특징으로 하는 데이타라인 센스앰프.
2. 제 1항에 있어서, 상기 딜레이 수단은 홀수개의 인버터로 구성된 것을 특징으로 하는 데이타라인 센스앰프.
3. 제 1항에 있어서, 상기 딜레이 시간은 상기 전류미러형 센스앰프가 반전위(1/2 Vdd)까지 동작하는데 걸리는 시간인 것을 특징으로 하는 데이타라인 센스앰프.
4. 제 1항에 있어서, 상기 스위칭 수단은, PMOS 트랜지스터인 것을 특징으로 하는 데이타라인 센스앰프.
5. 제 1항에 있어서, 상기 프리차지 수단은 PMOS 트랜지스터인 것을 특징으로 하는 데이타라인 센스앰프.