KR100674893B1

KR100674893B1 - 전류 소모를 줄이기 위한 지연 동기 루프의 전원 제어 장치

Info

Publication number: KR100674893B1
Application number: KR1020000023555A
Authority: KR
Inventors: 임현욱; 이호철; 조성규
Original assignee: 삼성전자주식회사
Priority date: 2000-05-02
Filing date: 2000-05-02
Publication date: 2007-01-26
Also published as: KR20010104496A

Abstract

전류 소모를 줄이기 위한 지연 동기 루프의 전원 제어 장치가 개시된다. 본 발명에 따른 전류 소모를 줄이기 위한 지연 동기 루프의 전원 제어 장치는, 외부에서 인가되는 지연 동기 루프 온/오프 제어 신호와, 소정 제1어드레스 및 지연 동기 루프 오프 구간 신호에 응답하여 지연 동기 루프의 전원 공급을 인에이블 또는 디스에이블하기 위한 제1전원 인에이블 신호를 생성하는 지연 동기 루프 인에이블 제어부, 초기 전압 설정 신호를 입력하여 디폴트로 설정된 지연 동기 루프의 온/오프 여부에 따라서 지연 동기 루프의 전원 공급을 제어하기 위한 제2전원 인에이블 신호를 생성하는 디폴트 지연 동기 루프 온/오프 제어부, 디폴트 지연 동기 루프 온/오프 제어부에 의해 설정된 상태에서 지연 동기 루프를 테스트 모드로 동작시키기 위해, 외부에서 인가되는 테스트 모드 제어 신호와 제2어드레스 및 초기 전압 설정 신호에 응답하여 제3전원 인에이블 신호를 생성하는 테스트 모드 제어부 및 제1내지 제3전원 인에이블 신호를 논리 조합하여 지연 동기 루프에 인가되는 전원 전압을 제어하기 위한 전원 제어 신호를 생성하는 전원 제어 신호 출력부를 구비하는 것을 특징으로 하고, DLL의 공급 전원이 빠른 시간 내에 충분히 안정된 레벨로 유지될 수 있고, 디폴트에 의해 설정된 DLL온/오프에 따라서 전원 공급 회로가 온/오프되도록 칩 제조 단계에서 선택적으로 구현될 수 있다는 효과가 있다.

Description

전류 소모를 줄이기 위한 지연 동기 루프의 전원 제어 장치{Apparatus of controlling supply voltage of delay locked loop for reducing current consumption}

도 1은 본 발명의 실시예에 의한 지연 동기 루프의 전원 제어 장치를 나타내는 블럭도이다.

도 2는 도 1에 도시된 장치의 지연 동기 루프 인에이블 제어부를 설명하기 위한 상세한 회로도이다.

도 3은 도 1에 도시된 장치의 디폴트 지연 동기 루프 온/오프 제어부를 설명하기 위한 상세한 회로도이다.

도 4는 도 1에 도시된 장치의 테스트 모드 제어부를 나타내는 상세한 회로도이다.

도 5(a)~도 5(d)는 도 1에 도시된 장치에서 지연 동기 루프가 오프되는 경우의 동작을 나타내는 파형도들이다.

도 6(a)~도 6(f)는 도 1에 도시된 장치에서 지연 동기 루프가 온 되는 구간과 오프되는 구간의 동작을 나타내는 파형도들이다.

본 발명은 반도체 장치에 관한 것으로서, 특히, 전류 소모를 줄이기 위한 지연 동기 루프의 전원 제어 장치에 관한 것이다.

일반적으로, 메모리와 같은 반도체 장치를 구성하는 여러 가지 구성 요소들 중에서 지연 동기 루프(Delay Locked Loop:이하, DLL이라 함)는 외부에서 인가되는 외부 클럭 신호에 출력 데이타를 동기시키는 역할을 한다. 즉, DLL은 가변 지연 시간을 조정함으로써 데이타의 출력 시점을 외부 클럭 신호와 일치시킨다. 즉, DLL의 가변 시간을 조정한다는 것은 가변 시간을 적절하게 늘리거나 줄인다는 것을 나타낸다. 이와 같은 동작을 위해서, DLL은 내부적으로 인가되는 두 신호를 비교하여 로킹 동작을 수행한다. 상기 두 신호들 중 하나는, 입력 버퍼를 거쳐서 인가되는 외부 클럭 신호 쌍(PAIR)이고, 다른 하나는 DLL을 거쳐서 출력되는 신호가 입력단으로 다시 피드백된 신호라 할 수 있다. 이와 같이, DLL은 외부 클럭 신호와, 피드백된 DLL의 출력 신호를 비교함으로서 DLL의 로킹 동작을 수행한다.

일반적으로, DLL이 로킹 동작을 시작하여 종료하는 데까지는 많은 시간이 요구된다. 이 때, DLL의 로킹 동작이 이루어지는 것은 외부 입력 중에서 DLL의 인에이블/디스에이블 여부를 판단하는 명령이 입력되는 시점에서 시작된다. DLL의 로킹 동작을 위해서는 DLL에 안정적인 전원 공급이 보장되어야 한다. 그러나, DLL 인에이블/디스에이블 명령이 입력된 시점으로부터 DLL의 로킹 동작 수행이 시작되기 까지 실제로 주어진 시간은 충분하지 않다. 반면, DLL의 공급 전원은 DLL 인에이블/디스에이블 명령이 인가되는 시점에서부터 원래의 전원 레벨로 안정되기까지 많은 시간이 소요된다. 즉, 이와 같은 시간적인 한계에 인해, DLL의 로킹 동작 시에는 오동작의 위험이 있다.

또한, 종래에는 외부 명령 입력과 관계없이 항상 DLL의 전원 공급 회로를 인에이블시키도록 되어 있어 DLL오프 디폴트(DLL OFF DEFAULT)로 동작하는 경우에는 불필요한 전류 소모가 발생된다는 문제점이 있다.

본 발명이 이루고자하는 기술적 과제는, 반도체 메모리 장치의 전원이 공급되는 단계에서부터 DLL의 전원 전압이 인에이블되어 있고, DLL의 디폴트 설정에 따라서 DLL에 인가되는 전원 전압을 선택적으로 인에이블/디스에이블시킬 수 있는, 지연 동기 루프의 전원 제어 장치를 제공하는데 있다.

상기 과제를 이루기위해, 본 발명에 따른 전류 소모를 줄이기 위한 지연 동기 루프의 전원 제어 장치는, 본 발명에 따른 전류 소모를 줄이기 위한 지연 동기 루프의 전원 제어 장치는, 외부에서 인가되는 지연 동기 루프 온/오프 제어 신호와, 소정 제1어드레스 및 지연 동기 루프 오프 구간 신호에 응답하여 지연 동기 루프의 전원 공급을 인에이블 또는 디스에이블하기 위한 제1전원 인에이블 신호를 생성하는 지연 동기 루프 인에이블 제어부, 초기 전압 설정 신호를 입력하여 디폴트로 설정된 지연 동기 루프의 온/오프 여부에 따라서 지연 동기 루프의 전원 공급을 제어하기 위한 제2전원 인에이블 신호를 생성하는 디폴트 지연 동기 루프 온/오프 제어부, 디폴트 지연 동기 루프 온/오프 제어부에 의해 설정된 상태에서 지연 동기 루프를 테스트 모드로 동작시키기 위해, 외부에서 인가되는 테스트 모드 제어 신호와 제2어드레스 및 초기 전압 설정 신호에 응답하여 제3전원 인에이블 신호를 생성하는 테스트 모드 제어부 및 제1내지 제3전원 인에이블 신호를 논리 조합하여 지연 동기 루프에 인가되는 전원 전압을 제어하기 위한 전원 제어 신호를 생성하는 전원 제어 신호 출력부로 구성되는 것이 바람직하다.

이하, 본 발명에 따른 전류 소모를 줄이기 위한 지연 동기 루프의 전원 제어 장치에 관하여 첨부된 도면을 참조하여 다음과 같이 설명한다.

도 1은 본 발명의 실시예에 의한 DLL의 전원 제어 장치를 나타내는 개략적인 도면이다. 도 1을 참조하여 DLL의 전원 제어 장치는 DLL인에이블 제어부(100), 디폴트 DLL온/오프 제어부(110), 테스트 모드 제어부(120) 및 DLL전원 제어 신호 출력부(130)를 포함한다. 설명의 편의를 위하여 전원 공급부(140)와 DLL(150)이 도 1에 함께 도시된다.

도 1의 DLL 인에이블 제어부(100)는 외부에서 인가되는 DLL 온/오프 제어 신호(EMRSET)와, 소정 제1어드레스(RA1) 및 초기 전압 설정 신호(INIT)에 응답하여 DLL의 전원 공급을 인에이블 또는 디스에이블하기 위한 제1전원 인에이블 신호(DV_EN1)를 생성한다. 여기에서, DLL온/오프 제어 신호(EMRSET)는 외부에서 인가되는 커맨드들 특히, DLL을 온/오프하는 것과 관련된 커맨드들을 조합하여 생성되는 신호로서 정의된다. 또한, 소정 제1어드레스(RA1)는 상기 커맨드들에 포함된 특정 비트를 나타내며, RA1의 값에 따라서 DLL이 온 될지 또는 오프 될 지가 결정된다. 도 1에 도시된 본 발명의 실시예에서는 DLL이 온 되는 경우에 RA1이 디지탈 값"0"로 설정되고, DLL이 오프되는 경우에 디지탈 값 "1"로 설정된다. 상기 초기 전압 설정 신호(INIT)는 외부 전원이 인가되는 시점에서 하이 레벨로 상승하는 신호이다.

또한, DLL 인에이블 제어부(100)는 외부에서 인가되는 DLL오프 구간 신호 (DLLOFF_P)와, 내부적으로 생성되는 DLL오프 신호(DLLOFF)에 응답하여 상기 제1 전원 인에이블 신호(DV_EN1)를 변화시킨다. 여기에서, DLL 오프 구간 신호 (DLLOFF_P)는 반도체 장치의 동작 모드 중에서 리프레쉬 동작 또는 파워 다운 동작 시에 발생되는 신호를 나타낸다. 또한, DLL오프 신호(DLLOFF)는 상기 제1 어드레스 (RA1)와 DLL 오프 구간 신호(DLLOFF_P)의 조합에 의해 발생된다. 따라서, DLL 인에이블 제어부(100)는 DLL오프 구간 신호가 발생될 때, DLL전원 제어 신호 (DLLIVCON)가 디스에이블되도록 하기 위해, 제1전원 인에이블 신호(DV_EN1)를 변화시킨다.

디폴트 DLL온/오프 제어부(110)는 초기 전압 설정 신호(INIT)를 입력하고 디폴트로 설정된 DLL 온/오프 여부에 따라서 전원 공급부(140)를 제어하기 위한 제2전원 인에이블 신호(DV_EN2)를 생성한다. 즉, 디폴트 DLL온/오프 제어부(110) 는, 반도체 장치에서 DLL이 사용될 것인지 아닌지가 초기에 디폴트로 설정되면, 내부 옵션에 의해 DLL 전원 제어 신호(DLLIVCON)를 선택적으로 인에이블 또는 디스에이블시킬 수 있다. 디폴트 DLL온/오프 제어부(110)의 구성 및 구체적인 동작에 관해서는 도 3을 참조하여 설명된다.

테스트 모드 제어부(120)는 디폴트 DLL온/오프 제어부(110)에 의해 설정된 상태에서 DLL을 테스트 모드로 동작시키기 위해, 외부에서 인가되는 테스트 모드 제어 신호(TMRSET)와 제2어드레스(RA2) 및 초기 전압 설정 신호(INIT)에 응답하여 제3전원 인에이블 신호(DV_EN3)를 생성한다. 여기에서, 테스트 모드 제어 신호(TMRSET)는 외부에서 인가되는 커맨드들 특히, 테스트 모드의 진입과 관련된 커맨드들을 조합하여 생성되는 신호로 정의된다. 또한, 제2어드레스(RA2)는 상기 커맨드들에 포함된 특정 비트를 나타내며, RA2의 값에 따라서 테스트 모드에서 DLL이 온 될지 또는 오프될 지가 결정된다. 본 발명의 실시예에서는 DLL이 온 되는 경우에 RA2가 디지탈 값 "1"로 설정되고, DLL이 오프되는 경우에 디지탈 값 "0"로 설정된다. 즉, 테스트 모드 제어부(120)는 DLL의 디폴트 상태를 테스트 모드로서 제어하고 제어된 결과를 제3전원 인에이블 신호(DV_EN3)로서 출력한다.

DLL전원 제어 신호 출력부(130)는 각각 DLL인에이블 제어부(100), 디폴트 DLL온/오프 제어부(110) 및 테스트 모드 제어부(120)에서 출력되는 각 제1~제3 전원 인에이블 신호들(DV_EN1~DV_EN3)을 논리 조합하여 DLL 전원 제어 신호 (DLLIVCON)를 생성한다. 이러한 동작을 위해서, DLL전원 제어 신호 출력부(130)는 인버터(132), 노아 게이트들(134, 136) 및 오아 게이트(138)를 포함한다.

DLL전원 제어 신호 출력부(130)에 관하여 구체적으로 기술하면, 인버터 (132)는 디폴트 DLL온/오프 제어부(110)의 출력 신호를 반전시킨다. 노아 게이트 (134)는 테스트 모드 제어부(120)에서 출력되는 제3전원 인에이블 신호(DV_EN3)와 디폴트 DLL 온/오프 제어부(110)에서 출력되는 제2전원 인에이블 신호(DV_EN2)를 반전 논리합하고, 반전 논리합된 결과를 출력한다. 또한, 노아 게이트(136)는 인버 터(132)의 출력 신호와 DLL 인에이블 제어부(100)에서 출력되는 제1전원 인에이블 신호(DV_EN1)를 반전 논리합하고, 반전 논리합된 결과를 출력한다. 오아 게이트(138)는 노아 게이트들(134, 136)의 출력 신호를 논리합하고, 논리합된 결과를 DLL전원 제어 신호(DLLIVCON)로서 출력한다.

도 2는 도 1에 도시된 장치의 DLL 인에이블 제어부(100)를 설명하기 위한 상세한 회로도이다. 도 2를 참조하면, DLL 인에이블 제어부(100)는 전송 게이트들 (TG21, TG22), 인버터들(21~29) 및 NMOS트랜지스터(MN21)를 포함한다.

전송 게이트(TG21)는 제1어드레스(RA1)를 입력으로 받아들이고, DLL온/오프 제어 신호(EMRSET)에 응답하여 제1어드레스(RA1)를 제1노드(N1)로 전달한다. 여기에서, DLL온/오프 제어 신호(EMRSET)와 인버터(21)에서 반전된 EMRSET신호는 전송 제어 신호로서 인가되어 전송 게이트(TG21)의 동작을 제어한다.

전송 게이트(TG22)는 DLL오프 구간 신호(DLLOFF_D)와 인버터(23)에 의해서 반전된 DLL오프 구간 신호에 응답하여, DLL오프 신호(DLLOFF)를 제1노드(N1)로 전달한다.

인버터들(25, 27)은 서로 입력과 출력이 맞물려 있으며, 래치를 형성한다. 즉, 인버터(25)는 제1노드(N1)의 전압을 반전시켜 제2노드(N2)로 전달하고, 인버터 (27)는 인버터(25)의 출력 신호를 반전시키고, 반전된 결과를 다시 제1 노드(N1)로 전달한다.

인버터(28)는 초기 전압 설정 신호(INIT)를 반전시키고, 반전된 결과를 출력한다. NMOS트랜지스터(MN21)는 인버터(28)의 출력과 게이트가 연결되고, 제1 노드(N1)와 드레인이 연결되며, 접지 전위(VSS)와 소스가 연결된다. 즉, NMOS 트랜지스터(MN21)는 반전된 초기 전압 설정 신호(INIT)에 의해서 온/오프된다. 인버터(29)는 제2노드(N2)의 전압을 반전시켜 제1전원 인에이블 신호(DV_EN1)로서 출력한다.

도 2를 참조하여, 도 2의 DLL 인에이블 제어부(100)의 동작이 구체적으로 기술된다. 우선, 초기에 전원 전압이 인가되는 시점에서 초기 전압 설정 신호 (INIT)가 로우 레벨에서 하이 레벨로 상승한다. 이 때, 인버터(28)의 출력 신호는 초기에 하이 레벨에서 로우 레벨로 변환된다. NMOS트랜지스터(MN21)는 인버터 (28)의 출력이 하이 레벨일 때 턴온되었다가 초기 전압 설정 신호(INIT)가 하이 레벨이 되어 인버터(28)의 출력이 로우 레벨이 되면 턴오프된다. NMOS트랜지스터(MN21)가 턴온된 상태에서 제1노드(N1)의 전위는 낮아진다. 이 때, 인버터(29)를 통하여 출력되는 제1전원 인에이블 신호(DV_EN1)는 로우 레벨이 되고, DLL 전원 제어 신호(DLLIVCON)는 하이 레벨로 인에이블된다.

여기에서, DLL온/오프 제어 신호(EMRSET)가 인에이블되면 제1어드레스 (RA1)의 상태에 따라서 DLL의 온/오프가 결정된다. 즉, DLL이 온 되는 경우에는 전송 게이트(TG21)를 통하여 로우 레벨의 제1어드레스(RA1)가 제1노드(N1)로 전달되어 제1DLL 전원 인에이블 신호(DV_EN1)는 계속 로우 레벨을 유지한다. 이 때, 본 발명의 전원 제어 장치에서 출력되는 DLL 전원 제어 신호(DLLIVCON)는 하이 레벨이 된다. DLL전원 제어 신호(DLLIVCON)의 생성 과정에 관해서는 도 5 및 도 6을 참조하여 구체적으로 설명된다. 또한, DLL이 오프되는 경우에는 제1어드레스 (RA1)가 하 이 레벨이 되어 결과적으로 제1전원 인에이블 신호(DV_EN1)가 하이 레벨이 된다. 이 때, DLL전원 제어 신호(DLLIVCON)는 로우 레벨이 되어 디스에이블 상태가 된다.

또한, 반도체 메모리 장치에서 DLL이 온 되는 것으로 설정되었다고 하더라도 외부에서 DLL오프 구간 신호(DLLOFF_P)가 인가되면, 전송 게이트(TG22)를 통하여 하이 레벨의 DLL오프 신호(DLLOFF)가 제1노드(N1)로 전달된다. 따라서, 제1전원 인에이블 신호(DV_EN1)는 하이 레벨이 된다. 결과적으로, DLL오프 구간에서는 DLL오프 신호(DLLOFF)에 응답하여 제1전원 인에이블 신호(DV_EN1)가 하이 레벨이 되어 DLL전원 제어 신호(DLLIVCON)는 디스에이블된다.

도 3은 도 1에 도시된 장치의 디폴트 DLL온/오프 제어부(110)를 설명하기 위한 상세한 회로도이다. 도 3을 참조하면, 디폴트 DLL온/오프 제어부(110)는 인버터들(32~36), PMOS트랜지스터(MP31), NMOS트랜지스터(MN31, MN32), 옵션으로 구현되는 퓨즈(F31)와 인버터(38)를 포함한다.

인버터(32)는 초기 전압 설정 신호(INIT)를 반전시키고, 반전된 결과를 출력한다. 인버터(32)의 출력 신호는 PMOS트랜지스터(MP31)와 NMOS트랜지스터 (MN31)의 게이트와 연결된다. PMOS트랜지스터(MP31)는 소스가 전원 전압(VDD)과 연결되고 드레인은 퓨즈(F31)의 일측과 연결되며, 인버터(32)의 출력 신호에 응답하여 온/오프된다. 퓨즈(F31)는 디폴트의 설정 조건에 따라서 선택적으로 커팅되며, DLL의 온/오프가 결정되면 DLL전원 제어 신호(DLLIVCON)를 디스에이블 또는 인에이블하기 위해, PMOS트랜지스터(MP31)의 드레인과 NMOS트랜지스터(MN31) 의 드레인 사이에 연결된다. NMOS트랜지스터(MN31)는 인버터(32)의 출력 신호와 게이트가 연결되고, 소 스는 접지 전위(VSS)와 연결되며, 인버터(32)의 출력 신호에 응답하여 온/오프된다. NMOS트랜지스터(MN32)는 퓨즈(F31)의 타측 및 인버터(34)의 입력과 드레인이 연결되고, 게이트가 인버터(34)의 출력과 연결되며 소스는 접지 전위(VSS)와 연결된다. 즉, NMOS트랜지스터(MN32)는 인버터(34)의 출력 신호에 응답하여 온/오프된다.

인버터(34)는 NMOS트랜지스터들(MN31, MN32)의 드레인 전압을 반전시키고, 반전된 결과는 인버터(36)의 입력으로 인가된다. 인버터(36)는 인버터(34)의 출력 신호를 반전시켜 제1레벨을 갖는 제2전원 인에이블 신호(DV_EN2)를 생성한다. 도 3의 인버터(38)는 반도체 칩 제조 시에 상기 퓨즈(F31)와 함께 메탈 옵션으로 설정되며, 디폴트 설정 조건에 따라서 인버터(36)의 출력과 선택적으로 입력이 연결된다. 즉, 인버터(38)는 인버터(36)와 연결된 상태에서 인버터(36)의 출력을 반전시켜 제2레벨을 갖는 제2전원 인에이블 신호(DV_EN2)를 생성할 수 있다.

도 3을 참조하여 디폴트 DLL온/오프 제어부(110)의 동작에 관하여 기술된다. 우선, 퓨즈(F31)는 커팅되지 않고, 인버터(38)도 연결되지 않은 상태인 경우를 가정한다. 이러한 상태는 DLL 온 디폴트로 설정된 경우라 할 수 있다. 이 때, 초기 전압 설정 신호(INIT)가 로우 레벨인 상태에서 전원 전압의 공급에 의해 하이 레벨로 변화되면, NMOS트랜지스터(MN31)가 턴온되었다가 다시 PMOS트랜지스터 (MP31)가 턴온되어 MP31의 드레인이 하이 레벨이 된다. 따라서, 초기 전압 설정 신호(INIT)가 하이 레벨로 상승하면, 제2전원 인에이블 신호(DV_EN2)는 하이 레벨이 된다.

또한, 옵션에 의해 퓨즈(F31)가 커팅되고, 인버터(38)는 연결되지 않은 경우 의 동작에 관하여 기술된다. 이러한 경우는 DLL 오프 디폴트로 설정된 경우라 할 수 있다. 이 때, 초기 전압 설정 신호(INIT)에 의해 인버터(32)의 출력은 하이 레벨에서 로우 레벨로 변화되고, NMOS트랜지스터(MN31)의 드레인 전위는 커팅된 퓨즈(F31)에 의해 로우 레벨로 유지된다. 따라서, 인버터들(34, 36)을 통하여 출력되는 제2전원 인에이블 신호(DV_EN2)도 로우 레벨이 된다. 이와 같이, 디폴트로서 DLL이 오프되는 것으로 결정되면 DLL전원 제어 신호(DLLIVCON)는 로우 레벨이 된다. 도 1을 참조하면, DLL전원 제어 신호 출력부(130)의 노아 게이트들(134,136)의 출력이 모두 로우 레벨이 되어 DLL전원 제어 신호(DLLIVCON)가 로우 레벨이 된다. 즉, 초기에 반도체 장치에 전원이 인가되는 시점에서부터 DLL전원 제어 신호(DLLIVCON)는 로우 레벨로 유지된다.

또한, 옵션에 의해 퓨즈(F31)가 커팅되지 않고, 인버터(38)가 연결되는 경우의 동작에 관하여 기술된다. 이 때, 초기 전압 설정 신호(INIT)에 의해 NMOS 트랜지스터(MN31)의 드레인 전위는 로우 레벨에서 하이 레벨로 변화된다. 따라서, 인버터(38)의 출력이 로우 레벨이 되어 제2전원 인에이블 신호(DV_EN2)는 로우 레벨이 되고, DLL전원 제어 신호(DLLIVCON)도 로우 레벨이 된다. 그러나, 퓨즈(F31)를 커팅하거나, 메탈 옵션에 의한 인버터(38)를 연결하여 DLL전원 제어 신호(DLLIVCON)를 디스에이블시킨 상태에서, 상기 두 옵션들을 모두 선택하면 다시 DLL이 온 상태가 되도록 제어할 수 있다. 즉, 두 옵션이 모두 이용되는 경우에, 초기 전압 설정 신호(INIT)에 의해서 NMOS트랜지스터(MN31)의 전위가 로우 레벨이 되면, 인버터(38)에 의해 제2전원 인에이블 신호(DV_EN2)는 하이 레벨이 되고, 결과적으 로 DLL전원 제어 신호(DLLIVCON)는 하이 레벨이 될 수 있다.

이와 같이, 디폴트 설정이 DLL오프로 설정된 경우에 DLL전원 제어 신호(DLLINCON)는 퓨즈(F31)와 인버터(38)에 의해 디스에이블될 수 있다. 뿐만 아니라, DLL오프 조건에서 DLL의 전원 공급을 디스에이블시킨 상태에서도 다시 DLL이 온 되도록 제어할 수 있다는 장점이 있다.

도 4는 도 1에 도시된 장치의 테스트 모드 제어부(120)를 나타내는 상세한 회로도이다. 도 4를 참조하면, 테스트 모드 제어부(120)는 전송 게이트(TG41), 인버터들(42~48)과 NMOS트랜지스터(MN41)를 포함한다.

도 4의 전송 게이트(TG41)는 외부에서 인가되는 테스트 모드 제어 신호 (TMRSET)와 반전된 테스트 모드 제어 신호에 응답하여 제2어드레스(RA2)를 제3노드(N3)로 전달한다. 이 때, 인버터(42)는 테스트 모드 제어 신호(TMRSET)를 반전시킨다.

인버터들(44,46)은 제3노드(N3)와 제4노드(N4) 사이에서 입력과 출력이 서로 맞물려 있는 래치 구조를 형성한다. 즉, 인버터(44)는 제3노드(N3)의 전압을 반전시키고, 인버터(46)는 제4노드(N4)의 전압을 반전시킨다.

인버터(48)는 초기 전압 설정 신호(INIT)를 반전시킨다. NMOS트랜지스터 (MN41)는 인버터(48)의 출력과 게이트가 연결되고, 제3노드(N3)와 드레인이 연결되며, 접지 전위(VSS)와 소스가 연결된다. NMOS트랜지스터(MN41)는 반전된 초기 전압 설정 신호(INIT)에 따라서 온/오프된다.

보다 구체적으로, 도 4를 참조하여 테스트 모드 제어부(120)의 동작이 기술 된다. 우선, 전원 전압이 인가되어 초기 전압 설정 신호(INIT)는 로우 레벨에서 하이 레벨로 변화되고, 인버터(MN41)의 출력은 하이 레벨에서 로우 레벨로 변화된다. 이 때, NMOS트랜지스터(MN41)는 인버터(48)의 출력이 하이 레벨일 때 턴온되어 제3노드(N3)의 전위는 로우 레벨이 되고, 다시 인버터(48)의 출력이 로우 레벨이 되면 NMOS트랜지스터(MN41)는 턴오프된다. 제3노드(N3)의 로우 레벨의 전위는 인버터(44)에 의해서 반전되어 제3전원 인에이블 신호(DV_EN3)가 하이 레벨 상태가 된다. 이 때, 테스트 모드 제어 신호(TMRSET)가 하이 레벨로 인에이블되면, DLL 오프 디폴트로 설정되더라도 테스트 모드에서 DLL을 테스트하는 것이 가능해진다. 즉, 테스트 모드 제어 신호(TMRSET)가 하이 레벨로 인에이블되면, 제2어드레스(RA2)가 제3노드(N3)로 전달된다. 전술한 바와 같이, DLL을 온 시키고자 하는 경우에 제2어드레스(RA2)는 하이 레벨로 유지되어 제3노드(N3)의 전위는 하이 레벨이 된다. 이 때, 제4노드(N4)의 전위는 로우 레벨이 되어 결과적으로 제3전원 인에이블 신호(DV_EN3)는 로우 레벨이 된다. 도 1을 참조하면, DLL 전원 제어 신호 출력부(130)의 노아 게이트(134)의 출력이 하이 레벨이 되어 DLL 전원 제어 신호(DLLIVCON)가 인에이블된다. 즉, 제2전원 인에이블 신호(DV_EN2)는 로우 레벨 상태에 있음을 알 수 있다. 유사한 방식으로, 테스트 모드에서 제2어드레스(RA2)가 로우 레벨로 설정되면, 제3전원 인에이블 신호 (DV_EN3)는 하이 레벨이 되고 DLL전원 제어 신호(DLLIVCON)는 디스에이블된다.

도 5(a)~도 5(d)는 도 1에 도시된 장치에서 DLL이 오프되는 경우의 동작을 나타내는 파형도들로서, 도 5(a)는 초기 전압 설정 신호(INIT)를 나타내고, 도 5(b)는 DLL온/오프 제어 신호(EMRSET)를 나타내고, 도 5(c)는 제1어드레스(RA1)를 나타내고, 도 5(d)는 DLL전원 제어 신호(DLLIVCON)를 나타낸다.

즉, 도 1과 도 5를 참조하여 DLL이 오프되는 경우의 동작을 설명하면, 초기 전원이 공급되는 시점에서 도 5(d)의 DLL전원 제어신호(DLLIVCON)는 점차 상승하여 하이 레벨이 된다. 또한, 도 5(b)의 DLL온/오프 제어 신호(EMRSET)가 인에이블되고, 도 5(c)의 제1어드레스(RA1)가 하이 레벨로 인에이블되면, 외부 명령에 의해 DLL 오프로 설정된 것이므로, 도 5(d)와 같이 제1어드레스(RA1)가 하이 레벨이 되는 시점에서 DLL 전원 제어 신호(DLLIVCON)는 로우 레벨이 된다. 이와 같이, 제1전원 인에이블 신호(DV_EN1)에 의해 DLLIVCON가 하이 레벨에서 로우 레벨이 되는 과정을 도 1을 참조하여 기술하면 다음과 같다. 즉, 초기 전압 설정 신호(INIT)가 하이 레벨이 되면, 각각 제1전원 인에이블 신호(DV_EN1)는 로우 레벨로 설정되고, 제2 및 제3전원 인에이블 신호(DV_EN2, DV_EN2)는 하이 레벨로 설정된다. 이 때, 도 1에 도시된 DLL전원 제어 신호 출력부(130)의 노아 게이트(136)의 두 입력 신호는 모두 로우 레벨이 되어 그 출력은 하이 레벨이 된다. 또한, 노아 게이트(134)의 출력 신호는 로우 레벨이 되고, 오아 게이트(138)의 출력 신호는 하이 레벨이 된다. 결과적으로, 전원이 인가되는 시점에서 DLL전원 제어 신호(DLLIVCON)는 하이 레벨이 되고, 전원 공급부(140)는 DLL(150)에 전원을 공급하게 된다. 따라서, DLL(150)에 공급되는 전원은 빠른 시간 내에 안정된 레벨에 도달할 수 있다. 반면, 도 5(b) 및 도 5(c)와 같이 DLL이 오프되는 것으로 설정되면, 제1전원 인에이블 신호(DV_EN1)는 하이 레벨이 되고, 노아 게이트(136)의 출력 신호는 로우 레벨이 된 다. 이 때, 노아 게이트(134)의 출력 신호도 로우 레벨이므로 오아 게이트(138)의 출력 신호(DLLIVCON)는 도 5(d)와 같이 로우 레벨이 되어 DLL(150)에 전원이 공급되지 않는다.

도 6(a)~도 6(f)는 도 1에 도시된 장치에서 DLL 온 구간과 오프 구간의 동작을 나타내는 파형도들로서, 도 6(a)는 초기 전압 설정 신호(INIT)를 나타내고, 도 6(b)는 DLL온/오프 제어 신호(EMRSET)를 나타내고, 도 6(c)는 제1어드레스(RA1)를 나타내고, 도 6(d)는 DLL오프 구간 신호(DLLOFF_P)를 나타내고, 도 6(e)는 DLL오프 신호(DLLOFF)를 나타내고, 도 6(f)는 DLL 전원 제어 신호(DLLIVCON)를 나타낸다.

즉, 도 1 및 도 6을 참조하여, DLL온 구간 및 오프 구간에서의 동작을 구체적으로 기술하면 다음과 같다. 먼저, 전술한 바와 같이, 도 6(b)의 DLL온/오프 제어 신호(EMRSET)가 인에이블되고, 도 6(c)의 제1어드레스(RA1)가 로우 레벨을 유지하면, 도 6(f)에 도시된 것처럼 DLL전원 제어 신호(DLLIVCON)는 하이 레벨로 인에이블된다. 그러나, 도 6(d)의 DLL오프 구간 신호(DLLOFF_P)가 하이 레벨로 인에이블되면, 상기 DLL 오프 구간 신호(DLLOFF_P)가 하이 레벨이 되는 시점에서 도 6(e)의 DLL 오프 신호(DLLOFF)는 하이 레벨이 된다. 따라서, DLL전원 제어 신호(DLLIVCON)는 도 6(f)와 같이 로우 레벨로 디스에이블된다. 이러한 과정을 도 1을 참조하여 구체적으로 기술하면 다음과 같다. 즉, DLL오프 구간 신호(DLLOFF_P)가 인에이블되고, DLL오프 신호(DLLOFF)가 하이 레벨이 되면 제1전원 인에이블 신호(DV_EN1)는 하이 레벨이 된다. 따라서, 도 1의 노아 게이트(136)의 출력 신호는 로우 레벨이 되어 오아 게이트(138)를 통하여 출력되는 DLL전원 제어 신호(DLLIVCON)는 로우 레벨로 설정된다. 또한, DLL오프 구간 신호(DLLOFF_P)가 다시 로우 레벨이 되면, DLL전원 제어 신호(DLLIVCON)는 하이 레벨이 된다.

이와 같이, DLL오프 구간 동안에는 상기 DLL오프 신호(DLLOFF)에 의해 DLL(150)로 전원이 공급되지 않도록 제어한다.

본 발명에 따르면, 반도체 장치에 전원이 공급되는 단계에서 DLL에 전원이 인가되도록 전원 제어 신호를 인에이블함으로써 DLL의 공급 전원이 빠른 시간 내에 충분히 안정된 레벨로 유지될 수 있다는 효과가 있다. 또한, 디폴트에 의해 설정된 DLL 온/오프에 따라서 전원 공급 회로가 온/오프 되도록 칩 제조 단계에서 구현할 수 있을 뿐만 아니라, 테스트 모드에서 외부 신호를 이용하여 DLL를 테스트할 수 있다는 효과가 있다.

Claims

지연 동기 루프(DLL)의 전원 제어 장치에 있어서,

외부에서 인가되는 지연 동기 루프 온/오프 제어 신호와, 소정 제1어드레스 및 지연 동기 루프 오프 구간 신호에 응답하여 상기 지연 동기 루프의 전원 공급을 인에이블 또는 디스에이블하기 위한 제1전원 인에이블 신호를 생성하는 지연 동기 루프 인에이블 제어부;

초기 전압 설정 신호를 입력하여 디폴트로 설정된 지연 동기 루프의 온/오프 여부에 따라서 상기 지연 동기 루프의 전원 공급을 제어하기 위한 제2전원 인에이블 신호를 생성하는 디폴트 지연 동기 루프 온/오프 제어부;

상기 디폴트 지연 동기 루프 온/오프 제어부에 의해 설정된 상태에서 상기 지연 동기 루프를 테스트 모드로 동작시키기 위해, 외부에서 인가되는 테스트 모드 제어 신호와 제2어드레스 및 상기 초기 전압 설정 신호에 응답하여 제3전원 인에이블 신호를 생성하는 테스트 모드 제어부; 및

상기 제1 내지 제3전원 인에이블 신호를 논리 조합하여 상기 지연 동기 루프에 인가되는 전원 전압을 제어하기 위한 전원 제어 신호를 생성하는 전원 제어 신호 출력부를 구비하는 것을 특징으로 하는 지연 동기 루프의 전원 제어 장치.
제1항에 있어서, 상기 지연 동기 루프 인에이블 제어부는,

상기 지연 동기 루프 온/오프 제어 신호에 응답하여 상기 제1어드레스를 제1노드로 전달하는 제1전송 게이트;

상기 지연 동기 루프 오프 구간 신호에 응답하여 내부적으로 생성되는 지연 동기 루프 오프 신호를 상기 제1노드로 전달하는 제2전송 게이트;

상기 제1노드와 접지 전위 사이에 연결되고, 상기 초기 전압 설정 신호의 반전된 신호에 응답하여 온/오프되는 제1트랜지스터;

상기 제1노드의 전압을 반전시켜 제2노드로 출력하는 제1래치; 및

상기 제2노드의 전압을 반전시켜 상기 제1전원 인에이블 신호를 생성하는 제1인버터를 구비하는 것을 특징으로 하는 지연 동기 루프의 전원 제어 장치.
제2항에 있어서, 상기 디폴트 지연 동기 루프 온/오프 제어부는,

상기 초기 전압 설정 신호를 반전시키는 제2인버터;

상기 제2인버터의 출력과 게이트가 연결되고, 소스 또는 드레인이 전원 전압과 연결되는 제2트랜지스터;

상기 제2인버터의 출력과 게이트가 연결되고, 소스 또는 드레인이 접지 전위와 연결되는 제3트랜지스터;

상기 제2트랜지스터의 드레인 또는 소스와 일측이 연결되고, 상기 제3트랜지스터의 드레인 또는 소스와 타측이 연결되어 상기 디폴트의 설정 조건에 따라서 선택적으로 커팅되는 퓨즈;

상기 퓨즈의 타측과 입력이 연결되는 제3인버터;

상기 퓨즈의 타측과 접지 전위 사이에 드레인 및 소스가 연결되고, 상기 제3인버터의 출력과 게이트가 연결되는 제4트랜지스터;

상기 제3인버터의 출력을 반전시켜 제1레벨을 갖는 상기 제2전원 인에이블 신호를 생성하는 제4인버터; 및

상기 디폴트의 설정 조건에 따라서 상기 제4인버터의 출력과 선택적으로 입력이 연결되고, 상기 입력이 연결된 상태에서 상기 제4인버터의 출력 신호를 반전시켜 제2레벨을 갖는 상기 제2전원 인에이블 신호를 생성하는 제5인버터를 구비하는 것을 특징으로 하는 지연 동기 루프의 전원 제어 장치.