CN106873690B - 针对于接口电路的方法及设备 - Google Patents

针对于接口电路的方法及设备 Download PDF

Info

Publication number
CN106873690B
CN106873690B CN201610812451.4A CN201610812451A CN106873690B CN 106873690 B CN106873690 B CN 106873690B CN 201610812451 A CN201610812451 A CN 201610812451A CN 106873690 B CN106873690 B CN 106873690B
Authority
CN
China
Prior art keywords
circuit
coupled
signal
output
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610812451.4A
Other languages
English (en)
Other versions
CN106873690A (zh
Inventor
刘慜
赖柏嘉
查尔斯·清乐·吴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN106873690A publication Critical patent/CN106873690A/zh
Application granted granted Critical
Publication of CN106873690B publication Critical patent/CN106873690B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F5/00—Systems for regulating electric variables by detecting deviations in the electric input to the system and thereby controlling a device within the system to obtain a regulated output
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)

Abstract

本申请案涉及针对于接口电路的方法及设备。一种接口电路包含经耦合以将单端信号转换为中间差分信号的预驱动器。输出驱动器经耦合以将所述中间差分信号转换为响应于模式选择信号及第二供应电压而具有可变输出摆幅的输出差分信号。复制偏置电路经耦合以接收第一供应电压、所述模式选择信号及开路端接启用信号以产生偏置信号。内部调节器经耦合以接收所述偏置信号及所述第一供应电压以响应于所述偏置信号而将所述第二电压供应到所述输出驱动器。开路端接电路耦合到所述输出驱动器的输出，且经耦合以接收所述开路端接启用信号以响应于所述开路端接启用信号而将内部负载耦合到所述输出驱动器的所述输出。

Description

针对于接口电路的方法及设备
技术领域
本发明大体来说涉及电路。更特定来说，本发明的实例涉及发射信号的接口电路。
背景技术
电子电路消耗电力来操作。当在电子电路元件之间通信时，电子信号通常是跨越耦合于电路元件之间的电导体而发射及接收。所述通信通常利用跨越电子电路的输入与输出电路之间的电导体发射及接收的电压及/或电流来实现。
存在设计者在设计需要与其它电路介接的电子电路时必须考虑的许多设计选择。举例来说，对于电路设计者来说，将接口电路设计成具有发射器与接收器电路之间的匹配阻抗以便减少在彼此通信的各种电路元件之间的发射线中发生的损耗及反射通常是必要的。另外，电路设计还通常采用如各规范中所陈述的通信信号中的固定预定电压摆幅以便使发射器与接收器电路跨越所述电路之间的通信线彼此可靠地通信。
发明内容
在一方面中，本发明涉及一种用于发射信号的接口电路，其包括：预驱动器，其经耦合以接收单端信号，其中所述预驱动器经耦合以将所述单端信号转换为中间差分信号，其中所述中间差分信号响应于供应到所述预驱动器的第一供应电压而具有第一电压摆幅；输出驱动器，其经耦合以从所述预驱动器接收所述中间差分信号，其中所述输出驱动器经耦合以将所述中间差分信号转换为输出差分信号，其中所述输出差分信号响应于供应到所述输出驱动器的第二供应电压而具有第二电压摆幅；复制偏置电路，其经耦合以接收所述第一供应电压以产生偏置信号，其中所述复制偏置电路经耦合以接收开路端接启用信号以响应于所述开路端接启用信号而调整所述偏置信号；内部调节器，其经耦合以接收所述偏置信号及所述第一供应电压以响应于所述偏置信号而将所述第二电压供应到所述输出驱动器；及开路端接电路，其耦合到所述输出驱动器的输出，其中所述开路端接电路经耦合以接收所述开路端接启用信号以响应于所述开路端接启用信号而将内部负载耦合到所述输出驱动器的所述输出。
在另一方面中，本发明涉及一种产生输出差分信号的方法，其包括：利用经耦合以从第一供应电压被供应电力的预驱动器电路来将单端信号转换为具有第一电压摆幅的中间差分信号；选择模式以确定所述输出差分信号的第二电压摆幅；确定是否启用开路端接启用信号；利用经耦合以从所述第一供应电压被供应电力的复制偏置电路来响应于所述所选择模式及所述开路端接启用信号而产生偏置信号；响应于所述偏置信号而使经耦合以从所述第一供应电压被供应电力的内部调节器电路偏置以产生第二供应电压；及利用经耦合以从所述第二供应电压被供应电力的输出驱动器电路来响应于所述中间差分信号而产生所述输出差分信号。
附图说明
参考以下各图描述本发明的非限制性及非穷尽性实例，其中贯穿各种视图，相似参考编号是指相似部件，除非另有规定。
图1是图解说明根据本发明的教示的用于发射信号的接口电路的一个实例的框图。
图2是图解说明根据本发明的教示的用于发射信号的接口电路的详细实例的示意图。
图3是图解说明根据本发明的教示的用于产生输出差分信号的过程的一个实例的流程图。
贯穿图式的数个视图，对应参考字符指示对应组件。所属领域的技术人员将了解，各图中的元件是为简单及清晰起见而图解说明的，且未必按比例绘制。举例来说，为帮助改进对本发明的各种实施例的理解，各图中的元件中的一些元件的尺寸可能相对于其它元件被放大。并且，通常不描绘在商业上可行的实施例中有用或必需的常见而众所周知的元件以便促进对本发明的这些各种实施例的较不受阻碍的观看。
具体实施方式
如将展示，揭示针对于发射具有可变输出摆幅及开路端接模式的信号的接口电路的方法及设备。在以下说明中，陈述众多特定细节以便提供对本发明的透彻理解。在以下说明中，陈述众多特定细节以提供对实施例的透彻理解。然而，相关领域的技术人员将认识到，本文中所描述的技术可在不具有所述特定细节中的一或多者的情况下实践或者可借助其它方法、组件、材料等来实践。在其它实例中，未详细展示或描述众所周知的结构、材料或操作以避免使某些方面模糊。
贯穿本说明书对“一个实施例”、“一实施例”、“一个实例”或“一实例”的提及意指结合实施例或实例所描述的特定特征、结构或特性包含于本发明的至少一个实施例或实例中。因此，贯穿本说明书的各个地方中出现的例如“在一个实施例中”或“在一个实例中”的短语未必全部指相同实施例或实例。此外，在一或多个实施例或实例中，可以任何适合方式来组合特定特征、结构或特性。下文是通过参考附图对在本发明的实例的说明中所使用的术语及元件的详细说明。
如将论述，下文详细地描述可发射具有可定制可变输出摆幅及包含不匹配阻抗的开路端接模式的信号的接口电路的实例，其给电路设计者提供额外灵活性：任选地配置接口电路以在支持可落在规范范围以外的经增加发射输出能力及开路端接模式的应用(例如，根据本发明的教示，其中发射与接收电路之间的距离足够短以容忍不同电压摆幅及/或阻抗不匹配的情况)中实现所述经增加发射输出能力及开路端接模式。
为了图解说明，图1是图解说明根据本发明的教示的用于发射信号的接口电路100的一个实例的框图。如所描绘实例中所展示，接口电路100包含经耦合以接收数据输入信号DIN 102的预驱动器104。在一个实例中，数据输入信号DIN 102是可以单个导体上的电压信号表示的单端信号，如所展示。在实例中，预驱动器104经耦合以将单端信号数据输入信号DIN 102转换为预驱动器的差分对输出106及108处的中间差分信号，如所展示。在一个实例中，预驱动器104经耦合以从第一供应电压VDD 110供电以在产生预驱动器104的中间差分信号输出时产生跨越差分对输出106及108的第一电压摆幅。在一个实例中，第一供应电压VDD 110等于“正常”供应电压(例如1.2伏)，且跨越差分对输出106及108的第一电压摆幅介于从0伏到1.2伏的范围内。在其它实例中，应了解，第一供应电压VDD 110及第一电压摆幅可具有其它值且仍享有本发明的益处。在实例中，差分对输出106及108为互补输出，如以在输出108上有小圆圈且在输出106上无圆圈来表示。因此，当输出106上的信号为高时，输出108上的信号为低，且反之亦然。
输出驱动器112经耦合以从预驱动器104的差分对输出106及108接收中间差分信号。在实例中，输出驱动器112经耦合以将来自差分对输出106及108的中间差分信号转换为输出驱动器112的差分对输出DP 112及DN 114处的输出差分信号。在一个实例中，输出驱动器112经耦合以从第二供应电压VDDio 116供电以在产生输出驱动器112的输出差分信号输出时产生跨越差分对输出DP 112及DN 114的第二电压摆幅。在一个实例中，第二供应电压VDDio 116等于“较低”供应电压(例如0.4伏)，且跨越差分对输出DP 112及DN 114的第二电压摆幅介于从0.1伏到0.3伏的范围内。因此，第二供应电压VDDio 116小于第一供应电压VDD 110，且第二电压摆幅小于第一电压摆幅。在其它实例中，应了解，第二供应电压VDDio116及第二电压摆幅可具有其它值且仍享有本发明的益处。举例来说，在其它实例中，应了解，针对接收器端接模式，跨越差分对输出DP 112及DN 114的第二电压摆幅可介于从大约0.25*VDDio到0.75*VDDio的范围内。在另一实例中，针对开路接收器端接模式，所述电压摆幅可介于从0*VDDio到VDDio的范围内。在实例中，差分对输出DP 112及DN 114为互补输出，如以在输出DN 114上有小圆圈且在输出DP 112上无圆圈来表示。因此，当输出DP 112上的信号为高时，输出DN 114上的信号为低，且反之亦然。
在所说明实例中，复制偏置电路120经耦合以接收第一供应电压VDD 110及开路端接启用信号128以产生对开路端接启用信号128做出响应的偏置信号122。另外，图1中所描绘的实例还展示复制偏置电路120进一步经耦合以接收模式选择信号126，且偏置信号122进一步是由复制偏置电路120响应于模式选择信号126而产生。如下文将进一步详细地论述，根据本发明的教示，开路端接启用信号128适于在包含于接收电路130中的外部负载RLOAD 132经耦合以从输出驱动器112接收输出差分信号的情况下被停用。另外，如下文将进一步详细地论述，根据本发明的教示，模式选择信号126可用于调整由输出驱动器112产生的输出差分信号的电压摆幅。
如所描绘实例中所展示，内部调节器118经耦合以接收第一供应电压VDD 110以将第二电压VDDio 116供应到输出驱动器112。在一个实例中，内部调节器118调节第二供应电压VDDio 116，且可因此在产生第二供应电压VDDio 116时提供经改进电力供应抑制比(PSRR)。在一个实例中，内部调节器118经耦合以响应于偏置信号122而产生第二供应电压VDDio 116，所述偏置信号是经耦合以从复制偏置电路120接收。
如图1中所描绘的实例中所展示，开路端接电路124耦合到输出驱动器112的输出处的差分对输出DP 112及DN 114。开路端接电路124经耦合以接收开路端接启用信号128。如下文将更详细地论述，开路端接电路124响应于开路端接启用信号128而将内部负载耦合到输出驱动器112的输出。在操作中，开路端接启用信号128可在接收电路130的外部负载RLOAD 132不耦合到输出驱动器112(这将因此导致输出驱动器112的输出处的阻抗不匹配)的情况下被启用。因此，开路端接电路124在开路端接启用信号128被启用的情况下将内部负载耦合到输出驱动器112的输出以节省电力且改进效率。然而，如果包含于接收电路130中的外部负载RLOAD 132耦合到输出驱动器112的输出，那么开路端接电路124被停用且不将内部负载耦合到输出驱动器112的输出，这是因为阻抗跨越差分对输出DP 112及DN 114在输出驱动器112与接收器130之间得到匹配。在一个实例中，负载RLOAD 132提供100欧姆的电阻。
图2是图解说明根据本发明的教示的用于发射信号的接口电路200的详细实例的示意图。在所描绘实例中，应了解，图2的接口电路200可为图1的接口电路100的实例中的一者，且下文所提及的类似命名及编号的元件以类似于如上文所描述而耦合及起作用。因此，下文还可出于解释目的而参考图1中的元件。
如所描绘实例中所说明，图2的接口电路200包含预驱动器204，所述预驱动器经耦合以将单端信号数据输入信号DIN 202转换为差分对互补输出206及208处的中间差分信号。输出驱动器212经耦合以从差分对输出206及208接收中间差分信号以将中间差分信号转换为输出驱动器212的差分对输出DP 212及DN 214处的输出差分信号。在一个实例中，输出驱动器212经耦合以从第二供应电压VDDio 216供电以产生跨越互补差分对输出DP 212及DN 214的第二电压摆幅。
如所描绘实例中所展示，内部调节器218B经耦合以接收供应电压VDD 210以将第二电压VDDio 216供应到输出驱动器212。在一个实例中，内部调节器218B调节第二供应电压VDDio 216，且可因此在产生第二供应电压VDDio 216时提供经改进电力供应抑制比(PSRR)。在图2中所描绘的实例中，内部调节器218B为源极跟随器耦合晶体管，其包含控制端子，所述控制端子经耦合以从复制偏置电路220接收偏置信号222以产生第二供应电压VDDio 216，如所展示。
在一个实例中，复制偏置电路220还经耦合以接收供应电压VDD 210(如所展示)以产生偏置信号222。在所描绘实例中，复制偏置电路还经耦合以接收开路端接启用信号228。如先前所提及，开路端接启用信号228适于在输出驱动器212被端接使得包含于接收电路130中的外部负载RLOAD 132(举例来说，如图1中所展示)经耦合以通过输出端子DP 212及DN 214从输出驱动器212接收输出差分信号的情况下被停用。换一种方式说，开路端接启用信号228适于在假设无外部负载耦合到输出驱动器212的输出端子DP 212及DN 214的情况下被启用。
在操作中，如果开路端接启用信号228被启用，那么开路端接晶体管248A接通，且晶体管240A通过反相器250关断。另一方面，如果开路端接启用信号228被停用，那么开路端接晶体管248A关断，且晶体管240A通过反相器250接通。
复制偏置电路220包含复制偏置电路路径，偏置电流IBIAS 252A被传导穿过所述复制偏置电路路径以产生偏置信号222。在图2中所描绘的实例中，偏置电流IBIAS 252A被传导穿过的复制偏置电路路径包含晶体管234A及电阻器236A。如果开路端接启用信号228被停用且开路端接晶体管248A关断且晶体管240A接通，那么复制偏置电路路径从电阻器236A继续穿过电阻器232A、电阻器238A及晶体管240A，如所展示。在实例中，晶体管234A的控制端子经耦合以接收“接通”信号(如所展示)，使得晶体管234A开关保持闭合且传导偏置电流IBIAS 252A。另一方面，如果开路端接启用信号228被启用且开路端接晶体管248A接通且晶体管240A关断，那么复制偏置电路路径替代地从电阻器236A继续穿过开路端接晶体管248A。
如图2中所描绘的实例中所展示，复制偏置电路220还包含比较器242，所述比较器具有第一输入(图解说明为图2中的比较器242的非反相输入)，所述第一输入经耦合以从对模式选择信号226做出响应的模式选择电路244接收参考电压。在所描绘实例中，模式选择电路244图解说明为多路复用器且经耦合以响应于模式选择信号226而将(举例来说)0.3伏或0.15伏或者0.2伏作为参考电压提供到比较器242。应了解，上文所提及的实例性电压是出于解释目的而提供，且可利用其它电压值且享有本发明的益处。如先前所提及，根据本发明的教示，模式选择信号226可用于通过调整用于产生偏置信号222的参考电压而调整由输出驱动器212产生的输出差分信号的电压摆幅，所述偏置信号用于调节提供到输出驱动器212的VDDio 216电压，所述电压产生由输出驱动器212产生的输出差分信号的电压摆幅。
继续图2中所描绘的实例，比较器242还包含第二输入(图解说明为图2中的比较器242的反相输入)，所述第二输入经耦合以从偏置电路路径接收反馈信号246以产生比较器242的输出处的偏置信号222。在实例中，所述反馈信号是沿着偏置电路路径在电阻器236A与电阻器232A之间的端子处产生。
复制偏置电路220还包含耦合到偏置电路路径的晶体管218A，如所展示。在所描绘实例中，应了解，晶体管218A为源极跟随器耦合晶体管且为晶体管218B的复制品。如同内部调节器的晶体管218B，晶体管218A也经耦合以接收供应电压VDD 210(如所展示)以产生偏置信号222。晶体管218A还包含控制端子，所述控制端子经耦合以从比较器242接收偏置信号222。因此，在所描绘实例中，响应于偏置信号222而被传导穿过晶体管218A与晶体管218B的电流彼此成比例。
举例来说，如下文将进一步详细地论述，在一个实例中，经传导穿过晶体管218A与晶体管218B的电流大致彼此相等。在另一实例中，复制偏置电路220为输出驱动器212的经比例缩减版本以节省电力及大小。举例来说，在一个实例中，经传导穿过晶体管218A的电流经比例缩减为经传导穿过晶体管218B的电流的(举例来说)25％。在此实例中，晶体管218A可为晶体管218B的大小的四分之一。
根据本发明的教示，在其中从模式选择电路244选择的参考电压等于0.3伏的实例中，用于控制内部调节器的晶体管218B的偏置信号222提供等于大约0.4伏的第二供应电压VDDio 216，这导致通过输出端子DP 212及DN 214供应到接收器130的输出差分信号中的0.1伏到0.3伏的第二电压摆幅。在其它实例中，应了解，根据本发明的教示，从模式选择电路244选择的参考电压具有除0.3伏外的值，且不同电压摆幅可被提供到输出差分信号。
在图2中所描绘的实例中，开路端接电路230经耦合以接收开路端接启用信号228，且耦合到输出驱动器212的输出端子DP 212及DN 214。如所说明实例中所展示，开路端接电路230包含耦合到输出端子DP 212的开路端接晶体管248B及耦合到输出端子DN 214的开路端接晶体管248C。如先前所提及，开路端接启用信号228适于在包含于接收电路130中的外部负载RLOAD 132耦合到输出端子DP 212及DN 214的情况下被停用。换一种方式说，开路端接启用信号228适于在假设无外部负载耦合到输出端子DP 212及DN 214的情况下被启用。
在操作中，如果开路端接启用信号228被启用，那么可假设无外部RLOAD 132耦合到输出端子DP 212及DN 214，且开路端接晶体管248B及248C因此接通。因此，根据本发明的教示，在无外部负载耦合到输出端子DP 212及DN 214的情况下，开路端接晶体管248B及248C在被连接时将内部负载提供到输出驱动器212。如下文将进一步详细地论述，应了解，通过给内部负载提供开路端接晶体管248B及248C，存在耦合到源极跟随器耦合晶体管218B的负载。在无负载耦合到源极跟随器耦合晶体管218B的情况下，输出端子DP 212及DN 214处的输出“1”电压电平将增加到与存在耦合到源极跟随器耦合晶体管218B的负载时相比大致较高的电平。当开路端接启用信号228被停用时，可假设外部RLOAD 132耦合到输出端子DP 212及DN 214以将负载提供到源极跟随器耦合晶体管218B，且开路端接晶体管248B及248C可因此关断。
如图2中所描绘的实例中所展示，输出驱动器包含第一及第二电路路径，第一内部电流IP 252B及第二内部电流IN 252C可分别被传导穿过所述第一及第二电路路径以产生输出DP 212及输出DN 214处的输出差分信号的第一及第二输出信号。在其中开路端接启用信号228被停用且假设外部RLOAD 132耦合到输出端子DP 212及DN 214且开路端接晶体管248B及248C因此关断的实例中，第一内部电流IP 252B被传导穿过的第一电路路径包含晶体管234B、电阻器236B、耦合到输出端子DP 212及DN 214的RLOAD 132的外部电阻、电阻器238B及晶体管240B。第二内部电流IN 252C被传导穿过的第二电路路径包含晶体管234C、电阻器236C、耦合到输出端子DP 212及DN 214的RLOAD 132的外部电阻、电阻器238C及晶体管240C。在操作中，预驱动器204的产生中间差分信号的第一互补输出206及第二互补输出208用于控制输出驱动器的第一及第二电路路径的晶体管。举例来说，在所描绘实例中，预驱动器204的第一互补输出206经耦合以控制第一电路路径中的晶体管234B及晶体管240B。预驱动器204的第二互补输出208经耦合以控制第二电路路径中的晶体管234C及晶体管240C。由于预驱动器204的输出206及208为互补输出，因此应了解，一次仅第一内部电流IP 252B及第二内部电流IN 252C中的一者传导。
在其中开路端接启用信号228被启用，假设无外部RLOAD 132耦合到输出端子DP212及DN 214且在输出端子DP 212与DN 214之间存在开路电路的实例中。在此情形中，开路端接晶体管248B及248C响应于开路端接启用信号228被启用而接通。如此，第一内部电流IP 252B被传导穿过的第一电路路径包含晶体管234B、电阻器236B及开路端接晶体管248B。第二内部电流IN 252C被传导穿过的第二电路路径包含晶体管234C、电阻器236C及开路端接晶体管248C。
如上文所提及，在一个实例中，输出驱动器212的第一电路路径及第二电路路径以及复制偏置电路220的偏置电路路径全部为彼此的复制品，使得偏置电流IBIAS 252A在第一内部电流IP 252B被传导时与第一内部电流IP 252B成比例，且使得偏置电流IBIAS 252A在第二内部电流IN 252C被传导时与第二内部电流IN 252C成比例。
举例来说，在一个实例中，偏置电流IBIAS 252A在第一内部电流IP 252B被传导时大致等于第一内部电流IP 252B，且偏置电流IBIAS 252A在第二内部电流IN 252C被传导时大致等于第二内部电流IN 252C。如此，晶体管234A、234B及234C为彼此的复制品。另外，晶体管240A、240B及240C也是彼此的复制品。此外，开路端接晶体管248A、248B及248C也是彼此的复制品。类似地，电阻器236A、236B及236C具有大致相同电阻，且电阻器238A、238B及238C具有大致相同电阻。此外，电阻器232A的电阻与接收器130的电阻RLOAD 132大致相同。在一个实例中，RLOAD 132大致等于100欧姆。
在另一实例中，如上文所提及，复制偏置电路220为输出驱动器212的经比例缩减版本以节省电力及大小。举例来说，在一个实例中，偏置电流IBIAS 252A经比例缩减为第一内部电流IP 252B或第二内部电流IN 252C(在传导时)的(举例来说)的25％。在此实例中，针对复制偏置电路220的0.25X比例缩减版本，晶体管234A及240A可分别为晶体管234B及234C以及晶体管240B及240C的大小的四分之一。在实例中，电阻器236A及238A可分别为电阻器236B及236C以及238B及236C的值的四倍，且电阻器232A可为RLOAD 132的电阻的值的四倍。此外，在实例中，开路端接晶体管248A为开路端接晶体管248B及248C的大小的四分之一。当然，应了解，用于复制偏置电路220的这些25％比例因数实例是出于解释目的而提供，且在其它实例中，根据本发明的教示，复制偏置电路220可以其它因数比例缩放。
图3是图解说明根据本发明的教示的用于产生输出差分信号的过程300的一个实例的流程图。在所描绘实例中，应了解，图3的过程300描述可利用图2的实例性接口电路200或图1的实例性接口电路100的过程，且下文所提及的类似命名及编号的元件以类似于如上文所描述而耦合及起作用。因此，下文还可出于解释目的而参考图1及/或图2中的元件。另外，应了解，在图3中发生的过程中的一些或所有过程的次序不应视为限制性的。相反，受益于本发明的所属领域的一般技术人员将理解，可以未图解说明的多种次序或甚至并行地执行所述过程中的一些过程。
在过程框354处，将单端信号转换为具有第一电压摆幅的中间差分信号。举例来说，如上文实例中所描述，预驱动器104或204可经耦合以接收待转换为输出106及108或者输出206及208处的具有第一电压摆幅的中间差分信号的单端数据输入信号102或202。在过程框356处，选择模式以确定输出差分信号的第二电压摆幅。举例来说，如上文实例中所描述，模式选择电路244可接收模式选择信号126或226以选择在产生偏置信号122或222时可用于调节第二供应电压VDDio 116或216的参考电压，所述第二供应电压由输出驱动器112或212用于产生输出差分信号的电压摆幅。
在过程框358处，确定启用还是停用开路端接启用信号。如所论述，开路端接启用信号可在假设无外部负载耦合到输出驱动器112或212的输出时被启用，且开路端接启用信号可在存在耦合到输出驱动器112或212的输出的外部负载时被停用。在过程框360处，利用复制偏置电路响应于所选择模式及开路端接启用信号而产生偏置信号。
在过程框362处，经耦合以接收第一供应电压的内部调节器电路响应于偏置信号而产生第二供应电压。举例来说，内部调节器118或218B经耦合以接收VDD 110或210以响应于偏置信号122或222而产生第二供应电压VDDio 116或216。在过程框364处，利用经耦合以从第二供应电压被供应电力的输出驱动器电路响应于中间差分信号而产生输出差分信号。举例来说，响应于来自输出106及108或者输出206及208的中间差分信号而在输出DP 112及DN 114或者输出DP 212及DN 214处产生输出差分信号。
包含发明摘要中所描述内容的本发明的所说明实例的以上说明并不打算为穷尽性或限制于所揭示的精确形式。尽管出于说明性目的而在本文中描述本发明的特定实施例及实例，但可在不背离本发明的较宽广精神及范围的情况下做出各种等效修改。实际上，应了解，特定实例性电压、电流、频率、电力范围值、时间等是出于解释目的而提供且根据本发明的教示还可在其它实施例及实例中采用其它值。
鉴于上文详细说明，可对本发明的实例做出这些修改。所附权利要求书中使用的术语不应理解为将本发明限制于说明书及权利要求书中所揭示的特定实施例。相反，所述范围将完全由所附权利要求书来确定，权利要求书将根据权利要求解释的所确立原则来加以理解。因此，本说明书及各图应视为说明性的而非限制性的。

Claims (22)

1.一种用于发射信号的接口电路，其包括：
预驱动器，其经耦合以接收单端信号，其中所述预驱动器经耦合以将所述单端信号转换为中间差分信号，其中所述中间差分信号响应于供应到所述预驱动器的第一供应电压而具有第一电压摆幅；
输出驱动器，其经耦合以从所述预驱动器接收所述中间差分信号，其中所述输出驱动器经耦合以将所述中间差分信号转换为输出差分信号，其中所述输出差分信号响应于供应到所述输出驱动器的第二供应电压而具有第二电压摆幅；
复制偏置电路，其经耦合以接收所述第一供应电压以产生偏置信号，其中所述复制偏置电路经耦合以接收开路端接启用信号以响应于所述开路端接启用信号而调整所述偏置信号；
内部调节器，其经耦合以接收所述偏置信号及所述第一供应电压以响应于所述偏置信号而将所述第二电压供应到所述输出驱动器；及
开路端接电路，其耦合到所述输出驱动器的输出，其中所述开路端接电路经耦合以接收所述开路端接启用信号以响应于所述开路端接启用信号而将内部负载耦合到所述输出驱动器的所述输出。
2.根据权利要求1所述的接口电路，其中所述输出驱动器包含第一及第二电路路径，第一及第二内部电流分别被传导穿过所述第一及第二电路路径以产生所述输出差分信号的第一及第二输出信号，其中所述复制偏置电路包含偏置电路路径，偏置电流被传导穿过所述偏置电路路径以产生所述偏置信号，其中所述第一电路路径、所述第二电路路径及所述偏置电路路径全部为彼此的复制品，使得所述偏置电流在所述第一内部电流被传导时与所述第一内部电流成比例，且使得所述偏置电流在所述第二内部电流被传导时与所述第二内部电流成比例。
3.根据权利要求2所述的接口电路，其中所述偏置电流在所述第一内部电流被传导时大致等于所述第一内部电流，且其中所述偏置电流在所述第二内部电流被传导时大致等于所述第二内部电流。
4.根据权利要求2所述的接口电路，其中所述复制偏置电路进一步经耦合以接收模式选择信号以响应于所述模式选择信号而调整所述偏置信号以调整所述第二供应电压，从而调整所述第二电压摆幅。
5.根据权利要求4所述的接口电路，其中所述复制偏置电路包括：
模式选择电路，其经耦合以接收所述模式选择信号以响应于所述模式选择信号而输出参考电压；
比较器，其经耦合具有经耦合以从所述模式选择电路接收所述参考电压的第一输入及经耦合以从所述偏置电路路径接收反馈信号的第二输入，其中所述比较器具有经耦合以产生所述偏置信号的输出；及
第一晶体管，其耦合到偏置电路路径，其中所述第一晶体管包含经耦合以接收所述偏置信号的控制端子，其中所述第一晶体管经耦合以接收所述第一供应电压，其中所述偏置电流响应于所述偏置信号而被传导穿过所述第一晶体管及所述偏置电路路径。
6.根据权利要求5所述的接口电路，其中所述内部调节器包括耦合到所述第一及第二电路路径的第二晶体管，其中所述第二晶体管经耦合以接收所述第一供应电压，其中所述第二晶体管包含控制端子，所述控制端子经耦合以接收所述偏置信号使得响应于所述偏置信号而产生供应到所述输出驱动器的所述第二电压。
7.根据权利要求6所述的接口电路，其中所述第一晶体管为源极跟随器耦合晶体管，且其中所述第二晶体管为源极跟随器耦合晶体管。
8.根据权利要求2所述的接口电路，其中所述第一电路路径、所述第二电路及所述偏置电路路径中的每一者包含：
第三晶体管；及
第一电阻器，其耦合到所述第三晶体管。
9.根据权利要求8所述的接口电路，其中如果所述开路端接启用信号被停用，那么所述第一电路路径、所述第二电路及所述偏置电路路径中的每一者进一步包含：
第二电阻器，其耦合到所述第一电阻器；
第三电阻器，其耦合到所述第二电阻器；及
第四晶体管，其耦合到所述第三电阻器。
10.根据权利要求8所述的接口电路，其中如果所述开路端接启用信号被启用，那么所述第一电路路径、所述第二电路及所述偏置电路路径中的每一者进一步包含耦合到第一电阻器的开路端接启用晶体管。
11.根据权利要求9所述的接口电路，其中所述第一及第二电路路径提供所述输出驱动器的第一及第二互补输出以产生经耦合以由耦合到所述输出驱动器的外部负载接收的所述输出差分信号，其中所述第一及第二电路路径中的所述第二电阻器为所述外部负载的负载电阻，且其中所述偏置电路路径中的所述第二电阻器具有与所述外部负载的所述负载电阻成比例的电阻。
12.根据权利要求9所述的接口电路，其中所述预驱动器具有经耦合以产生所述中间差分信号的第一及第二互补输出，其中所述预驱动器的所述第一互补输出经耦合以控制所述第一电路路径中的所述第三及第四晶体管，且其中所述预驱动器的所述第二互补输出经耦合以控制所述第二电路路径中的所述第三及第四晶体管。
13.根据权利要求1所述的接口电路，其中所述输出差分信号的所述第二电压摆幅小于所述中间差分信号的所述第一电压摆幅。
14.根据权利要求1所述的接口电路，其中所述开路端接启用信号适于在包含于接收电路中的外部负载经耦合以从所述输出驱动器接收所述输出差分信号的情况下被停用。
15.一种产生输出差分信号的方法，其包括：
利用经耦合以从第一供应电压被供应电力的预驱动器电路来将单端信号转换为具有第一电压摆幅的中间差分信号；
选择模式以确定所述输出差分信号的第二电压摆幅；
确定是否启用开路端接启用信号；
利用经耦合以从所述第一供应电压被供应电力的复制偏置电路来响应于所选择的模式及所述开路端接启用信号而产生偏置信号；
响应于所述偏置信号而使经耦合以从所述第一供应电压被供应电力的内部调节器电路偏置以产生第二供应电压；及
利用经耦合以从所述第二供应电压被供应电力的输出驱动器电路来响应于所述中间差分信号而产生所述输出差分信号。
16.根据权利要求15所述的方法，其进一步包括：
将接收器电路耦合到所述输出驱动器；及
利用接收器电路来接收所述输出差分信号。
17.根据权利要求15所述的方法，其中所述确定是否启用所述开路端接启用信号包括确定接收电路是否被耦合到所述输出驱动器，其中所述方法进一步包括：
在所述开路端接启用信号被启用的情况下，将内部负载耦合到所述输出驱动器的输出；及
在所述开路端接启用信号被启用的情况下，将开路端接晶体管耦合到包含于所述复制偏置电路中的偏置电路路径。
18.根据权利要求15所述的方法，其中产生所述偏置信号包括：
将偏置电流传导穿过包含于所述复制偏置电路中的偏置电路路径；
将参考电压与沿着所述偏置电路路径产生的反馈信号进行比较以产生所述偏置信号；及
响应于所述偏置信号而控制沿着所述偏置电路路径的第一晶体管以控制穿过所述偏置电路路径的所述偏置电流。
19.根据权利要求18所述的方法，其中响应于所述偏置信号而控制沿着所述偏置电路路径的所述第一晶体管包括响应于所述偏置信号而控制沿着所述偏置电路路径的第一源极跟随器耦合晶体管，且
其中使所述内部调节器电路偏置包括响应于所述偏置信号而控制经耦合以产生所述第二供应电压的第二源极跟随器耦合晶体管。
20.根据权利要求18所述的方法，其中所述预驱动器具有经耦合以产生所述中间差分信号的第一及第二互补输出，其中产生所述输出差分信号包括：
响应于所述预驱动器电路的所述第一互补输出而控制穿过包含于所述输出驱动器电路中的第一电路路径的第一内部电流；
响应于所述预驱动器电路的所述第二互补输出而控制穿过包含于所述输出驱动器电路中的第二电路路径的第二内部电流；及
在所述输出驱动器电路的第一及第二互补输出处产生所述输出差分信号，其中所述输出驱动器的所述第一互补输出是沿着所述第一电路路径产生，且其中所述输出驱动器的所述第二互补输出是沿着所述第二电路路径产生。
21.根据权利要求20所述的方法，其中所述第一电路路径、所述第二电路路径及所述偏置电路路径全部为彼此的复制品，使得所述偏置电流在所述第一内部电流响应于所述预驱动器电路的所述第一互补输出而被传导时与所述第一内部电流成比例，且使得所述偏置电流在所述第二内部电流响应于所述预驱动器电路的所述第二互补输出而被传导时与所述第二内部电流成比例。
22.根据权利要求21所述的方法，其中所述偏置电流在所述第一内部电流被传导时大致等于所述第一内部电流，且其中所述偏置电流在所述第二内部电流被传导时大致等于所述第二内部电流。
CN201610812451.4A 2015-11-24 2016-09-09 针对于接口电路的方法及设备 Active CN106873690B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/951,317 US9513655B1 (en) 2015-11-24 2015-11-24 Interface circuit with variable output swing and open termination mode for transmitting signals
US14/951,317 2015-11-24

Publications (2)

Publication Number Publication Date
CN106873690A CN106873690A (zh) 2017-06-20
CN106873690B true CN106873690B (zh) 2018-03-27

Family

ID=57399887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610812451.4A Active CN106873690B (zh) 2015-11-24 2016-09-09 针对于接口电路的方法及设备

Country Status (3)

Country Link
US (1) US9513655B1 (zh)
CN (1) CN106873690B (zh)
TW (1) TWI624746B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9910482B2 (en) 2015-09-24 2018-03-06 Qualcomm Incorporated Memory interface with adjustable voltage and termination and methods of use
US9843324B1 (en) * 2016-11-10 2017-12-12 Qualcomm Incorporated Voltage-mode SerDes with self-calibration
EP3340466A1 (en) * 2016-12-22 2018-06-27 Nxp B.V. Low voltage differential signalling device
WO2019000318A1 (zh) * 2017-06-29 2019-01-03 广东高云半导体科技股份有限公司 一种兼容mipi信号输出的通用接口电路
US10284238B1 (en) * 2018-06-11 2019-05-07 Texas Instruments Incorporated DC coupled radio frequency modulator
US11356236B2 (en) * 2019-05-16 2022-06-07 Texas Instruments Incorporated Bidirectional re-driver for half-duplex interfaces
CN112532250A (zh) * 2019-09-19 2021-03-19 亚德诺半导体国际无限责任公司 用于差分信号的模块化模拟信号多路复用器
US20230058343A1 (en) * 2021-08-19 2023-02-23 Nxp Usa, Inc. Nmos low swing voltage mode tx driver
US11846957B1 (en) 2022-09-12 2023-12-19 Nxp Usa, Inc. Signal driver circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465644A (zh) * 2007-12-21 2009-06-24 川崎微电子股份有限公司 输出驱动器电路
CN102521176A (zh) * 2011-12-01 2012-06-27 深圳市国微电子股份有限公司 微处理器中的io接口输出电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283484A (en) * 1992-10-13 1994-02-01 Motorola, Inc. Voltage limiter and single-ended to differential converter using same
US6236231B1 (en) * 1998-07-02 2001-05-22 Altera Corporation Programmable logic integrated circuit devices with low voltage differential signaling capabilities
US6441715B1 (en) * 1999-02-17 2002-08-27 Texas Instruments Incorporated Method of fabricating a miniaturized integrated circuit inductor and transformer fabrication
US7619448B2 (en) * 2007-12-17 2009-11-17 Omnivision Technologies, Inc. Replica bias circuit for high speed low voltage common mode driver
TWI420477B (zh) * 2009-03-20 2013-12-21 Realtek Semiconductor Corp 差動信號輸出裝置
US8242854B2 (en) * 2009-06-30 2012-08-14 Qualcomm, Incorporated Enhancing device reliability for voltage controlled oscillator (VCO) buffers under high voltage swing conditions
EP2491650A4 (en) * 2009-10-19 2017-10-18 Meyer Sound Laboratories, Incorporated Circuit and method for reducing noise in class d amplifiers
US8466982B2 (en) 2011-06-06 2013-06-18 Omnivision Technologies, Inc. Low common mode driver
US8928365B2 (en) * 2012-10-23 2015-01-06 Qualcomm Incorporated Methods and devices for matching transmission line characteristics using stacked metal oxide semiconductor (MOS) transistors
US9263998B2 (en) * 2013-12-16 2016-02-16 Mstar Semiconductor, Inc. Broadband single-ended input to differential output low-noise amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465644A (zh) * 2007-12-21 2009-06-24 川崎微电子股份有限公司 输出驱动器电路
CN102521176A (zh) * 2011-12-01 2012-06-27 深圳市国微电子股份有限公司 微处理器中的io接口输出电路

Also Published As

Publication number Publication date
TW201732485A (zh) 2017-09-16
US9513655B1 (en) 2016-12-06
TWI624746B (zh) 2018-05-21
CN106873690A (zh) 2017-06-20

Similar Documents

Publication Publication Date Title
CN106873690B (zh) 针对于接口电路的方法及设备
TWI593232B (zh) 單端可建置式多模式驅動器
CN101465644B (zh) 输出驱动器电路
CN102820859B (zh) 低共模驱动器
CN101083464B (zh) 包括输出电路的半导体集成电路
US9195245B2 (en) Output buffer circuit
CN107112052B (zh) 用于焊盘信号监视的负载隔离
CN109565278A (zh) 电压模式驱动器的阻抗和摆幅控制
CN106233627B (zh) 带有偏斜校正的serdes电压模式驱动器
JP5739074B2 (ja) ラインドライバのためのトライステート制御
US7307458B1 (en) Voltage mode serial interface driver with PVT compensated impedance
US8466718B2 (en) Semiconductor device
CN106776419B (zh) 用于发射信号的具有可配置可变供电电压的接口电路
US7518411B2 (en) Data receiving apparatus using semi-dual reference voltage
US8760198B2 (en) Low voltage line driver
JP3805311B2 (ja) 出力回路
CN109067388B (zh) 一种cml结构输出驱动级电路
US20040263253A1 (en) Apparatus, amplifier, system and method for receiver equalization
CN107404215B (zh) 具有宽共模电压操作范围的电压调整器及其操作方法
US20110275334A1 (en) Servo loop for quality-factor compensation in a capacitor array
US8324942B2 (en) Clock signal amplification circuit, control method thereof, and clock signal distribution circuit
US7132855B2 (en) Level shift circuit for use in semiconductor device
US7659755B1 (en) Method and apparatus including a driver for driving a floating bipolar switch
Tang et al. A 28 Gb/s 2-tap FFE source-series-terminated transmitter in 22 nm CMOS FDSOI
CN216216514U (zh) 简单产生两种电压的控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant