TWI624746B - 用於傳輸信號之介面電路及產生輸出差動信號之方法 - Google Patents

用於傳輸信號之介面電路及產生輸出差動信號之方法 Download PDF

Info

Publication number
TWI624746B
TWI624746B TW105129558A TW105129558A TWI624746B TW I624746 B TWI624746 B TW I624746B TW 105129558 A TW105129558 A TW 105129558A TW 105129558 A TW105129558 A TW 105129558A TW I624746 B TWI624746 B TW I624746B
Authority
TW
Taiwan
Prior art keywords
circuit
bias
output
signal
coupled
Prior art date
Application number
TW105129558A
Other languages
English (en)
Other versions
TW201732485A (zh
Inventor
劉慜
賴柏嘉
查理斯 坤格 吳
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Publication of TW201732485A publication Critical patent/TW201732485A/zh
Application granted granted Critical
Publication of TWI624746B publication Critical patent/TWI624746B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F5/00—Systems for regulating electric variables by detecting deviations in the electric input to the system and thereby controlling a device within the system to obtain a regulated output
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)

Abstract

一種介面電路包含經耦合以將一單端信號轉換成一中間差動信號之一預驅動器。一輸出驅動器經耦合以將該中間差動信號轉換成一輸出差動信號，該輸出差動信號回應於一模式選擇信號及一第二供應電壓而具有一可變輸出擺動。一複製偏壓電路經耦合以接收一第一供應電壓、該模式選擇信號及一開放終端啟用信號以產生一偏壓信號。一內部調節器經耦合以接收該偏壓信號及該第一供應電壓以回應於該偏壓信號而將該第二電壓供應至該輸出驅動器。一開放終端電路耦合至該輸出驅動器之一輸出，且經耦合以接收該開放終端啟用信號以回應於該開放終端啟用信號而將一內部負載耦合至該輸出驅動器之該輸出。

Description

用於傳輸信號之介面電路及產生輸出差動信號之方法
本發明大體而言係關於電路。更具體而言，本發明之實例係關於傳輸信號之介面電路。
電子電路消耗電力來操作。當在電子電路元件之間通信時，電子信號通常係跨越耦合於電路元件之間的電導體而被傳輸及接收。該等通信通常利用跨越電子電路之輸入與輸出電路之間的電導體而被傳輸及接收之電壓及/或電流來實現。
當設計者設計需要與其他電路介接之電子電路時，存在其必須考慮之諸多設計選擇。舉例而言，一電路設計者通常有必要將介面電路設計成具有傳輸與接收電路之間的匹配阻抗以便減少在彼此通信之各種電路元件之間的傳輸線中發生之損耗及反射。另外，電路設計亦通常採用如各規範中所陳述的通信信號中之固定預定電壓擺動以便使傳輸與接收電路跨越電路之間的通信線彼此可靠地通信。
100‧‧‧介面電路/實例性介面電路
102‧‧‧資料輸入信號/單端信號資料輸入信號/單端資料輸入信號
104‧‧‧預驅動器
106‧‧‧差動對輸出/輸出
108‧‧‧差動對輸出/輸出
110‧‧‧第一供應電壓
112‧‧‧輸出驅動器/差動對輸出/輸出
114‧‧‧差動對輸出/輸出
116‧‧‧第二供應電壓
118‧‧‧內部調節器
120‧‧‧複製偏壓電路
122‧‧‧偏壓信號
124‧‧‧開放終端電路
126‧‧‧模式選擇信號
128‧‧‧開放終端啟用信號
130‧‧‧接收電路/接收器
132‧‧‧外部負載/負載/電阻
200‧‧‧介面電路/實例性介面電路
202‧‧‧單端信號資料輸入信號/單端資料輸入信號
204‧‧‧預驅動器
206‧‧‧差動對互補輸出/差動對輸出/第一互補輸出/輸出
208‧‧‧差動對互補輸出/差動對輸出/第二互補輸出/輸出
210‧‧‧供應電壓
212‧‧‧輸出驅動器/差動對輸出/互補差動對輸出/輸出端子/輸出
214‧‧‧差動對輸出/互補差動對輸出/輸出端子/輸出
216‧‧‧第二供應電壓/第二電壓
218A‧‧‧電晶體
218B‧‧‧內部調節器/電晶體/源極隨耦器耦合電晶體
220‧‧‧複製偏壓電路
222‧‧‧偏壓信號
226‧‧‧模式選擇信號
228‧‧‧開放終端啟用信號
230‧‧‧開放終端電路
232A‧‧‧電阻器
234A‧‧‧電晶體
234B‧‧‧電晶體
234C‧‧‧電晶體
236A‧‧‧電阻器
236B‧‧‧電阻器
236C‧‧‧電阻器
238A‧‧‧電阻器
238B‧‧‧電阻器
238C‧‧‧電阻器
240A‧‧‧電晶體
240B‧‧‧電晶體
240C‧‧‧電晶體
242‧‧‧比較器
244‧‧‧模式選擇電路
246‧‧‧回饋信號
248A‧‧‧開放終端電晶體
248B‧‧‧開放終端電晶體
248C‧‧‧開放終端電晶體
250‧‧‧反相器
252A‧‧‧偏壓電流
252B‧‧‧第一內部電流
252C‧‧‧第二內部電流
DN‧‧‧差動對輸出/輸出/互補差動對輸出/輸出端子
DIN‧‧‧資料輸入信號/單端信號資料輸入信號
DP‧‧‧差動對輸出/輸出/互補差動對輸出/輸出端子
IBIAS‧‧‧偏壓電流
IP‧‧‧第一內部電流
IN‧‧‧第二內部電流
RLOAD‧‧‧外部負載/負載/電阻
VDD‧‧‧第一供應電壓/供應電壓
VDDio‧‧‧第二供應電壓/第二電壓
參考以下各圖闡述本發明的非限制性及非窮盡性實例，其中貫穿各種 視圖，相似元件符號係指相似部件，除非另有規定。
圖1係圖解說明根據本發明之教示用於傳輸一信號之一介面電路之一項實例的一方塊圖。
圖2係圖解說明根據本發明之教示用於傳輸一信號之一介面電路之一詳細實例的一示意圖。
圖3係圖解說明根據本發明之教示用於產生一輸出差動信號之程序之一項實例的一流程圖。
貫穿圖式之數個視圖，對應參考字符指示對應組件。熟習此項技術者將瞭解，各圖中之元件係為簡單及清晰起見而圖解說明，且未必按比例繪製。舉例而言，各圖中之某些元件之尺寸可相對於其他元件被放大以有助於改良對本發明之各種實施例之理解。此外，通常不繪示在一商業上可行之實施例中有用或必需的常見但已透徹理解之元件以便促進對本發明之此等各種實施例之一較不受阻礙觀看。
如將展示，揭示針對以可變輸出擺動及開放終端模式傳輸信號之介面電路之方法及設備。在以下說明中，陳述眾多特定細節以便提供對本發明之一透徹理解。在以下說明中，陳述眾多特定細節以提供對實施例之一透徹理解。然而，熟習相關技術者將認識到，可在不具有特定細節中之一或多者之情況下或者利用其他方法、組件、材料等來實踐本文中所闡述之技術。在其他例項中，未詳細展示或闡述眾所周知之結構、材料或操作以避免使特定態樣模糊。
在本說明書通篇提及「一項實施例」、「一實施例」、「一項實例」或「一實例」意指結合實施例或實例闡述之一特定特徵、結構或特性係包 含於本發明之至少一項實施例或實例中。因此，在本說明書通篇各處中出現之片語(諸如「在一項實施例中」或「在一項實例中」)未必全部皆指同一實施例或實例。此外，在一或多項實施例或實例中，可以任何適合方式組合特定特徵、結構或特性。以下係藉由參考附圖對在本發明之實例之說明中所使用之術語及元件之一詳細說明。
如將論述，下文詳細地闡述可以可定製可變輸出擺動及具有不匹配阻抗之開放終端模式傳輸信號之介面電路之實例，此為電路設計者提供額外靈活性：即在可支援該介面電路之應用(例如，根據本發明之教示，其中傳輸電路與接收電路之間的距離足夠短而容許不同電壓擺動及/或阻抗不匹配之情況)中視情況組態介面電路以達成可超出一規範範圍的經增加傳輸輸出能力及開放終端模式。
為圖解說明，圖1係圖解說明根據本發明之教示用於傳輸一信號之一介面電路100之一項實例的一方塊圖。如所繪示實例中所展示，介面電路100包含經耦合以接收一資料輸入信號DIN 102之一預驅動器104。在一項實例中，資料輸入信號DIN 102係一單端信號，其可以一單個導體上之一電壓信號表示，如所展示。在實例中，預驅動器104經耦合以在預驅動器之差動對輸出106及108處將單端信號資料輸入信號DIN 102轉換成一中間差動信號，如所展示。在一項實例中，預驅動器104經耦合以自一第一供應電壓VDD 110被供電以在產生預驅動器104之中間差動信號輸出時產生跨越差動對輸出106及108之一第一電壓擺動。在一項實例中，第一供應電壓VDD 110等於一「正常」供應電壓(例如，1.2伏)，且跨越差動對輸出106及108之第一電壓擺動介於自0伏至1.2伏之範圍內。在其他實例中，應瞭解，第一供應電壓VDD 110及第一電壓擺動可具有其他值且仍享有本發明 之益處。在實例中，差動對輸出106與108係互補輸出，如以在輸出108上有小圓圈且在輸出106上無圓圈來表示。因此，當輸出106上之信號高時，輸出108上之信號則低，且反之亦然。
一輸出驅動器112經耦合以自預驅動器104之差動對輸出106及108接收中間差動信號。在實例中，輸出驅動器112經耦合以在輸出驅動器112之差動對輸出DP 112及DN 114處將來自差動對輸出106及108之中間差動信號轉換成一輸出差動信號。在一項實例中，輸出驅動器112經耦合以自一第二供應電壓VDDio 116被供電以在產生輸出驅動器112之輸出差動信號輸出時產生跨越差動對輸出DP 112及DN 114之一第二電壓擺動。在一項實例中，第二供應電壓VDDio 116等於一「較低」供應電壓(例如，0.4伏)，且跨越差動對輸出DP 112及DN 114之第二電壓擺動介於自0.1伏至0.3伏之範圍內。因此，第二供應電壓VDDio 116小於第一供應電壓VDD 110，且第二電壓擺動小於第一電壓擺動。在其他實例中，應瞭解，第二供應電壓VDDio 116及第二電壓擺動可具有其他值且仍享有本發明之益處。舉例而言，在其他實例中，應瞭解，對於一接收器終端模式而言，跨越差動對輸出DP 112及DN 114之第二電壓擺動可介於自大約0.25*VDDio至0.75*VDDio之範圍內。在另一實例中，對於一開放接收器終端模式而言，該電壓擺動可介於自0*VDDio至VDDio之範圍內。在實例中，差動對輸出DP 112與DN 114係互補輸出，如以在輸出DN 114上有小圓圈且在輸出DP 112上無圓圈來表示。因此，當輸出DP 112上之信號高時，輸出DN 114上之信號則低，且反之亦然。
在所圖解說明實例中，一複製偏壓電路120經耦合以接收第一供應電壓VDD 110及一開放終端啟用信號128以產生對開放終端啟用信號128做 出回應之一偏壓信號122。另外，圖1中所繪示之實例亦展示複製偏壓電路120進一步經耦合以接收一模式選擇信號126，且偏壓信號122進一步係由複製偏壓電路120回應於模式選擇信號126而產生。如下文將進一步詳細地論述，根據本發明之教示，若包含於一接收電路130中之一外部負載RLOAD 132經耦合以自輸出驅動器112接收輸出差動信號，則開放終端啟用信號128被調適為停用。另外，如下文將進一步詳細地論述，根據本發明之教示，模式選擇信號126可用於調整由輸出驅動器112產生之輸出差動信號的電壓擺動。
如所繪示實例中所展示，一內部調節器118經耦合以接收第一供應電壓VDD 110以將第二電壓VDDio 116供應至輸出驅動器112。在一項實例中，內部調節器118調節第二供應電壓VDDio 116，且可因此在產生第二供應電壓VDDio 116時提供一經改良電源供應抑制比(PSRR)。在一項實例中，內部調節器118經耦合以回應於偏壓信號122而產生第二供應電壓VDDio 116，該偏壓信號係經耦合以自複製偏壓電路120被接收。
如圖1中所繪示之實例中所展示，一開放終端電路124耦合至位於輸出驅動器112之輸出處之差動對輸出DP 112及DN 114。開放終端電路124經耦合以接收開放終端啟用信號128。如下文將更詳細地論述，開放終端電路124回應於開放終端啟用信號128而將一內部負載耦合至輸出驅動器112之輸出。在操作中，若接收電路130之外部負載RLOAD 132未耦合至輸出驅動器112(此將因而導致輸出驅動器112之輸出處之一阻抗不匹配)，則開放終端啟用信號128可被啟用。因此，若開放終端啟用信號128被啟用，則開放終端電路124將一內部負載耦合至輸出驅動器112之輸出以節省電力且改良效率。然而，若包含於接收電路130中之外部負載RLOAD 132耦合至 輸出驅動器112之輸出，則開放終端電路124被停用且不將內部負載耦合至輸出驅動器112之輸出，此乃因阻抗跨越差動對輸出DP 112及DN 114在輸出驅動器112與接收器130之間得到匹配。在一項實例中，負載RLOAD 132提供100歐姆之一電阻。
圖2係圖解說明根據本發明之教示用於傳輸一信號之一介面電路200之一詳細實例的一示意圖。在所繪示實例中，應瞭解，圖2之介面電路200可係圖1之介面電路100之實例中之一者，且下文所提及之類似命名及編號之元件以類似於如上文所闡述之方式而耦合並起作用。因此，下文亦可出於解釋目的而參考圖1中之元件。
如在所繪示實例中所圖解說明，圖2之介面電路200包含一預驅動器204，預驅動器204經耦合以在差動對互補輸出206及208處將一單端信號資料輸入信號DIN 202轉換成一中間差動信號。一輸出驅動器212經耦合以自差動對輸出206及208接收中間差動信號以在輸出驅動器212的差動對輸出DP 212及DN 214處將中間差動信號轉換成一輸出差動信號。在一項實例中，輸出驅動器212經耦合以自一第二供應電壓VDDio 216被供電以產生跨越互補差動對輸出DP 212及DN 214之一第二電壓擺動。
如在所繪示實例中所展示，一內部調節器218B經耦合以接收供應電壓VDD 210以將第二電壓VDDio 216供應至輸出驅動器212。在一項實例中，內部調節器218B調節第二供應電壓VDDio216，且可因此在產生第二供應電壓VDDio 216時提供一經改良電源供應抑制比(PSRR)。在圖2中所繪示之實例中，內部調節器218B係源極隨耦器耦合電晶體，其包含一控制端子，該控制端子經耦合以自複製偏壓電路220接收偏壓信號222以產生第二供應電壓VDDio 216，如所展示。
在一項實例中，複製偏壓電路220亦經耦合以接收供應電壓VDD 210(如所展示)以產生偏壓信號222。在所繪示實例中，複製偏壓電路亦經耦合以接收開放終端啟用信號228。如先前所提及，若輸出驅動器212被終止，使得包含於一接收電路130中之一外部負載RLOAD 132(舉例而言，如圖1中所展示)經耦合以透過輸出端子DP 212及DN 214自輸出驅動器212接收輸出差動信號，則開放終端啟用信號228被調適為停用。換言之，若假定無一外部負載耦合至輸出驅動器212之輸出端子DP 212及DN 214，則開放終端啟用信號228被調適為啟用。
在操作中，若開放終端啟用信號228被啟用，則接通開放終端電晶體248A，且透過反相器250關斷電晶體240A。另一方面，若開放終端啟用信號228被停用，則關斷開放終端電晶體248A，且透過反相器250接通電晶體240A。
複製偏壓電路220包含一複製偏壓電路路徑，偏壓電流IBIAS 252A被傳導穿過該複製偏壓電路路徑以產生偏壓信號222。在圖2中所繪示之實例中，偏壓電流IBIAS 252A被傳導穿過之複製偏壓電路路徑包含電晶體234A及電阻器236A。若開放終端啟用信號228被停用且開放終端電晶體248A被關斷且電晶體240A被接通，則複製偏壓電路路徑自電阻器236A繼續穿過電阻器232A、電阻器238A及電晶體240A，如所展示。在實例中，電晶體234A之控制端子經耦合以接收一「接通(ON)」信號(如所展示)，使得電晶體234A開關保持閉合且傳導偏壓電流IBIAS 252A。另一方面，若開放終端啟用信號228被啟用且開放終端電晶體248A被接通且電晶體240A被關斷，則複製偏壓電路路徑替代地自電阻器236A繼續穿過開放終端電晶體248A。
如圖2中所繪示之實例中所展示，複製偏壓電路220亦包含一比較器 242，比較器242具有一第一輸入(經圖解說明為圖2中之比較器242之非反相輸入)，該第一輸入經耦合以自對模式選擇信號226做出回應之一模式選擇電路244接收一參考電壓。在所繪示實例中，模式選擇電路244經圖解說明為一多工器且經耦合以回應於模式選擇信號226而將(舉例而言)0.3伏或0.15伏或者0.2伏作為參考電壓提供至比較器242。應瞭解，上文所提及之實例性電壓係出於解釋目的而提供，且可利用其他電壓值且享有本發明之益處。如先前所提及，根據本發明之教示，模式選擇信號226可用於透過調整用於產生偏壓信號222之參考電壓而調整由輸出驅動器212產生之輸出差動信號之電壓擺動，偏壓信號222用於調節提供至輸出驅動器212之VDDio 216電壓，VDDio 216電壓產生由輸出驅動器212產生之輸出差動信號之電壓擺動。
繼續圖2中所繪示之實例，比較器242亦包含一第二輸入(經圖解說明為圖2中之比較器242之反相輸入)，該第二輸入經耦合以自偏壓電路路徑接收一回饋信號246以在比較器242之輸出處產生偏壓信號222。在實例中，該回饋信號係沿著偏壓電路路徑在電阻器236A與電阻器232A之間的端子處產生。
複製偏壓電路220亦包含耦合至偏壓電路路徑之一電晶體218A，如所展示。在所繪示實例中，應瞭解，電晶體218A係一源極隨耦器耦合電晶體且係電晶體218B之一複製品。如同內部調節器之電晶體218B，電晶體218A亦經耦合以接收供應電壓VDD 210(如所展示)以產生偏壓信號222。電晶體218A亦包含一控制端子，該控制端子經耦合以自比較器242接收偏壓信號222。因此，在所繪示實例中，回應於偏壓信號222而被傳導穿過電晶體218A與電晶體218B之電流彼此成比例。
舉例而言，如下文將進一步詳細地論述，在一項實例中，經傳導穿過電晶體218A與電晶體218B之電流實質上彼此相等。在另一實例中，複製偏壓電路220係輸出驅動器212之一縮減版本以節省電力及大小。舉例而言，在一項實例中，被傳導穿過電晶體218A之電流經縮減成被傳導穿過電晶體218B之電流之(舉例而言)25%。在此一實例中，電晶體218A可係電晶體218B的四分之一大小。
根據本發明之教示，在其中自模式選擇電路244選擇之參考電壓等於0.3伏之一實例中，用於控制內部調節器之電晶體218B之偏壓信號222提供等於大約0.4伏之第二供應電壓VDDio 216，此導致透過輸出端子DP 212及DN 214供應至接收器130之輸出差動信號中之0.1伏至0.3伏之第二電壓擺動。在其他實例中，應瞭解，根據本發明之教示，自模式選擇電路244選擇之參考電壓具有除0.3伏之外的值，且不同電壓擺動可被提供至輸出差動信號。
在圖2中所繪示之實例中，開放終端電路230經耦合以接收開放終端啟用信號228，且耦合至輸出驅動器212之輸出端子DP 212及DN 214。如所圖解說明之實例中所展示，開放終端電路230包含耦合至輸出端子DP 212之一開放終端電晶體248B及耦合至輸出端子DN 214之一開放終端電晶體248C。如先前所提及，若包含於一接收電路130中之一外部負載RLOAD 132耦合至輸出端子DP 212及DN 214，則開放終端啟用信號228被調適為停用。換言之，若假定無一外部負載耦合至輸出端子DP 212及DN 214，則開放終端啟用信號228被調適為啟用。
在操作中，若開放終端啟用信號228被啟用，則可假定無外部RLOAD 132耦合至輸出端子DP 212及DN 214，且因此接通開放終端電晶體248B 及248C。因此，根據本發明之教示，在無外部負載耦合至輸出端子DP 212及DN 214之情況下，開放終端電晶體248B及248C在被連接時將內部負載提供至輸出驅動器212。如下文將進一步詳細地論述，應瞭解，透過為內部負載提供開放終端電晶體248B及248C，存在耦合至源極隨耦器耦合電晶體218B之一負載。在無一負載耦合至源極隨耦器耦合電晶體218B之情況下，輸出端子DP 212及DN 214處之輸出「1」電壓位準將增加至與存在耦合至源極隨耦器耦合電晶體218B之一負載時相比實質上較高之位準。當開放終端啟用信號228被停用時，可假定一外部RLOAD 132耦合至輸出端子DP 212及DN 214以將一負載提供至源極隨耦器耦合電晶體218B，且開放終端電晶體248B及248C可因此關斷。
如圖2中所繪示之實例中所展示，輸出驅動器包含第一電路路徑及第二電路路徑，第一內部電流IP 252B及第二內部電流IN 252C可分別被傳導穿過該等第一電路路徑及第二電路路徑以在輸出DP 212及輸出DN 214處產生輸出差動信號之第一輸出信號及第二輸出信號。在其中開放終端啟用信號228被停用且假定外部RLOAD 132耦合至輸出端子DP 212及DN 214且開放終端電晶體248B及248C因此關斷之一實例中，第一內部電流IP 252B被傳導穿過之第一電路路徑包含電晶體234B、電阻器236B、耦合至輸出端子DP 212及DN 214之RLOAD 132之外部電阻、電阻器238B及電晶體240B。第二內部電流IN 252C被傳導穿過之第二電路路徑包含電晶體234C、電阻器236C、耦合至輸出端子DP 212及DN 214之RLOAD 132之外部電阻、電阻器238C及電晶體240C。在操作中，使用預驅動器204的產生中間差動信號之第一互補輸出206及第二互補輸出208來控制輸出驅動器之第一電路路徑及第二電路路徑之電晶體。舉例而言，在所繪示實例中， 預驅動器204之第一互補輸出206經耦合以控制第一電路路徑中之電晶體234B及電晶體240B。預驅動器204之第二互補輸出208經耦合以控制第二電路路徑中之電晶體234C及電晶體240C。由於預驅動器204之輸出206及208係互補輸出，因此應瞭解，一次僅傳導第一內部電流IP 252B及第二內部電流IN 252C中之一者。
在其中開放終端啟用信號228被啟用之一實例中，假定無外部RLOAD 132耦合至輸出端子DP 212及DN 214且在輸出端子DP 212與DN 214之間存在一開放電路。在此情形中，回應於被啟用之開放終端啟用信號228而接通開放終端電晶體248B及248C。如此，第一內部電流IP 252B被傳導穿過之第一電路路徑包含電晶體234B、電阻器236B及開放終端電晶體248B。第二內部電流IN 252C被傳導穿過之第二電路路徑包含電晶體234C、電阻器236C及開放終端電晶體248C。
如上文所提及，在一項實例中，輸出驅動器212之第一電路路徑及第二電路路徑以及複製偏壓電路220之偏壓電路路徑全部皆係彼此之複製品，使得當第一內部電流IP 252B被傳導時偏壓電流IBIAS 252A與第一內部電流IP 252B成比例，且使得當第二內部電流IN 252C被傳導時偏壓電流IBIAS 252A與第二內部電流IN 252C成比例。
舉例而言，在一項實例中，當第一內部電流IP 252B被傳導時偏壓電流IBIAS 252A實質上等於第一內部電流IP 252B，且當第二內部電流IN 252C被傳導時偏壓電流IBIAS 252A實質上等於第二內部電流IN 252C。如此，電晶體234A、234B及234C係彼此之複製品。另外，電晶體240A、240B及240C亦係彼此之複製品。此外，開放終端電晶體248A、248B及248C亦係彼此之複製品。類似地，電阻器236A、236B及236C具有實質上相同電阻，且 電阻器238A、238B及238C具有實質上相同電阻。此外，電阻器232A之電阻與接收器130之電阻RLOAD 132實質上相同。在一項實例中，RLOAD 132實質上等於100歐姆。
在另一實例中，如上文所提及，複製偏壓電路220係輸出驅動器212之一縮減版本以節省電力及大小。舉例而言，在一項實例中，偏壓電流IBIAS 252A經縮減成第一內部電流IP 252B或第二內部電流IN 252C(在傳導時)之(舉例而言)25%。在此一實例中，針對複製偏壓電路220之0.25X縮減版本，電晶體234A及240A可分別係電晶體234B及234C以及電晶體240B及240C的四分之一大小。在實例中，電阻器236A及238A可分別係電阻器236B及236C以及238B及236C之值的四倍，且電阻器232A可係RLOAD 132之電阻之值的四倍。此外，在實例中，開放終端電晶體248A係開放終端電晶體248B及248C的四分之一大小。當然，應瞭解，用於複製偏壓電路220之此等25%比例因數實例係出於解釋目的而提供，且在其他實例中，根據本發明之教示，複製偏壓電路220可以其他因數比例縮放。
圖3係圖解說明根據本發明之教示用於產生一輸出差動信號之程序300之一項實例的一流程圖。在所繪示實例中，應瞭解，圖3之程序300闡述可利用圖2之一實例性介面電路200或圖1之一實例性介面電路100之一程序，且下文所提及之類似命名及編號之元件以類似於如上文所闡述之方式而耦合並起作用。因此，下文亦可出於解釋目的而參考圖1及/或圖2中之元件。另外，應瞭解，不應將在圖3中發生某些或全部程序之次序視為限制性的。相反，受益於本發明之熟習此項技術者將理解，可以未圖解說明之各種次序或甚至並行地執行某些程序。
在程序方塊354處，將一單端信號轉換成具有一第一電壓擺動之一中 間差動信號。舉例而言，如上文實例中所闡述，可耦合一預驅動器104或204以接收一單端資料輸入信號102或202，以在輸出106及108或者輸出206及208處將其轉換成具有一第一電壓擺動之一中間差動信號。在程序方塊356處，選擇一模式以判定輸出差動信號之一第二電壓擺動。舉例而言，如上文實例中所闡述，一模式選擇電路244可接收一模式選擇信號126或226以選擇在產生一偏壓信號122或222時可用於調節一第二供應電壓VDDio 116或216之一參考電壓，該第二供應電壓由輸出驅動器112或212用於產生輸出差動信號之電壓擺動。
在程序方塊358處，判定啟用還是停用開放終端啟用信號。如所論述，當假定無外部負載耦合至輸出驅動器112或212之輸出時，可啟用開放終端啟用信號，且當存在耦合至輸出驅動器112或212之輸出之一外部負載時，可停用開放終端啟用信號。在程序方塊360處，利用複製偏壓電路回應於選定模式及開放終端啟用信號而產生一偏壓信號。
在程序方塊362處，經耦合以接收第一供應電壓之一內部調節器電路回應於偏壓信號而產生一第二供應電壓。舉例而言，耦合內部調節器118或218B以接收VDD 110或210以回應於偏壓信號122或222而產生第二供應電壓VDDio 116或216。在程序方塊364處，利用經耦合以自第二供應電壓被供應電力之一輸出驅動器電路回應於中間差動信號而產生一輸出差動信號。舉例而言，回應於來自輸出106及108或者輸出206及208之中間差動信號而在輸出DP 112及DN 114或者輸出DP 212及DN 214處產生一輸出差動信號。
本發明之所圖解說明實例之上文之說明(包含發明摘要中所闡述內容)並不意欲係窮盡性或限制於所揭示之精確形式。儘管本文中出於說明性目 的闡述本發明之特定實施例及實例，但可在不脫離本發明之較寬廣精神及範疇之情況下做出各種等效修改。實際上，應瞭解，特定實例性電壓、電流、頻率、功率範圍值、時間等係出於解釋目的而提供且根據本發明之教示在其他實施例及實例中亦可採用其他值。
鑒於上文之詳細說明，可對本發明之實例做出此等修改。不應將以下申請專利範圍中使用之術語理解為將本發明限制於說明書及申請專利範圍中所揭示之特定實施例。相反，該範圍應完全由以下申請專利範圍來判定，申請專利範圍應根據請求項解釋之已確立原則來加以理解。因此，應將本說明書及各圖視為說明性的而非限定性的。

Claims (22)

  1. 一種用於傳輸一信號之介面電路，其包括：一預驅動器(predriver)，其經耦合以接收一單端(single-ended)信號，其中該預驅動器經耦合以將該單端信號轉換成一中間差動信號，其中該中間差動信號回應於供應至該預驅動器之一第一供應電壓而具有一第一電壓擺動(swing)；一輸出驅動器，其經耦合以自該預驅動器接收該中間差動信號，其中該輸出驅動器經耦合以將該中間差動信號轉換成一輸出差動信號，其中該輸出差動信號回應於供應至該輸出驅動器之一第二供應電壓而具有一第二電壓擺動；一複製(replica)偏壓電路，其經耦合以接收該第一供應電壓以產生一偏壓信號，其中該複製偏壓電路經耦合以接收一開放終端啟用信號(open terminal enable signal)以回應於該開放終端啟用信號而調整該偏壓信號；一內部調節器，其經耦合以接收該偏壓信號及該第一供應電壓以回應於該偏壓信號而將該第二電壓供應至該輸出驅動器；及一開放終端電路，其耦合至該輸出驅動器之一輸出，其中該開放終端電路經耦合以接收該開放終端啟用信號，以回應於該開放終端啟用信號而將一內部負載耦合至該輸出驅動器之該輸出。
  2. 如請求項1之介面電路，其中該輸出驅動器包含第一電路路徑及第二電路路徑，第一內部電流及第二內部電流分別被傳導穿過該第一電路路徑及該第二電路路徑以產生該輸出差動信號之第一輸出信號及第二輸出信 號，其中該複製偏壓電路包含一偏壓電路路徑，一偏壓電流被傳導穿過該偏壓電路路徑以產生該偏壓信號，其中該第一電路路徑、該第二電路路徑及該偏壓電路路徑全部係彼此之複製品，使得當該第一內部電流被傳導時該偏壓電流與該第一內部電流成比例，且使得當該第二內部電流被傳導時該偏壓電流與該第二內部電流成比例。
  3. 如請求項2之介面電路，其中當該第一內部電流被傳導時該偏壓電流實質上等於該第一內部電流，且其中當該第二內部電流被傳導時該偏壓電流實質上等於該第二內部電流。
  4. 如請求項2之介面電路，其中該複製偏壓電路進一步經耦合以接收一模式選擇信號以回應於該模式選擇信號而調整該偏壓信號以調整該第二供應電壓，從而調整該第二電壓擺動。
  5. 如請求項4之介面電路，其中該複製偏壓電路包括：一模式選擇電路，其經耦合以接收該模式選擇信號以回應於該模式選擇信號而輸出一參考電壓；一比較器，其經耦合從而具有經耦合以自該模式選擇電路接收該參考電壓之一第一輸入及經耦合以自該偏壓電路路徑接收一回饋信號之一第二輸入，其中該比較器具有經耦合以產生該偏壓信號之一輸出；及一第一電晶體，其耦合至偏壓電路路徑，其中該第一電晶體包含經耦合以接收該偏壓信號之一控制端子，其中該第一電晶體經耦合以接收該第一供應電壓，其中該偏壓電流回應於該偏壓信號而被傳導穿過該第一電晶 體及該偏壓電路路徑。
  6. 如請求項5之介面電路，其中該內部調節器包括耦合至該第一電路路徑及該第二電路路徑之一第二電晶體，其中該第二電晶體經耦合以接收該第一供應電壓，其中該第二電晶體包含一控制端子，該控制端子經耦合以接收該偏壓信號使得回應於該偏壓信號而產生供應至該輸出驅動器之該第二電壓。
  7. 如請求項6之介面電路，其中該第一電晶體係一源極隨耦器耦合電晶體，且其中該第二電晶體係一源極隨耦器耦合電晶體。
  8. 如請求項2之介面電路，其中該第一電路路徑、該第二電路路徑及該偏壓電路路徑中之每一者包含：一第三電晶體；及一第一電阻器，其耦合至該第三電晶體。
  9. 如請求項8之介面電路，其中若該開放終端啟用信號被停用，則該第一電路路徑、該第二電路路徑及該偏壓電路路徑中之每一者進一步包含：一第二電阻器，其耦合至該第一電阻器；一第三電阻器，其耦合至該第二電阻器；及一第四電晶體，其耦合至該第三電阻器。
  10. 如請求項8之介面電路，其中若該開放終端啟用信號被啟用，則該第 一電路路徑、該第二電路路徑及該偏壓電路路徑中之每一者進一步包含耦合至第一電阻器之一開放終端啟用電晶體。
  11. 如請求項9之介面電路，其中該第一電路路徑及該第二電路路徑提供該輸出驅動器之第一互補輸出及第二互補輸出以產生經耦合以由耦合至該輸出驅動器之一外部負載接收之該輸出差動信號，其中該第一電路路徑及該第二電路路徑中之該第二電阻器係該外部負載之一負載電阻，且其中該偏壓電路路徑中之該第二電阻器具有與該外部負載之該負載電阻成比例之一電阻。
  12. 如請求項9之介面電路，其中該預驅動器具有經耦合以產生該中間差動信號之第一互補輸出及第二互補輸出，其中該預驅動器之該第一互補輸出經耦合以控制該第一電路路徑中之該第三電晶體及該第四電晶體，且其中該預驅動器之該第二互補輸出經耦合以控制該第二電路路徑中之該第三電晶體及該第四電晶體。
  13. 如請求項1之介面電路，其中該輸出差動信號之該第二電壓擺動小於該中間差動信號之該第一電壓擺動。
  14. 如請求項1之介面電路，其中若包含於一接收電路中之一外部負載經耦合以自該輸出驅動器接收該輸出差動信號，則該開放終端啟用信號被調適為停用。
  15. 一種產生一輸出差動信號之方法，其包括：利用經耦合以自一第一供應電壓被供應電力之一預驅動器電路來將一單端信號轉換成具有一第一電壓擺動之一中間差動信號；選擇一模式以判定該輸出差動信號之一第二電壓擺動；判定是否啟用一開放終端啟用信號；利用經耦合以自該第一供應電壓被供應電力之一複製偏壓電路來回應於該經選擇模式及該開放終端啟用信號而產生一偏壓信號；回應於該偏壓信號而加偏壓於一內部調節器電路，該內部調節器電路經耦合以自該第一供應電壓被供應電力，以產生一第二供應電壓；及利用經耦合以自該第二供應電壓被供應電力之一輸出驅動器電路來回應於該中間差動信號而產生該輸出差動信號。
  16. 如請求項15之方法，其進一步包括：將一接收電路耦合至該輸出驅動器電路；及利用接收電路來接收該輸出差動信號。
  17. 如請求項15之方法，其中該判定是否啟用該開放終端啟用信號包括判定一接收電路是否被耦合至該輸出驅動器電路，其中該方法進一步包括：若該開放終端啟用信號被啟用，則將一內部負載耦合至該輸出驅動器電路之輸出；及若該開放終端啟用信號被啟用，則將一開放終端電晶體耦合至包含於該複製偏壓電路中之一偏壓電路路徑。
  18. 如請求項15之方法，其中產生該偏壓信號包括：將一偏壓電流傳導穿過包含於該複製偏壓電路中之一偏壓電路路徑；比較參考電壓與沿著該偏壓電路路徑產生之一回饋信號以產生該偏壓信號；及回應於該偏壓信號而控制沿著該偏壓電路路徑之一第一電晶體以控制穿過該偏壓電路路徑之該偏壓電流。
  19. 如請求項18之方法，其中回應於該偏壓信號而控制沿著該偏壓電路路徑之該第一電晶體包括回應於該偏壓信號而控制沿著該偏壓電路路徑之一第一源極隨耦器耦合電晶體，且其中加偏壓於該內部調節器電路包括回應於該偏壓信號而控制經耦合以產生該第二供應電壓之一第二源極隨耦器耦合電晶體。
  20. 如請求項18之方法，其中該預驅動器電路具有經耦合以產生該中間差動信號之第一互補輸出及第二互補輸出，其中產生該輸出差動信號包括：回應於該預驅動器電路之該第一互補輸出而控制穿過包含於該輸出驅動器電路中之一第一電路路徑之一第一內部電流；回應於該預驅動器電路之該第二互補輸出而控制穿過包含於該輸出驅動器電路中之一第二電路路徑之一第二內部電流；及在該輸出驅動器電路之第一互補輸出及第二互補輸出處產生該輸出差動信號，其中該輸出驅動器電路之該第一互補輸出係沿著該第一電路路徑產生，且其中該輸出驅動器電路之該第二互補輸出係沿著該第二電路路徑產生。
  21. 如請求項20之方法，其中該第一電路路徑、該第二電路路徑及該偏壓電路路徑全部係彼此之複製品，使得當該第一內部電流回應於該預驅動器電路之該第一互補輸出而被傳導時該偏壓電流與該第一內部電流成比例，且使得當該第二內部電流回應於該預驅動器電路之該第二互補輸出而被傳導時該偏壓電流與該第二內部電流成比例。
  22. 如請求項21之方法，其中當該第一內部電流被傳導時該偏壓電流實質上等於該第一內部電流，且其中當該第二內部電流被傳導時該偏壓電流實質上等於該第二內部電流。
TW105129558A 2015-11-24 2016-09-12 用於傳輸信號之介面電路及產生輸出差動信號之方法 TWI624746B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/951,317 US9513655B1 (en) 2015-11-24 2015-11-24 Interface circuit with variable output swing and open termination mode for transmitting signals
US14/951,317 2015-11-24

Publications (2)

Publication Number Publication Date
TW201732485A TW201732485A (zh) 2017-09-16
TWI624746B true TWI624746B (zh) 2018-05-21

Family

ID=57399887

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105129558A TWI624746B (zh) 2015-11-24 2016-09-12 用於傳輸信號之介面電路及產生輸出差動信號之方法

Country Status (3)

Country Link
US (1) US9513655B1 (zh)
CN (1) CN106873690B (zh)
TW (1) TWI624746B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9910482B2 (en) * 2015-09-24 2018-03-06 Qualcomm Incorporated Memory interface with adjustable voltage and termination and methods of use
US9843324B1 (en) * 2016-11-10 2017-12-12 Qualcomm Incorporated Voltage-mode SerDes with self-calibration
EP3340466A1 (en) * 2016-12-22 2018-06-27 Nxp B.V. Low voltage differential signalling device
WO2019000318A1 (zh) * 2017-06-29 2019-01-03 广东高云半导体科技股份有限公司 一种兼容mipi信号输出的通用接口电路
US10284238B1 (en) * 2018-06-11 2019-05-07 Texas Instruments Incorporated DC coupled radio frequency modulator
US11356236B2 (en) * 2019-05-16 2022-06-07 Texas Instruments Incorporated Bidirectional re-driver for half-duplex interfaces
CN110890885B (zh) * 2019-08-06 2024-06-21 重庆中易智芯科技有限责任公司 一种应用于混合电压输出缓冲器的高速电平转换电路
CN112532250A (zh) * 2019-09-19 2021-03-19 亚德诺半导体国际无限责任公司 用于差分信号的模块化模拟信号多路复用器
US20230058343A1 (en) * 2021-08-19 2023-02-23 Nxp Usa, Inc. Nmos low swing voltage mode tx driver
US11846957B1 (en) 2022-09-12 2023-12-19 Nxp Usa, Inc. Signal driver circuit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283484A (en) * 1992-10-13 1994-02-01 Motorola, Inc. Voltage limiter and single-ended to differential converter using same
US6236231B1 (en) * 1998-07-02 2001-05-22 Altera Corporation Programmable logic integrated circuit devices with low voltage differential signaling capabilities
US6441715B1 (en) * 1999-02-17 2002-08-27 Texas Instruments Incorporated Method of fabricating a miniaturized integrated circuit inductor and transformer fabrication
TW201035950A (en) * 2009-03-20 2010-10-01 Realtek Semiconductor Corp Differential signal generating apparatus
TW201131986A (en) * 2009-06-30 2011-09-16 Qualcomm Inc Enhancing device reliability for voltage controlled oscillator (VCO) buffers under high voltage swing conditions
US8416017B2 (en) * 2009-10-19 2013-04-09 Meyer Sound Laboratories, Incorporated Circuit and method for reducing noise in class D amplifiers
TW201526533A (zh) * 2013-12-16 2015-07-01 Mstar Semiconductor Inc 低雜訊放大器以及利用低雜訊放大器將單端輸入信號放大爲差動輸出信號之方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619448B2 (en) * 2007-12-17 2009-11-17 Omnivision Technologies, Inc. Replica bias circuit for high speed low voltage common mode driver
JP5074914B2 (ja) * 2007-12-21 2012-11-14 川崎マイクロエレクトロニクス株式会社 出力ドライバ回路
US8466982B2 (en) 2011-06-06 2013-06-18 Omnivision Technologies, Inc. Low common mode driver
CN102521176B (zh) * 2011-12-01 2014-10-22 深圳市国微电子有限公司 微处理器中的io接口输出电路
US8928365B2 (en) * 2012-10-23 2015-01-06 Qualcomm Incorporated Methods and devices for matching transmission line characteristics using stacked metal oxide semiconductor (MOS) transistors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283484A (en) * 1992-10-13 1994-02-01 Motorola, Inc. Voltage limiter and single-ended to differential converter using same
US6236231B1 (en) * 1998-07-02 2001-05-22 Altera Corporation Programmable logic integrated circuit devices with low voltage differential signaling capabilities
US6441715B1 (en) * 1999-02-17 2002-08-27 Texas Instruments Incorporated Method of fabricating a miniaturized integrated circuit inductor and transformer fabrication
TW201035950A (en) * 2009-03-20 2010-10-01 Realtek Semiconductor Corp Differential signal generating apparatus
TW201131986A (en) * 2009-06-30 2011-09-16 Qualcomm Inc Enhancing device reliability for voltage controlled oscillator (VCO) buffers under high voltage swing conditions
US8416017B2 (en) * 2009-10-19 2013-04-09 Meyer Sound Laboratories, Incorporated Circuit and method for reducing noise in class D amplifiers
TW201526533A (zh) * 2013-12-16 2015-07-01 Mstar Semiconductor Inc 低雜訊放大器以及利用低雜訊放大器將單端輸入信號放大爲差動輸出信號之方法

Also Published As

Publication number Publication date
CN106873690A (zh) 2017-06-20
CN106873690B (zh) 2018-03-27
TW201732485A (zh) 2017-09-16
US9513655B1 (en) 2016-12-06

Similar Documents

Publication Publication Date Title
TWI624746B (zh) 用於傳輸信號之介面電路及產生輸出差動信號之方法
TWI593232B (zh) 單端可建置式多模式驅動器
JP4798618B2 (ja) 出力回路および半導体集積回路装置
JP5739074B2 (ja) ラインドライバのためのトライステート制御
US7564270B1 (en) Differential output driver
WO2008100494A2 (en) Differential receiver with common-gate input stage
JP2012161077A (ja) プリエンファシス回路及びこれを備えた差動電流信号伝送システム
US20150137881A1 (en) High-Voltage-Tolerant Pull-Up Resistor Circuit
KR20160127141A (ko) 스큐 정정을 갖는 serdes 전압-모드 드라이버
TWI612771B (zh) 具有用於傳輸信號之可組態可變供應電壓之介面電路
US20140070842A1 (en) Adjustable impedance circuit and impedance setting method for providing differential-mode impedance matching and common-mode impedance matching
CN106712765B (zh) 一种基于cmos工艺的pecl发送器接口电路
US7518411B2 (en) Data receiving apparatus using semi-dual reference voltage
WO2019111462A1 (ja) ドライバ回路
US8456189B2 (en) Differential signal termination circuit
JP2015091092A (ja) ドライバ回路および半導体集積回路装置
TW201624864A (zh) 湧流補償電路及比較器模塊
WO2015149283A1 (zh) 一种集成电路芯片及其阻抗校准方法
US9553566B2 (en) Hybrid driver circuit
US10057088B2 (en) Terminal circuit and output stage circuit having the same
JP2007295570A (ja) 信号一致検出回路
WO2012033664A2 (en) Methods and circuits for precise termination
KR20190075203A (ko) 하이브리드 버퍼 회로
WO2013127335A1 (en) Low-voltage differential signal receiver