TW201526533A - 低雜訊放大器以及利用低雜訊放大器將單端輸入信號放大爲差動輸出信號之方法 - Google Patents
低雜訊放大器以及利用低雜訊放大器將單端輸入信號放大爲差動輸出信號之方法 Download PDFInfo
- Publication number
- TW201526533A TW201526533A TW103143810A TW103143810A TW201526533A TW 201526533 A TW201526533 A TW 201526533A TW 103143810 A TW103143810 A TW 103143810A TW 103143810 A TW103143810 A TW 103143810A TW 201526533 A TW201526533 A TW 201526533A
- Authority
- TW
- Taiwan
- Prior art keywords
- common
- input
- transistor
- circuit
- output
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 14
- 230000003321 amplification Effects 0.000 claims description 77
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 76
- 230000004044 response Effects 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims 6
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 claims 5
- 229910001922 gold oxide Inorganic materials 0.000 claims 5
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005693 optoelectronics Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000007850 degeneration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
- H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/09—A balun, i.e. balanced to or from unbalanced converter, being present at the output of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/321—Use of a microprocessor in an amplifier circuit or its control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7227—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the supply circuit of the amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本發明提供之低雜訊放大器於輸入埠接收一單端輸入信號，於輸出埠提供差動輸出信號。該放大器中之一對電晶體各自具有一對輸入端與一對輸出端。該對輸入端與該對輸出端共用一共同端點。一回授電路連接於該對電晶體中之一閉路電晶體之該非共同輸出端與該非共同輸入端間，且並未連接於該對電晶體中之一開路電晶體之任兩端點間。該輸入埠具有一信號承載輸入端與一接地端。該信號承載輸入端連接至該對電晶體各自之非共同輸入端。該輸出埠具有一正端與一負端。該正端連接至該開路電晶體之該共同端點。該負端連接至該閉路電晶體之非共同輸出端。
Description
本發明與射頻通訊裝置中的低雜訊放大器相關。
在射頻接收器中，低雜訊放大器往往是整個信號處理程序的第一環。抵達低雜訊放大器之輸入端的資訊承載信號通常是微弱且遭受雜訊破壞的。優良的低雜訊放大器應提高輸入信號的能量，並最小化放大器對放大後信號造成的負面影響，例如因放大器產生的雜訊和失真。因此，除了在操作頻帶中具有線性增益、穩定性和阻抗匹配等性質，良好的低雜訊放大器亦應有低雜訊係數(noise figure,NF)，及高相互調變(intermodulation)與壓縮點。
接收鏈的前端通常會連接一條不平衡的接地信號傳輸線，導致其與採用差動信號架構之射頻接收器間的介面問題。在差動信號架構中，目標信號的振幅是兩個會隨時間變化的信號間之電壓差異；這種做法的好處不少，例如可消除共模雜訊。若欲將單端信號系統(例如一不平衡的傳輸線)連接至採用差動信號架構的接收器，一種常見的方案是在介面上或介面附近設置一不平衡轉換器，通稱為匹配器(balun)。然而，此方案不僅增加了接收器的尺寸、複雜度及價錢，多數匹配器的頻寬亦相當有限。因此，當接收器必須接收分布在較寬頻帶中的信號時，便可能需要多個匹配器，每一匹配器各自負責目標頻譜中的一個區段。舉例而言，傳統的電視
調諧器操作在特高頻(very-high frequency,VHF)電視廣播頻段(在美國為54兆赫至216兆赫)以及超高頻(ultra-high frequency,UHF)電視廣播頻段(470兆赫至806兆赫)。此類電視調諧器中的輸入電路通常會針對VHF和UHF頻段使用不同的電路，其中各有各的匹配器、低雜訊放大器以及降頻轉換器。
綜上所述，目前在無線前端領域中，有一個重要的需求是以最小的尺寸和最低的價格實現適用於單端信號轉換至差動信號介面的寬頻低雜訊放大器。
一低雜訊放大器中之一對電晶體各自具有用以接收一輸入電壓信號之一對輸入端。該對電晶體亦各自具有一對輸出端；流經該對輸出端之一電流與該輸入電壓信號成比例。該對輸入端與該對輸出端共用一共同端點。該對輸入端與該對輸出端各自包含該共同端點與一相對應的非共同端點。
一回授電路電性連接於該對電晶體中之一閉路電晶體之該非共同輸出端與該非共同輸入端間，且並未電性連接於該對電晶體中之一開路電晶體之任兩個端點間。一單端輸入信號係提供至該放大器之一輸入埠。該輸入埠包含一信號承載輸入端與一接地端。該信號承載輸入端係電性連接至該對電晶體各自之該非共同輸入端。該放大器之輸出埠包含一正端與一負端，且輸出一差動輸出信號。該正端係電性連接至該開路電晶體之該共同端點，該負端係電性連接至該閉路電晶體之該非共同輸出端。
100‧‧‧低雜訊放大器
101‧‧‧信號源
103‧‧‧輸入埠
103i‧‧‧輸入端
103g‧‧‧接地端
107‧‧‧輸出埠
107p‧‧‧輸出埠正端
107m‧‧‧輸出埠負端
110‧‧‧閉路放大級
112‧‧‧電流源
115‧‧‧輸出端
117‧‧‧閉路電晶體
117s‧‧‧閉路電晶體源極
117g‧‧‧閉路電晶體閘極
117d‧‧‧閉路電晶體汲極
120‧‧‧開路放大級
122‧‧‧電流源
125‧‧‧輸出端
127‧‧‧開路電晶體
127s‧‧‧開路電晶體源極
127g‧‧‧開路電晶體閘極
127d‧‧‧開路電晶體汲極
130‧‧‧回授電路
132‧‧‧電路節點
142‧‧‧高電壓端
144‧‧‧高電壓端
146‧‧‧低電壓端
148‧‧‧低電壓端
210‧‧‧資訊承載信號
220‧‧‧雜訊信號
230‧‧‧雜訊信號
240‧‧‧資訊承載信號
250‧‧‧資訊承載信號成分
260‧‧‧資訊承載輸出信號
270‧‧‧M0雜訊信號
280‧‧‧M0雜訊輸出信號
300‧‧‧低雜訊放大器
303‧‧‧輸入埠
307‧‧‧輸出埠
310‧‧‧閉路放大級
312‧‧‧電晶體
313‧‧‧路徑控制電路
313a‧‧‧開關
313b‧‧‧開關
313c‧‧‧開關
315‧‧‧輸出端
317‧‧‧閉路電晶體
318‧‧‧電流源電路
320‧‧‧開路放大級
322‧‧‧電晶體
325‧‧‧輸出端
327‧‧‧電晶體
328‧‧‧電流源電路
330‧‧‧回授電路
332‧‧‧電阻電路
334‧‧‧旁通電路
340‧‧‧閉路放大級
342‧‧‧電晶體
345‧‧‧輸出端
347‧‧‧閉路電晶體
348‧‧‧電流源電路
352‧‧‧高電壓端
354‧‧‧低電壓端
370‧‧‧控制器
372‧‧‧感應導線
374‧‧‧控制信號輸出端
375a~375e‧‧‧控制信號導線
400‧‧‧放大程序
410~435‧‧‧流程步驟
圖一呈現根據本發明之一實施例中的低雜訊放大器之示意圖。
圖二(A)~圖二(G)呈現與本發明之實施例相關的數個信號波形。
圖三呈現本發明之一實施例中的可變-增益低雜訊放大器之示意圖。
圖四呈現本發明之一實施例中的放大程序之流程圖。
圖五係用以證明本發明之放大器具有良好的線性度。
圖六係用以證明本發明之放大器具有良好的寬頻阻抗匹配。
以下各實施例及其相關圖式可充分說明本申請案的發明概念。各圖式中相似的元件編號係對應於相似的功能或元件。須說明的是，此處所謂本發明一辭係用以指稱該等實施例所呈現的發明概念，但其涵蓋範疇並未受限於該等實施例本身。此外，本揭露書中的數學表示式係用以說明與本發明之實施例相關的原理和邏輯，除非有特別指明的情況，否則不對本發明之範疇構成限制。本發明所屬技術領域中具有通常知識者可理解，有多種技術可實現該等數學式所對應的物理表現形式。
本發明提供的技術與射頻接收器中用以接收單端輸入信號(例如透過一條不平衡的傳輸線或單一導線)、產生差動輸出信號(例如透過一平衡的傳輸線或差動導線對)的低雜訊放大器相關。以下說明主要以電視接收器前端為例，但本發明的範疇不以此為限。根據此揭露書的內容，本發明所屬技術領域中具有通常知識者可理解，其他放大器亦可能實現本發明的概念；本發明的範疇涵蓋該等變型態樣。
圖一呈現根據本發明之一實施例中的低雜訊放大器100之示意圖。舉例而言，低雜訊放大器100可被整合進電視接收器中，例如電視本身或其相關裝置(例如機上盒)，用以放大特高頻(VHF)和超高頻(UHF)電視頻段中的信號。在這個情況下，低雜訊放大器100可被設計為用以放大頻率範圍大約在50兆赫至900兆赫間的信號。低雜訊放大器100於輸入埠
103接收單端輸入信號v IN (t)，並於輸出埠107產生差動輸出信號v OUT (t)。因此，低雜訊放大器100兼有放大器和匹配器的功能。須說明的是，若低雜訊放大器100為多級放大器，其中可不使用級間(inter-stage)電容，以降低放大器的尺寸和成本。電子領域中具有通常知識者皆知，VHF/UHF電視調諧器等中高頻應用中的旁路(bypass)電容或耦合電容體積相當龐大。
輸入埠103包含做為一信號承載導線的輸入端103i以及連接至一適當接地導線的接地端103g。於一實施例中，輸入埠103為一同軸電纜插口，其中的輸入端103i被連接至中央導線，而輸入端103g被連接至同軸電纜的外圍導線。在這個情況下，低雜訊放大器100的輸入阻抗Z IN 可被設定為匹配傳輸線(例如前述同軸電纜)的阻抗Z S 。
差動輸出信號v OUT (t)係透過輸出埠107送出。輸出埠107可被電性連結至一對各自承載相對應差動信號的差動導線。在某些實施例中，該對差動導線構成一平衡的傳輸線，亦即兩導線相對於接地端及/或其他電路具有相同的特徵阻抗，但本發明的範疇並不以此為限。輸出埠107可包含提供差動信號成分v OUTP (t)之一正端107p與提供差動信號成分v OUTM (t)之一負端107m。在輸出埠107會隨時間變化的差動輸出信號v OUT (t)為正端107p和負端107m間的電壓差，亦即v OUT (t)=v OUTP (t)-v OUTM (t)。
低雜訊放大器100包含一對電晶體M0、M1(或稱電晶體117、127)。電晶體117、127各自具有一對輸入端，用以接收輸入電壓信號。電晶體117的輸入端為端點117g和端點117s，輸入電壓即為其閘極-源極電壓V gs 。電晶體127的輸入端為端點127s和端點127g，輸入電壓即為其源極-閘極電壓V sg 。電晶體117、127也各自具有一對輸出端，其間流過的電流與輸入電壓信號成比例。電晶體117的輸出端為端點117d和端點117s，流經其間的為其汲極電流I ds 。電晶體127的輸出端為端點127s和端點127d，流經其間的為其汲極電流I sd 。在低雜訊放大器100中，電晶體117、127各自的輸入端和輸出端具有一共同端點。易言之，一電晶體的輸入端和輸
出端包含一個共同端點，並且各自另有一相對應的非共同端點。電晶體117中的共同端點為源極117s，非共同輸入端端點為閘極117g，非共同輸出端端點為汲極117d。電晶體127中的共同端點為汲極127d，非共同輸入端端點為閘極127g，非共同輸出端端點為源極127s。本發明所屬技術領域中具有通常知識者可理解，電晶體117具有一並聯回饋共源極(shunt-feedback共同source,SF-CS)組態，而電晶體127具有一共汲極(共同drain)或稱源極隨耦(source-follower)組態。須說明的是，本發明的範疇並未限定於該等組態。為避免混淆，電晶體117被稱為閉路電晶體117，而電晶體127被稱為開路電晶體127。
在圖一呈現的範例中，電晶體117、127為金氧半場效電晶體(MOSFET)，但本發明的範疇不以此為限。透過此揭露書，本發明所屬技術領域中具有通常知識者可理解其他類型的電晶體亦能實現本發明。
低雜訊放大器100包含一回授電路130，電性連接於閉路電晶體117的汲極117d和閘極117g之間。電晶體117、127的閘極117g、127g間為短路；回授電路130與開路電晶體127間並未有其他連結，亦即回授電路130並未連接於開路電晶體127的任兩端點間。
電晶體117、127各自被包含於一放大級中。如圖一所示，閉路電晶體117為放大級110(以下稱閉路放大級110)中的元件，開路電晶體127為放大級120(以下稱開路放大級120)中的元件。放大級110、120各自被連接於一組供應電壓端間；閉路放大級110係連接於高/低電壓端點142、146間，開路放大級120係連接於高/低電壓端點144、148間。如圖一所示，高電壓端142、144的電壓不必相等，低電壓端146、148亦然。此外，高電壓端142和低電壓端146間的電壓差異不需要等於高電壓端144和低電壓端148間的電壓差異。電壓端點142、144、146、148的電壓可根據其實際應用被適當地選擇。放大級110、120亦包含用以產生偏壓電流I B1 、I B2 的適當電路(在圖一中被標示為電流源112、122)。本發明的範
疇並未限定於特定的偏壓技術，本發明所屬技術領域中具有通常知識者可理解各種偏壓機制對於小信號增益、輸入和輸出阻抗等特性的影響，其細節不再贅述。
放大級110、120具有各自的輸出端115、125。輸出端115電性連接至閉路電晶體117的汲極117d，而輸出端125電性連接至開路電晶體127的源極127s。放大級110、120同時接收輸入信號v IN (t)、各自提供增益給輸入信號v IN (t)，並同時分別於輸出端115、125提供輸出信號v OUTM (t)、v OUTF (t)。
放大級110的閉路增益被標示為符號G 0，放大級120的開路增益被標示為符號G 1。因此，v OUTP (t)=G 1 v IN (t)，v OUTM(t)=G 0 v IN (t)，v OUT (t)=[G 1-G 0]．v IN (t)。具有SF-CS組態的放大級110之閉路增益G 0可被近似為：
而具有源極隨耦(source follower)組態的放大級120之開路增益G 1可被近似為：
其中R F 代表回授電阻，g m0和g m1 分別為電晶體117、127之互導(transconductance)，r O0和r O1分別為電晶體117、127對應於通道長度調變的輸出電阻。R D0為汲極117d所見的負載阻抗，其中包含該放大器之目標負載阻抗以及電流源112構成的阻抗。R S1為源極127s所見的負載阻抗，其中包含該放大器之目標負載阻抗以及電流源122構成的阻抗。運算符號“∥”代表將多個電阻並聯後計算其電阻值。藉由適當選擇R F 和R D0便能決定增益G 0，進而決定電晶體117的偏壓點；電晶體117的物理結構和偏壓點決定了r O0和g m0。藉由選擇R S1和電晶體127的偏壓點可決定增益G 1；電晶體127的偏壓點會影響r O1和g m1。須說明的是，閉路放大級110的閉
路增益G 0為負值，而放大級120之開路增益G 1為正值且接近1。因此，在輸出信號v OUT (t)中，差異[G 1-G 0]．v IN (t)將使得目標信號成分v OUTM (t)、v OUTP (t)被相加性地互相結合，而內部產生的雜訊被相消性地相互結合。此外，藉由將回授電阻R F 設計為可變電阻，增益G 0可被提高或降低(例如透過一控制器指令)，以將差異[G 1-G 0](亦即低雜訊放大器100的整體增益)調高或調低。
低雜訊放大器100於輸入埠103的輸入阻抗為閉路放大級110之輸入阻抗並聯開路放大級120的輸入阻抗。然而，開路放大級120的輸入阻抗非常大(即為開路電晶體127之閘極阻抗)。因此，低雜訊放大器100的輸入阻抗幾乎由放大級110主導(在電晶體127的各種寄生效應被納入考慮後)。具有SF-CS組態的閉路放大級110之輸入阻抗可被近似為：
藉由選擇R F 和電晶體117之偏壓點，輸入阻抗Z IN 可被設定為匹配於阻抗Z S 。
輸出埠107係電性連接至放大級110的輸出端115和放大級120的輸出端125；輸出埠107之正端117p係電性連接至開路放大級120的輸出端125，輸出埠117之負端117m係電性連接至閉路放大級110的輸出端115。如上所述，差動輸出信號v OUT (t)係出現在輸出埠117的正端117p和負端117m之間。
低雜訊放大器100中的電晶體117、127係由互補式製程製作而成；閉路電晶體117為一n型MOSFET，開路電晶體127為一p型MOSFET，本發明的範疇不以此為限。於一實施例中，閉路電晶體117為一p型MOSFET，開路電晶體127為一n型MOSFET。放大器設計領域中具有通常知識者可理解，此外亦有其他不背離本發明精神的電路組態。
圖二(A)~圖二(E)(統稱圖二)係用以呈現與本發明之實施例相關的數個信號波形。圖二(A)呈現由廣播電視信號簡化而成之一資訊承載信號210，做為一輸入信號範例v IN (t)。須說明的是，“資訊承載信號”一辭僅做為說明範例，本發明的範疇並未限定於需承載資訊之信號。資訊承載信號210，亦可用符號v IS (t)表示，可接收自圖一中的下游(downstream)信號源101。信號源101提供一信號v 0(t)=V 0(t)sin(2 π fct)，其中fc代表一廣播電視頻道之載波頻率，V 0(t)為一振幅調變函數，資訊係編碼於該載波中。須說明的是，本發明的範疇不以振幅調變為限。抵達輸入埠103的資訊承載信號為v IS (t)=V 1 (t)sin(2 π fct)，傳送過程中的相位偏移被忽略不計。V 1 (t)係由電源阻抗Z S (在圖一中標示為電阻R S )的實部與輸入阻抗Z IN (亦稱為輸入電阻R IN )的實部將V 0 (t)分壓後產生。
閉路電晶體117產生的M0雜訊包含閃變雜訊(亦稱為1/f雜訊)，熱致(thermally-induced)通道雜訊，來自電阻性基板的熱致雜訊，以及來自源極/汲極之p-n接面的散射雜訊(shot noise)。這些雜訊都會造成流經閉路電晶體117之汲極電流的波動；該電流之行進路徑為自汲極117d通過回授電路130、電源電阻R S 後，進入信號源101之接地端。回授電阻R F 和電源電阻R S 構成該汲極電流路徑上之一分壓器，因此，輸出端115會出現雜訊電壓v ND0(t)，於圖二(C)中被標示為雜訊信號230，而電路節點132會出現雜訊信號v NG0(t)=A DIV ．V ND0(t)，其中A DIV 為與分壓器R S 、R F 相關的比例因子；A DIV =R S /(R F +R S )。M0雜訊信號v NG0(t)於圖二(B)中被標示為雜訊信號220。低雜訊放大器100之輸入埠103的電壓為資訊承載信號210和雜訊信號220的總和，亦即v IN (t)=v IS (t)+v NG0(t)=v IS (t)+ADIV．v ND0(t)。
圖二(D)呈現信號v OUTP (t)之一資訊承載信號240，亦稱為v O1(t)。圖二(E)呈現信號v OUTM (t)之一資訊承載信號成分250，亦稱為v O0(t)。v OUT (t)之資訊承載成分，或表示為符號v OS (t)，在圖二(F)中與信號v O1(t)、v O0(t)並陳，被標示為資訊承載輸出信號260。由圖二(F)可看出，在差異v OS (t)=v O1(t)
-v O0(t)中，信號v O1(t)和v O0(t)為相加性地結合。
圖二(G)呈現重疊於信號v OUTP (t)、v OUTM (t)之M0雜訊成分上的M0雜訊輸出信號280，亦稱為信號v ON (t)。信號v OUTM (t)之M0雜訊成分為閉路放大級110之輸出端115的M0雜訊電壓，亦即v ND0(t)。信號v OUTP (t)之M0雜訊成分，在圖二(G)中被標示為M0雜訊信號270，始於與電路節點132連結的開路電晶體127之閘極的M0雜訊v ND0(t)。雜訊信號v ND0(t)影響了電晶體127中的源極電流，因而於輸出端125產生M0雜訊信號v NS1(t)=G 1 v NG0(t)。於輸出埠107，M0雜訊電壓v ON (t)=v NS1(t)-v ND0(t)=(A DIV ．G 1-1)．v ND0(t)。須說明的是，M0雜訊信號不會受到放大級110之閉路增益G 0 的影響，因此不會反相翻轉。在差異v OUTP (t)-v OUTM (t)中，雜訊成分v NS1(t)和v ND0 (t)為相消性地結合，相較於未採用本發明概念之單端輸入-單端輸出SF-CS放大器，採用本發明概念之低雜訊放大器的M0雜訊被大幅消除。
圖三呈現本發明之一實施例中的可變-增益低雜訊放大器300之示意圖。低雜訊放大器300包含用以接收單端輸入信號v IN (t)之輸入埠303，以及提供差動輸出信號v OUT (t)的輸出埠307。輸入埠303和輸出埠307可被實現為類似於圖一中的輸入埠103和輸出埠107。低雜訊放大器300包含閉路放大級310、340與開路放大級320。閉路放大級310、340之運作可相似於圖一中的閉路放大級110，而開路放大級320之運作可相似於圖一中的開路放大級120，其間差異容後詳述。
放大級310、320、340都連接至同一個高電壓端352與同一個低電壓端354。放大級310、320、340中的偏壓電流係分別由電流源電路318、328、348提供(包含電晶體312、322、342和電阻R 1、R 2、R 3)。電晶體312、322、344的閘極都被連接至控制器370的控制信號輸出端374，接收一偏壓電流控制信號V B 。電晶體312、322、342的閘極電壓被維持為一共同電壓V B ，電晶體312、322、342之源極電壓則是與電阻R 1、R 2和R 3相關。電阻R 1-R 3可被適當選擇，藉此決定電晶體312、322、342各自的源極-閘
極電壓V SG ，進而決定電流源電路318、328和348各自的電流量。
低雜訊放大器300包含一回授電路330，其中採用了可變電阻R F ，使閉路增益G 0如先前所述為可調整的。回授電路330包含電阻電路332(包含串聯的電阻R F0-R F2)以及一可選擇性開啟/關閉的旁通電路334(包含串聯的開關SW 1-SW 2)。如圖三所示，電阻電路332和旁通電路334係電性連接於介於串聯的開關SW 1-SW 2和串聯的電阻R F0-R F2間之電路節點。回應於由控制器370產生且透過控制信號導線375a-375b傳遞的回授控制信號FB 1、FB 2，開關SW 1-SW 2可被設定為導通或不導通。須說明的是，雖然回授電路330包含三個電阻和兩個開關，但本發明的範疇不以此為限。該可變電阻結構包含的開關和電阻數量可依實際需求有所調整。此外，本發明所屬技術領域中具有通常知識者可理解，在不背離本發明精神的情況下，有其他可實現回授電路330中之可變電阻的機制。
閉路放大級310、340都連接至回授電路330。低雜訊放大器300包含一路徑控制電路313，用以選擇閉路放大級310、340其中之一來提供閉路增益G 0給v IN(t)，並提供差動信號成分v OUTM (t)至輸出埠307。路徑控制電路313包含閉路放大級310中的開關313a、313b，以及閉路放大級340中的開關313c。回應於由控制器370產生且透過控制信號導線375c-375e傳遞的路徑控制信號PC 1-PC 3，開關313a-313c可被設定為導通或不導通。在某些實施例中，路徑控制電路313被控制器370設定為：在任何時刻，閉路放大級310、340兩者僅有一個被啟動，以提供v OUTM (t)至輸出埠307。舉例而言，若欲啟動閉路放大級310，控制器370可產生合適的路徑控制信號PC 1-PC 3，將開關313a、313b設定為導通，將開關313c設定為不導通。在這個情況下，電流源348不會提供電流至閉路電晶體347。由於閉路電晶體317係透過回授電路330自行偏壓(self-biased)，且因電阻R 4的存在，電晶體347亦不會自電流源318取得足夠的啟動電流。若欲啟動閉路放大級340，控制器370可產生合適的路徑控制信號PC 1-PC 3，將開關313a、313b
設定為不導通，將開關313c設定為導通。不導通的開關313b可避免電晶體317透過輸出端315、345間的連結自電流源348接收汲極電流，因而能保持電晶體317不被啟動。
在僅包含單一閉路放大級310的實施例中，路徑控制電路313可被省略。在這個情況下，低雜訊放大器300的結構和功能皆相似於低雜訊放大器，而其可變增益係由可變電阻R F 達成。
藉由電阻R 4，閉路放大級340實現了電晶體347的電阻性源極退化(source degeneration)。電子放大器領域中具有通常知識者可理解，此類源極退化會降低閉路放大級340的增益(相較於無源極退化的放大級，例如閉路放大級310)。因此，在低雜訊放大器300中，藉由改變電阻R F ，當閉路放大級310被啟動，其閉路增益係落在某一範圍內，而當閉路放大級340被啟動，其閉路增益係落在另一範圍內。
在某些實施例中，偏壓電路318、348可被結合為單一偏壓電路，受單一開關的控制(取代開關SW 3、SW 4)。在這個情況下，如先前所述，路徑控制電路313b可被用以選擇啟動放大級310或放大級340。此外，當放大級310、340的所有偏壓電流都被移除，例如使開關SW 3和SW 4(或結合這兩個開關功能的單一開關)皆為開路，且令R F 的電阻值夠高，信號v OUTM (t)便可大致等於零伏特，且差動輸出電壓v OUT (t)=v OUTP (t)-v OUTM (t)=v IN (t)-0=v IN (t)。
控制器370可透過合適電路來實現，以完成低雜訊放大器300中的增益控制功能。控制器370可為類比電路、數位電路，或是類比電路和數位電路的組合，亦可為將類比信號轉介至數位電路的中間電路，反之亦然。控制器370可包含固定式及/或可程式化的邏輯電路，例如但不限於可程式化邏輯閘陣列、針對特定應用的積體電路、微控制器、微處理器、數位信號處理器。此外，控制器370可被設計為透過執行一記憶體(未繪
示)中所儲存之處理器指令，來完成多種任務。實務上，控制器370可為一更大控制電路的一部份；該更大控制電路可用於控制低雜訊放大器300所隸屬的接收器。
圖四呈現一放大程序範例400，以進一步說明低雜訊放大器300的運作方式。步驟410為評估輸入信號v IN (t)的信號強度。舉例而言，圖三中的低雜訊放大器300包含一感應導線372，用以監測v IN (t)，其監測結果信號V SENSE 被提供至控制器370中的電壓偵測電路，例如峰值偵測器、波封偵測器。須說明的是，雖然圖三中的V SENSE 係自輸入埠303取得，但僅為一範例情況。若為避免感應電路造成輸入負載，亦可自其他電路節點取得V SENSE ，例如開路放大級320的輸出端325 of，或是閉路放大級310、340的輸出端315、345，或是低雜訊放大器300所屬系統中的其他電路節點。本發明所屬技術領域中具有通常知識者可理解，在不背離本發明精神的情況下，另有多種監測輸入電壓高低的機制。
隨後，步驟415為在符合某個放大規則的情況下(例如在無失真的情況下最大化信號振幅)，選擇用以放大v IN (t)之一增益設定。在步驟420中，控制器370產生一增益控制信號，以實現被選擇之該增益。此處所謂增益控制信號可包含透過控制信號導線375a-375e傳遞的路徑控制信號PC 1-PC 3和回授控制信號FB 1-FB 2。該增益控制信號會啟動閉路放大級310、340兩者之一，並透過開關SW 1-SW 2建立回授電阻R F 。步驟425為將選出的閉路增益G 0施加於提供至閉路放大級310或340之輸入端的信號v IN (t)。步驟430為施加開路增益G 1於提供至開路放大級320之輸入端的信號v IN (t)。在步驟435中，差動輸出信號v OUT (t)係提供於開路放大級320之輸出端與啟動的閉路放大級310或340之輸出端(於圖三中為一共同連接的電路節點)之間。須說明的是，放大程序400可被連續地重複執行，以針對信號強度會隨時間改變的輸入信號v IN (t)動態調整該增益。
由圖五可看出，相較於同等級的單端輸入單端輸出(SISO)SF-CS
放大級或SISO源極隨耦(source follower)組態放大級，根據本發明建立之一單端輸入差動輸出(SIDO)低雜訊放大器的表現更為線性。曲線組510代表SISO放大級與根據本發明之一SIDO低雜訊放大器實施例的基本響應。曲線組520代表與相同放大級之三階響應相關的輸出。須說明的是，SIDO低雜訊放大器之三階截止點(third-order intercept point,IP3)大約為2dB高於僅有SISO SF-CS放大器的三階截止點。
圖六呈現根據本發明之一SIDO低雜訊放大器的輸入反射損耗，該放大器連接Z IN =75Ω。圖六的量測頻段涵蓋VHF和UHF電視頻段。如圖六所示，在整個目標頻率範圍內，阻抗匹配的程度都是可接受的。
本發明之實施例的概念所呈現之功能性元件可被編碼並儲存為電腦可讀取媒體中的處理器指令，以進行製造、運輸、行銷及/或販售。無論該等處理器指令被執行的處理平台為何，亦無論該等處理器指令的編碼方式為何，本發明的概念皆可被實現。須說明的是，只要儲存於其中的指令可被一處理器依序擷取、解碼、執行，上述電腦可讀取媒體可為任一種非暫態媒體。非暫態電腦可讀取媒體包含但不限於：唯讀記憶體(ROM)、隨機存取記憶體(RAM)和其他電子儲存裝置、CD-ROM、DVD和其他光學儲存裝置、磁帶、軟碟、硬碟及其他磁性儲存裝置。該等處理器指令可利用各種程式語言實現本發明。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
100‧‧‧低雜訊放大器
101‧‧‧信號源
103‧‧‧輸入埠
103i‧‧‧輸入端
103g‧‧‧接地端
107‧‧‧輸出埠
107p‧‧‧輸出埠正端
107m‧‧‧輸出埠負端
110‧‧‧閉路放大級
112‧‧‧電流源
115‧‧‧輸出端
117‧‧‧閉路電晶體
117s‧‧‧閉路電晶體源極
117g‧‧‧閉路電晶體閘極
117d‧‧‧閉路電晶體汲極
120‧‧‧開路放大級
122‧‧‧電流源
125‧‧‧輸出端
127‧‧‧開路電晶體
127s‧‧‧開路電晶體源極
127g‧‧‧開路電晶體閘極
127d‧‧‧開路電晶體汲極
130‧‧‧回授電路
132‧‧‧電路節點
142‧‧‧高電壓端
144‧‧‧高電壓端
146‧‧‧低電壓端
148‧‧‧低電壓端
Claims (20)
- 一種低雜訊放大器，包含：一對電晶體，包含一閉路電晶體以及一開路電晶體，每一電晶體具有：一對輸入端，一輸入電壓信號提供於該對輸入端之間；以及一對輸出端，與該輸入電壓信號成比例之一電流流經該對輸出端；其中，該對輸入端與該對輸出端共用一共同端點，該對輸入端與該對輸出端各自包含一相對應的非共同端點；一回授電路，電性連接於該閉路電晶體之該非共同輸出端與該非共同輸入端間；一輸入埠，包含用以接收一單端輸入信號之一信號承載輸入端與一接地端，該信號承載輸入端係電性連接至該對電晶體各自之該非共同輸入端；以及一輸出埠，包含用以提供一差動輸出信號之一正端與一負端，該正端係電性連接至該開路電晶體之該共同端點，該負端係電性連接至該閉路電晶體之該非共同輸出端。
- 如申請專利範圍第1項所述之低雜訊放大器，其中該回授電路包含至少一電阻。
- 如申請專利範圍第2項所述之低雜訊放大器，其中回應於一增益控制信號，該電阻之阻值為可調整的。
- 如申請專利範圍第3項所述之低雜訊放大器，其中該回授電路不包含被動電路元件(reactive circuit component)。
- 如申請專利範圍第4項所述之低雜訊放大器，進一步包含：一額外電晶體，具有：一對輸入端；以及 一對輸出端，該對輸入端與該對輸出端共用一共同端點，該對輸入端與該對輸出端各自包含該共同端點與一相對應的非共同端點，該額外電晶體之該非共同輸入端係電性連接至該閉路電晶體之該非共同輸入端與該開路電晶體之該非共同輸入端，該額外電晶體之該非共同輸出端係電性連接至該閉路電晶體之該非共同輸出端且未直接電性連接至該開路電晶體之任一端點；至少一電阻，電性連接至該額外電晶體之該共同端點；以及複數個切換元件，分別耦接於該閉路電晶體之該對輸出端以及該額外電晶體之該對輸出端，回應於一增益控制信號，使得該複數個切換元件被切換為導通狀態或非導通狀態，以選擇性地提供偏壓電流至該閉路電晶體和該額外電晶體其中之一。
- 如申請專利範圍第5項所述之低雜訊放大器，其中該增益控制信號包含一組路徑控制信號，用以控制該複數個切換元件將該閉路放大級或該另一閉路放大級啟動；該增益控制信號亦包含一組回授控制信號，用以控制該回授電路之電阻值。
- 如申請專利範圍第1項所述之低雜訊放大器，其中該閉路電晶體之該共同端點為一金氧半場效電晶體(MOSFET)之汲極，該開路電晶體之該共同端點為一金氧半場效電晶體之源極。
- 如申請專利範圍第7項所述之低雜訊放大器，其中該閉路電晶體為一n型MOSFET，該開路電晶體為一p型MOSFET。
- 一種低雜訊放大器，包含：一閉路增益級，包含：一閉路電晶體，具有：一共同端點；一非共同輸入端，與該共同端點構成一對輸入端，一輸入電壓 信號提供於該兩輸入端之間；以及一非共同輸出端，與該共同端點構成一對輸出端，與該輸入電壓信號成比例之一電流流經該對輸出端；以及一回授電路，電性連接於該閉路電晶體之該非共同輸出端與該非共同輸入端間；一開路增益級，包含：一開路電晶體，具有：一共同端點；一非共同輸入端，與該共同端點構成一對輸入端；以及一非共同輸出端，與該共同端點構成一對輸出端；一輸入埠，包含用以接收一單端輸入信號之一輸入端與一接地端，該輸入埠之該輸入端係電性連接至該閉路電晶體之該非共同輸入端與該開路電晶體之該非共同輸入端；以及一輸出埠，包含用以提供一差動輸出信號之一正輸出端與一負輸出端，該輸出埠之該正輸出端係電性連接至該開路電晶體之該共同端點，該輸出埠之該負輸出端係電性連接至該閉路電晶體之該非共同輸出端。
- 如申請專利範圍第9項所述之低雜訊放大器，其中該回授電路包含至少一電阻。
- 如申請專利範圍第10項所述之低雜訊放大器，其中回應於一增益控制信號，該電阻之阻值為可調整的。
- 如申請專利範圍第11項所述之低雜訊放大器，進一步包含：另一閉路放大級，包含：一額外電晶體，具有：一共同端點，係電性連接至該閉路電晶體之該共同端點與該開路電晶體之該共同端點； 一非共同輸入端；以及一非共同輸出端，與該共同端點構成一對輸出端，係電性連接至該閉路電晶體之該非共同輸出端且未直接電性連接至該開路電晶體之任一端點；以及至少一電阻，電性連接至該額外電晶體之該共同端點；以及一路徑選擇電路，包含複數個切換元件，分別耦接於該閉路電晶體之該對輸出端以及該額外電晶體之該對輸出端，該複數個切換元件回應於一增益控制信號，被切換為導通狀態或非導通狀態，以選擇性地啟動該閉路電晶體與該額外電晶體其中之一，以施加一閉路增益於該輸入信號。
- 如申請專利範圍第12項所述之低雜訊放大器，其中該增益控制信號包含一組路徑控制信號，用以控制該路徑選擇電路將該閉路放大級或該另一閉路放大級啟動；該增益控制信號亦包含一組回授控制信號，用以控制該回授電路之電阻值。
- 如申請專利範圍第13項所述之低雜訊放大器，進一步包含：一控制器，用以根據該輸入電壓信號之信號強度產生該增益控制信號。
- 如申請專利範圍第9項所述之低雜訊放大器，其中該閉路電晶體之該共同端點為一金氧半場效電晶體之汲極，該開路電晶體之該共同端點為一金氧半場效電晶體之源極。
- 如申請專利範圍第7項所述之低雜訊放大器，其中該閉路電晶體為一n型金氧半場效電晶體，該開路電晶體為一p型金氧半場效電晶體。
- 一種利用一低雜訊放大器將一單端輸入信號放大為一差動輸出信號之方法，該方法包含：根據一放大規則，選擇用以放大該單端輸入信號之一增益； 根據被選出之該增益，產生一增益控制信號，以針對該放大器中至少一閉路放大級建立一回授電阻，該回授電阻構成該閉路放大級之閉路增益；施加該閉路增益於提供至該閉路放大級之輸入端之輸入信號；施加開路增益於提供至該放大器中一開路放大級之輸入端之輸入信號；以及於該開路放大級之一輸出端與該閉路放大級之一輸出端間，提供該差動輸出信號。
- 如申請專利範圍第17項所述之方法，其中產生該增益控制信號包含：產生該增益控制信號，以啟動複數個閉路放大級其中之一，該複數個閉路放大級皆連接至該回授電路，各閉路放大級使用該回授電路外之一不同電阻，能與該回授電路組成一可變電阻範圍，進而定義一增益範圍，與其他閉路放大級之該增益範圍至少部分不重疊。
- 如申請專利範圍第18項所述之方法，其中施加該閉路增益包含：施加該閉路增益於提供至該主動閉路放大級之輸入端之輸入信號。
- 如申請專利範圍第17項所述之方法，進一步包含：評估該輸入信號之一信號強度；以及選擇該增益，使得具有被評估出之信號強度之該輸入信號被放大為符合該放大規則。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/107,478 US9263998B2 (en) | 2013-12-16 | 2013-12-16 | Broadband single-ended input to differential output low-noise amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201526533A true TW201526533A (zh) | 2015-07-01 |
| TWI533601B TWI533601B (zh) | 2016-05-11 |
Family
ID=53369704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103143810A TWI533601B (zh) | 2013-12-16 | 2014-12-16 | 低雜訊放大器以及利用低雜訊放大器將單端輸入信號放大爲差動輸出信號之方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9263998B2 (zh) |
| CN (1) | CN104796101B (zh) |
| TW (1) | TWI533601B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI624746B (zh) * | 2015-11-24 | 2018-05-21 | 美商豪威科技股份有限公司 | 用於傳輸信號之介面電路及產生輸出差動信號之方法 |
| TWI678061B (zh) * | 2018-10-17 | 2019-11-21 | 財團法人成大研究發展基金會 | 數位線性調節器與功率金屬氧化物半導體陣列 |
| US10855264B1 (en) | 2019-11-01 | 2020-12-01 | Lontium Semiconductor Corporation | Circuit for generating differential reference voltages, circuit for detecting signal peak, and electronic device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10637423B2 (en) * | 2018-02-14 | 2020-04-28 | Cirrus Logic, Inc. | Tracking and correcting gain of open-loop driver in a multi-path processing system |
| US11329620B2 (en) | 2018-02-14 | 2022-05-10 | Cirrus Logic, Inc. | Tracking and correcting gain of open-loop driver in a multi-path processing system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030098744A1 (en) * | 2001-11-29 | 2003-05-29 | Seiichi Banba | Variable gain differential amplifier and multiplication circuit |
| KR100758854B1 (ko) * | 2005-03-29 | 2007-09-19 | 인티그런트 테크놀로지즈(주) | 가변 이득 모드를 갖는 저잡음 증폭기 및 차동증폭기. |
| GB0807149D0 (en) * | 2008-04-18 | 2008-05-21 | Elonics Ltd | Low noise amplifier |
| KR100988460B1 (ko) * | 2008-09-05 | 2010-10-20 | 한국전자통신연구원 | 광대역 저잡음 증폭기 |
| CN101697479B (zh) * | 2009-10-30 | 2012-02-08 | 凌阳科技股份有限公司 | 可调增益低噪声放大器 |
| US9154356B2 (en) * | 2012-05-25 | 2015-10-06 | Qualcomm Incorporated | Low noise amplifiers for carrier aggregation |
-
2013
- 2013-12-16 US US14/107,478 patent/US9263998B2/en active Active
-
2014
- 2014-12-16 TW TW103143810A patent/TWI533601B/zh active
- 2014-12-16 CN CN201410781042.3A patent/CN104796101B/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI624746B (zh) * | 2015-11-24 | 2018-05-21 | 美商豪威科技股份有限公司 | 用於傳輸信號之介面電路及產生輸出差動信號之方法 |
| TWI678061B (zh) * | 2018-10-17 | 2019-11-21 | 財團法人成大研究發展基金會 | 數位線性調節器與功率金屬氧化物半導體陣列 |
| US10855264B1 (en) | 2019-11-01 | 2020-12-01 | Lontium Semiconductor Corporation | Circuit for generating differential reference voltages, circuit for detecting signal peak, and electronic device |
| TWI721734B (zh) * | 2019-11-01 | 2021-03-11 | 大陸商龍迅半導體（合肥）股份有限公司 | 差分參考電壓發生電路、峰值信號檢測電路和電子設備 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150171803A1 (en) | 2015-06-18 |
| CN104796101A (zh) | 2015-07-22 |
| US9263998B2 (en) | 2016-02-16 |
| TWI533601B (zh) | 2016-05-11 |
| CN104796101B (zh) | 2018-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI533601B (zh) | 低雜訊放大器以及利用低雜訊放大器將單端輸入信號放大爲差動輸出信號之方法 | |
| KR100946815B1 (ko) | 프로그램 가능한 저잡음 증폭기 및 방법 | |
| US9496833B2 (en) | Apparatus and methods for multi-channel autozero and chopper amplifiers | |
| US6512416B2 (en) | Extended range variable gain amplifier | |
| US7271663B2 (en) | Operational amplifier output stage and method | |
| US7622995B2 (en) | Negative-feedback type ultra-wideband signal amplification circuit | |
| US8704597B2 (en) | Amplifiers and related receiver systems | |
| US8823455B2 (en) | Matrix distributed power amplifier | |
| KR102133926B1 (ko) | 낮은 위상 변화를 갖는 광대역 가변 이득 증폭기 | |
| US10425071B2 (en) | Fast settling peak detector | |
| TWI548205B (zh) | Balanced upscale mixer | |
| TWI524661B (zh) | 可變增益低雜訊放大器以及操作可變增益低雜訊放大器之方法 | |
| CN101204009B (zh) | 大动态范围低功率差分输入级及其使用方法和在双平衡混频器中的应用 | |
| US9319001B2 (en) | Amplifier circuit, biasing block with output gain compensation thereof, and electronic apparatus | |
| CN109391236A (zh) | 一种信号放大电路及毫米波信号放大电路 | |
| US20170111011A1 (en) | Balanced up-conversion mixer | |
| CN116896519A (zh) | 温度补偿包络检测器电路 | |
| US8115553B1 (en) | High linearity, low noise, wide bandwidth amplifier/buffer | |
| TWI780862B (zh) | 降頻混頻器 | |
| JP5349119B2 (ja) | 高周波増幅器 | |
| US8847687B2 (en) | Multi-path broadband amplifier | |
| JP6336775B2 (ja) | 利得可変型増幅器 | |
| US11437965B2 (en) | Variable gain amplifier and wireless communication device | |
| JP5596451B2 (ja) | 利得可変型増幅器 | |
| CN113659940A (zh) | 一种单端输入的伪差分超宽带晶体管放大器 |