WO2010018941A2 - 디지털-아날로그 변환기 및 상기 변환기를 구비하는 디스플레이 구동시스템 - Google Patents

디지털-아날로그 변환기 및 상기 변환기를 구비하는 디스플레이 구동시스템 Download PDF

Info

Publication number
WO2010018941A2
WO2010018941A2 PCT/KR2009/004243 KR2009004243W WO2010018941A2 WO 2010018941 A2 WO2010018941 A2 WO 2010018941A2 KR 2009004243 W KR2009004243 W KR 2009004243W WO 2010018941 A2 WO2010018941 A2 WO 2010018941A2
Authority
WO
WIPO (PCT)
Prior art keywords
reference voltage
voltage
switching
mos transistors
vgmah
Prior art date
Application number
PCT/KR2009/004243
Other languages
English (en)
French (fr)
Other versions
WO2010018941A3 (ko
Inventor
안용성
박공순
손영석
오형석
한대근
Original Assignee
(주)실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)실리콘웍스 filed Critical (주)실리콘웍스
Publication of WO2010018941A2 publication Critical patent/WO2010018941A2/ko
Publication of WO2010018941A3 publication Critical patent/WO2010018941A3/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Definitions

  • the present invention relates to a digital-to-analog converter, and more particularly, to a digital-to-analog converter in which a conversion characteristic curve maintains linearity and a display driving system having the same.
  • a digital-to-analog converter which converts N (N is an integer) bit of digital data into a corresponding analog voltage value, generates 2 N analog voltage values corresponding to N bits of digital signal.
  • a conversion voltage generation circuit is provided.
  • the conversion voltage generation circuit is generally implemented as a plurality of resistors connected in series between two reference voltages having a constant voltage difference. The voltages dropped at both terminals of the plurality of resistors are analog conversion voltage values.
  • the plurality of analog conversion voltage values are output by a switch that is selectively turned on among switches connected to a common node of a plurality of resistors connected in series.
  • a transmission gate is used as a switch, but it is more common to use only one N-type transistor or P-type transistor to reduce the area of the DAC.
  • 1 is a circuit diagram of some functional elements constituting a DAC.
  • the DAC 100 includes a conversion voltage generation circuit 110, a switching circuit 120, and a display driver 130.
  • the conversion voltage generation circuit 110 includes eleven resistors R1 to R11 connected in series between two reference voltages VGMAH and VGMAM, and in addition to the two reference voltages VGMAH and VGMAM, 10 falling reference voltages V10 to V1 are generated. In some cases, two reference voltages VGMAH and VGMAM are included in the conversion reference voltage.
  • the switching circuit 120 includes sixteen P-type switching MOS transistors that are switched in response to sixteen signals D1 to D16, and the twelve conversion reference voltages VGMAH, V10 ⁇ V1, VGMAM) select the conversion reference voltage as the final voltage (Ao).
  • the first reference voltage VGMAH has a relatively higher voltage level than the second reference voltage VGMAM.
  • the voltage level of the conversion reference voltage selected by the on-off operation of the switching MOS transistors and a process of selecting the switching reference transistors are generally known and thus are not described herein.
  • the display panel driver 130 generates a signal for actually driving the display panel using the final voltage Ao selected by the switching circuit 120.
  • Equation (1) The voltage and drain current (i D ) applied to the gate terminal of a typical MOS transistor may be expressed as in Equation (1).
  • ⁇ is the mobility of electrons or holes
  • Cox is the capacitance of the gate oxide
  • W and L are the width and length of the gate, respectively. it means.
  • v GS is the voltage difference between the gate and the source of the transistor.
  • Equation 1 the difference between the gate voltage applied to the gate of the MOS transistor and the voltage dropping down to the source terminal (V GS ) must be greater than at least the threshold voltage (V TH ) to allow the drain current (i D ) to flow. Able to know. Since the switch illustrated in FIG. 1 is a P-type MOS transistor, in order to normally switch the second reference voltage VGMAM having the lowest voltage level, the voltage V D12 applied to the corresponding gate terminal D12 is represented by Equation 1 below. 2 must be satisfied.
  • the threshold voltage (V TH ) of the transistor may be expressed as in Equation 1.
  • V TH0 represents a threshold voltage when the bias voltage applied to the substrate on which the transistor is implemented is zero (V)
  • V BS represents a voltage difference between the bulk of the transistor and the source terminal. Means.
  • V TH0 represents a negative voltage level, and in the case of an N type, it represents a positive voltage level. The value does not change after the transistor is generated through a certain process.
  • V TH the threshold voltage (V TH ) of the transistor is changed by the voltage difference (V BS ) of the bulk region and the source region of the transistor, it is preferable that V BS has a value of zero (zero).
  • the P-type transistor Since the P-type transistor is implemented on the N-type substrate (substrate), the highest voltage of the power supply voltage used by the system is applied to the bulk region of the N-type substrate, that is, the P-type transistor.
  • a supply power source VDD is applied to a common bulk region of P-type MOS transistors. Since even the first reference voltage VGMAH having the highest voltage level among the voltages switched through the P-type MOS transistor shown in FIG. 1 has a voltage level lower than that of the power supply VDD, the bulk region and the source region of the corresponding transistor. The voltage difference V BS between them does not become zero and has a constant magnitude.
  • Equation 3 the threshold voltage of the P-type MOS transistors increases, so that the switch does not turn on normally. Therefore, the entire analog voltage of a certain magnitude to be transmitted cannot be delivered to the next stage. There is a drawback to this.
  • the present invention has been made in an effort to provide a digital-to-analog converter having improved digital-to-analog conversion characteristics by stabilizing a threshold voltage of a device used as a switching transistor.
  • Another technical problem to be solved by the present invention is to provide a display driving system having a digital-to-analog converter with improved digital-to-analog conversion characteristics by stabilizing a threshold voltage of a device used as a switching transistor.
  • a digital-to-analog converter includes a conversion voltage generation circuit and a switching circuit.
  • the conversion voltage generation circuit generates a plurality of analog conversion voltages having a voltage level between the first reference voltage and the second reference voltage.
  • the switching circuit includes a plurality of switching MOS transistors for switching the plurality of analog conversion voltages in response to a plurality of bits of digital signals.
  • One of the first reference voltage, the second reference voltage, and the plurality of analog conversion voltages is supplied to the bulk region of the switching MOS transistors.
  • a digital-to-analog converter includes a conversion voltage generation circuit and a switching circuit.
  • the conversion voltage generation circuit generates a plurality of analog conversion voltages having a voltage level between the first reference voltage and the second reference voltage.
  • the switching circuit includes a plurality of switching MOS transistors for switching the plurality of analog conversion voltages in response to a plurality of bits of digital signals. The bulk region of the switching MOS transistors is supplied with a voltage applied from the outside.
  • a display driving system including a conversion voltage generation circuit and a switching circuit.
  • the conversion voltage generation circuit generates a plurality of analog conversion voltages having a voltage level between the first reference voltage and the second reference voltage.
  • the switching circuit includes a plurality of switching MOS transistors for switching the plurality of analog conversion voltages in response to a plurality of bits of digital signals containing information to be displayed.
  • One of the first reference voltage, the second reference voltage, and the plurality of analog conversion voltages is supplied to the bulk region of the switching MOS transistors.
  • the present invention has the advantage that the digital-analog conversion characteristic curve has linearity.
  • 1 is a circuit diagram of some functional elements constituting a DAC.
  • FIG. 2 is a first embodiment of some functional elements constituting the DAC according to the present invention.
  • 3 is a second embodiment of some functional elements constituting the DAC according to the present invention.
  • 5 is a fourth embodiment of some functional elements constituting the DAC according to the present invention.
  • FIG. 6 is a fifth embodiment of some functional elements constituting the DAC according to the present invention.
  • FIG. 7 illustrates a gamma curve output from the conventional DAC shown in FIG. 1.
  • FIG. 8 shows a gamma curve output from the DAC according to the present invention.
  • FIG. 2 is a first embodiment of some functional elements constituting the DAC according to the present invention.
  • a first reference voltage VGMAH is applied to the bulk regions of the plurality of switching MOS transistors constituting the DAC 200, and the remaining connection relationship is the same as that of the conventional DAC shown in FIG. 1. This is compared with applying the highest power supply voltage VDD used in the DAC in the bulk region of the conventional plurality of switching MOS transistors shown in FIG. 1.
  • P-type MOS transistors are implemented on an N-type substrate, and the substrate is supplied with the highest power supply voltage.
  • MOS transistors are implemented on a P-type substrate, at which the substrate is supplied with the lowest supply voltage.
  • CMOS process at least one well is generated, and when the well is N-type, a P-type MOS transistor is implemented in the well and an N-type MOS transistor in the opposite case.
  • two wells may be formed to implement P-type MOS transistors in N-type wells, and N-type MOS transistors in P-type wells. Therefore, twin wells as well as N-type or P-type wells should be generated according to the type of switching MOS transistor.
  • P-type switching MOS transistors are generally formed in an N-type well, and the well is typically applied with the highest supply voltage.
  • a first reference voltage VGMAH is applied.
  • the first reference voltage VGMAH is connected to one terminal of the plurality of resistor arrays connected in series, and has a relatively high voltage level compared to the second reference voltage VGMAM connected to the other terminal of the plurality of resistor arrays.
  • 3 is a second embodiment of some functional elements constituting the DAC according to the present invention.
  • 5 is a fourth embodiment of some functional elements constituting the DAC according to the present invention.
  • FIG. 6 is a fifth embodiment of some functional elements constituting the DAC according to the present invention.
  • the first reference voltage VGMAH is buffered by the buffer 340 and then supplied to the bulk of the P-type transistors.
  • the voltage Vext supplied to the bulk of the P-type transistors is supplied from the outside of the DAC 400.
  • the voltage Vext supplied from the outside is buffered by the buffer 540 and then supplied to the bulk of the P-type transistors.
  • one of a plurality of analog conversion voltages between the first reference voltage VGMAH and the second reference voltage VGMAM is supplied to the bulk of the P-type MOS transistors.
  • the voltage supplied to the N type well in which the P type MOS transistor is implemented will be described.
  • the P-type well may be supplied with one of a plurality of analog conversion voltages between the second reference voltage VGMAM or the first reference voltage VGMAH and the second reference voltage VGMAM.
  • FIG. 7 illustrates a gamma curve output from the conventional DAC shown in FIG. 1.
  • FIG. 8 shows a gamma curve output from the DAC according to the present invention.
  • the output gamma curve shown in FIG. 8 is a result of computer simulation under the same conditions as the case shown in FIG. 7, and it can be seen that the conversion curve is kept straight since the threshold voltages of the switching transistors are stabilized.
  • the display panel drivers 130 to 630 illustrated in FIGS. 1 to 6 assume a case where the DAC according to the present invention is applied to a display driving system. Since the operation of the DAC included in the display driving system is generally known, a description thereof is omitted here.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 스위칭트랜지스터로 사용되는 소자의 문턱전압을 안정시켜 디지털-아날로그 변환 특성이 향상된 디지털-아날로그 변환기 및 상기 변환기를 구비하는 디스플레이 구동시스템을 개시한다. 상기 디지털-아날로그 변환기는, 변환전압생성회로 및 스위칭회로를 구비한다. 상기 변환전압생성회로는 제1기준전압 및 제2기준전압 사이의 전압준위를 가지는 복수 개의 아날로그 변환전압들을 생성한다. 상기 스위칭회로는 복수 개 비트의 디지털 신호에 응답하여 상기 복수 개의 아날로그 변환전압들을 스위칭 하는 복수 개의 스위칭모스트랜지스터들을 포함한다. 상기 스위칭모스트랜지스터들의 벌크 영역에는 상기 제1기준전압, 상기 제2기준전압 및 상기 복수 개의 아날로그 변환전압들 중 하나의 전압이 공급된다.

Description

디지털-아날로그 변환기 및 상기 변환기를 구비하는 디스플레이 구동시스템
본 발명은 디지털-아날로그 변환기에 관한 것으로, 특히 변환특성 곡선이 선형성을 유지하는 디지털-아날로그 변환기 및 이를 구비하는 디스플레이 구동시스템에 관한 것이다.
N(N은 정수) 비트의 디지털 데이터를 이에 대응되는 아날로그 전압 값으로 변환하는 디지털-아날로그 변환기(Digital to Analog Convertor, DAC)는, N비트의 디지털 신호에 대응되는 2N개의 아날로그 전압 값을 생성하는 변환전압생성회로를 구비한다. 변환전압생성회로는 일정한 전압 차이가 있는 2개의 기준전압 사이에 직렬로 연결된 복수 개의 저항들로서 구현되는 것이 일반적인데, 복수 개의 저항 들 양 단자에 강하되는 전압이 아날로그 변환전압 값들이 된다.
복수 개의 아날로그 변환전압 값들은, 직렬로 연결된 복수 개의 저항들의 공통노드(common node)에 연결된 스위치들 중 선택적으로 턴 온 되는 스위치에 의해 출력된다. 이 때 사용되는 스위치로는 전송게이트(transmission gate)가 사용되기도 하지만 DAC의 면적을 감소시키기 위해 N형 모스트랜지스터 또는 P형 모스트랜지스터 하나 만을 사용하는 경우가 더 일반적이다.
도 1은 DAC를 구성하는 일부 기능요소들에 대한 회로도이다.
도 1을 참조하면, DAC(100)는 변환전압생성회로(110), 스위칭회로(120) 및 디스플레이 구동부(130)를 구비한다.
변환전압생성회로(110)는 2개의 기준전압(VGMAH, VGMAM) 사이에 직렬로 연결된 11개의 저항(R1~R11)을 구비하며, 2개의 기준전압(VGMAH, VGMAM) 이외에 이들 저항들의 공통노드에 강하되는 10개의 변환기준전압들(V10 ~ V1)을 생성한다. 2개의 기준전압(VGMAH, VGMAM)이 변환기준전압에 포함되는 경우도 있다.
스위칭회로(120)는 16개의 신호(D1~D16)에 응답하여 스위칭 되는 16개의 P형 스위칭모스트랜지스터들을 구비하며, 상기 P형 스위칭모스트랜지스터들의 스위칭 동작에 의해 12개의 변환기준전압들(VGMAH, V10 ~ V1, VGMAM) 중 하나의 변환기준전압을 최종 전압(Ao)으로 선택한다. 여기서, 제1기준전압(VGMAH)이 제2기준전압(VGMAM)에 비해서 상대적으로 높은 전압준위를 가진다고 가정한다. 스위칭모스트랜지스터들의 온 오프 동작에 의해 선택되는 변환기준전압의 전압준위 및 선택되는 과정은 일반적으로 알려져 있으므로 여기서는 설명을 하지 않는다.
디스플레이 패널 구동부(130)는 스위칭회로(120)에서 선택된 최종 전압(Ao)을 이용하여 디스플레이 패널을 실제로 구동시키는 신호를 생성한다.
일반적인 모스트랜지스터의 게이트 단자에 인가되는 전압과 드레인 전류(iD)는 수학식1과 같이 표시할 수 있다.
수학식 1
Figure PCTKR2009004243-appb-M000001
여기서 μ는 전자(electron) 또는 정공(hole)의 이동도(mobility), Cox는 게이트 산화막(gate oxide)의 커패시턴스(capacitance), W 및 L은 각각 게이트의 폭(Width) 및 길이(Length)를 의미한다. vGS는 트랜지스터의 게이트와 소스 사이의 전압차이를 의미한다.
수학식 1을 참조하면, 모스트랜지스터의 게이트에 인가되는 게이트 전압과 소스 단자에 강하되는 전압의 차이(vGS)가 적어도 문턱전압(VTH)보다는 커야 드레인 전류(iD)가 흐를 수 있다는 것을 알 수 있다. 도 1에 도시된 스위치는 P형 모스트랜지스터 이므로, 상대적으로 가장 낮은 전압준위를 가지는 제2기준전압(VGMAM)을 정상적으로 스위칭 하기 위해서는 해당 게이트 단자(D12)에 인가되는 전압(VD12)은 수학식 2를 만족하여야 한다.
수학식 2
Figure PCTKR2009004243-appb-M000002
트랜지스터의 문턱전압(Threshold Voltage, VTH)은 수학식 1과 같이 표시할 수 있다.
수학식 3
Figure PCTKR2009004243-appb-M000003
여기서 VTH0는 트랜지스터가 구현된 기판(substrate)에 인가된 바이어스 전압이 0(zero) V일 때의 문턱전압을 나타내고, VBS는 트랜지스터의 벌크(Bulk)와 소스단자(Source) 사이의 전압차를 의미한다. 트랜지스터가 P형 일 경우 VTH0는 음(negative)의 전압준위를 나타내고 N형 일 경우에는 양(positive)의 전압준위를 나타내는데, 트랜지스터가 일정한 공정을 거쳐 생성된 후에는 값은 변하지 않게 된다.
수학식 3을 참조하면, 트랜지스터의 문턱전압(VTH)은 트랜지스터의 벌크영역과 소스영역의 전압차이(VBS)에 의해 변하게 되며 VBS가 0(zero)의 값을 가지는 것이 바람직하다.
P형 모스트랜지스터는 N형 기판(substrate) 상에 구현되므로 N형 기판 즉 P형 모스트랜지스터의 벌크 영역에는 해당 시스템이 사용하는 전원전압 중 가장 높은 전압을 인가한다. 도 1을 참조하면, P형 모스트랜지스터들의 공통 벌크 영역에는 공급전원(VDD)이 인가되어 있다. 도 1에 도시된 P형 모스트랜지스터를 통해 스위칭 되는 전압들 중 최고의 전압준위를 가지는 제1기준전압(VGMAH)이라도 공급전원(VDD)보다 낮은 전압준위를 가지므로, 해당 트랜지스터의 벌크 영역과 소스 영역 사이의 전압차이(VBS)가 0(zero)이 되지 않고 일정한 크기를 가지게 된다.
이 경우 수학식3을 참조하면, P형 모스트랜지스터들의 문턱전압이 증가하여 스위치가 정상적으로 턴 온 되지 않는 경우가 발생하여, 전달하여야 하는 일정한 크기의 아날로그 전압 전체를 다음 단으로 전달하지 못하는 경우가 발생하게 되는 단점이 있다.
본 발명이 해결하고자 하는 기술적과제는, 스위칭트랜지스터로 사용되는 소자의 문턱전압을 안정시켜 디지털-아날로그 변환 특성이 향상된 디지털-아날로그 변환기를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 기술적과제는, 스위칭트랜지스터로 사용되는 소자의 문턱전압을 안정시켜 디지털-아날로그 변환 특성이 향상된 디지털-아날로그 변환기를 구비하는 디스플레이 구동시스템을 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명의 일면에 따른 디지털-아날로그 변환기는, 변환전압생성회로 및 스위칭회로를 구비한다. 상기 변환전압생성회로는 제1기준전압 및 제2기준전압 사이의 전압준위를 가지는 복수 개의 아날로그 변환전압들을 생성한다. 상기 스위칭회로는 복수 개 비트의 디지털 신호에 응답하여 상기 복수 개의 아날로그 변환전압들을 스위칭 하는 복수 개의 스위칭모스트랜지스터들을 포함한다. 상기 스위칭모스트랜지스터들의 벌크 영역에는 상기 제1기준전압, 상기 제2기준전압 및 상기 복수 개의 아날로그 변환전압들 중 하나의 전압이 공급된다.
상기 기술적과제를 이루기 위한 다른 일면에 따른 디지털-아날로그 변환기는, 변환전압생성회로 및 스위칭회로를 구비한다. 상기 변환전압생성회로는 제1기준전압 및 제2기준전압 사이의 전압준위를 가지는 복수 개의 아날로그 변환전압들을 생성한다. 상기 스위칭회로는 복수 개 비트의 디지털 신호에 응답하여 상기 복수 개의 아날로그 변환전압들을 스위칭 하는 복수 개의 스위칭모스트랜지스터들을 포함한다. 여기서 상기 스위칭모스트랜지스터들의 벌크 영역에는 외부에서 인가되는 전압으로 공급된다.
상기 다른 기술적 과제를 이루기 위한 본 발명에 따른 디스플레이 구동시스템은, 변환전압생성회로, 스위칭회로를 적어도 하나씩 구비한다. 상기 변환전압생성회로는 제1기준전압 및 제2기준전압 사이의 전압준위를 가지는 복수 개의 아날로그 변환전압들을 생성한다. 상기 스위칭회로는 디스플레이 될 정보를 포함하는 복수 개 비트의 디지털 신호에 응답하여 상기 복수 개의 아날로그 변환전압들을 스위칭 하는 복수 개의 스위칭모스트랜지스터들을 포함한다. 상기 스위칭모스트랜지스터들의 벌크 영역에는 상기 제1기준전압, 상기 제2기준전압 및 상기 복수 개의 아날로그 변환전압들 중 하나의 전압이 공급된다.
본 발명은 디지털-아날로그 변환 특성곡선이 선형성을 가지는 장점이 있다.
도 1은 DAC를 구성하는 일부 기능요소들에 대한 회로도이다.
도 2는 본 발명에 따른 DAC를 구성하는 일부 기능요소들의 제1실시 예이다.
도 3은 본 발명에 따른 DAC를 구성하는 일부 기능요소들의 제2실시 예이다.
도 4는 본 발명에 따른 DAC를 구성하는 일부 기능요소들의 제3실시 예이다.
도 5는 본 발명에 따른 DAC를 구성하는 일부 기능요소들의 제4실시 예이다.
도 6은 본 발명에 따른 DAC를 구성하는 일부 기능요소들의 제5실시 예이다.
도 7은 도 1에 도시된 종래의 DAC로부터 출력되는 감마 곡선을 나타낸다.
도 8은 본 발명에 따른 DAC로부터 출력되는 감마 곡선을 나타낸다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
도 2는 본 발명에 따른 DAC를 구성하는 일부 기능요소들의 제1실시 예이다.
도 2를 참조하면, DAC(200)를 구성하는 복수 개의 스위칭모스트랜지스터들의 벌크 영역은 제1기준전압(VGMAH)이 인가되며 나머지 연결 관계는 도 1에 도시된 종래의 DAC의 구조와 동일하다. 이는 도 1에 도시된 종래의 복수 개의 스위칭모스트랜지스터들의 벌크 영역이 DAC에서 사용하는 가장 높은 전원전압(VDD)이 인가되는 것과 비교된다.
P형 모스트랜지스터들은 N형 기판 상에 구현되고 이 때 기판에는 가장 높은 전원전압이 공급된다. 반면에 모스트랜지스터들은 P형 기판 상에 구현되고 이 때 기판에는 가장 낮은 전원전압이 공급된다. CMOS 공정이라면 적어도 하나의 웰(Well)을 생성시키고, 상기 웰이 N형 인 경우에는 웰에는 P형 모스트랜지스터를 구현시키고 반대의 경우에는 N형 모스트랜지스터를 구현시킨다. 경우에 따라서는 2개의 웰(Twin Well)을 형성시켜 N형 웰에는 P형 모스트랜지스터를 구현시키고, P형 웰에는 N형 모스트랜지스터를 구현시킬 수 있다. 따라서 스위칭모스트랜지스터의 타입에 따라 N형 웰 또는 P형 웰 뿐만 아니라 트윈 웰도 생성되어야 한다.
여기서는 P형 스위칭모스트랜지스터들 만을 고려하므로, N형 웰에 대하여 설명한다. P형 스위칭모스트랜지스터들은 N형 웰에 형성되고 웰은 가장 높은 전원전압이 인가되는 것이 일반적이다. 도 2를 참조하면, 제1기준전압(VGMAH)이 인가된다. 여기서 제1기준전압(VGMAH)은 직렬로 연결된 복수 개의 저항 어레이의 일 단자에 연결된 것으로, 복수 개의 저항 어레이의 다른 일 단자에 연결된 제2기준전압(VGMAM)에 비해 상대적으로 높은 전압준위를 가진다.
도 3은 본 발명에 따른 DAC를 구성하는 일부 기능요소들의 제2실시 예이다.
도 4는 본 발명에 따른 DAC를 구성하는 일부 기능요소들의 제3실시 예이다.
도 5는 본 발명에 따른 DAC를 구성하는 일부 기능요소들의 제4실시 예이다.
도 6은 본 발명에 따른 DAC를 구성하는 일부 기능요소들의 제5실시 예이다.
도 3에 도시된 제2실시 예의 경우 제1기준전압(VGMAH)은 버퍼(340)에 의해 버퍼링(buffering)된 후 P형 모스트랜지스터들의 벌크에 공급된다.
도 4에 도시된 제3실시 예의 경우 P형 모스트랜지스터들의 벌크에 공급되는 전압(Vext)은 DAC(400)의 외부로부터 공급받는다.
도 5에 도시된 제4실시 예의 경우 외부로부터 공급되는 전압(Vext)은 버퍼(540)에 의해 버퍼링 된 후 P형 모스트랜지스터들의 벌크에 공급된다.
도 6에 도시된 제5실시 예의 경우, 제1기준전압(VGMAH)과 제2기준전압(VGMAM) 사이의 복수 개의 아날로그 변환전압들 중 하나가 P형 모스트랜지스터들의 벌크에 공급된다.
도 3내지 도 6에 도시된 실시예의 경우, P형 모스트랜지스터가 구현되는 N형 웰에 공급되는 전압에 대하여 설명한 것이다. 이 분야의 일반적인 기술자라면 상기의 설명으로부터 N형 모스트랜지스터가 스위칭소자로 사용되는 경우에 적용할 수 있을 것이다. 이 때 P형 웰에는 제2기준전압(VGMAM) 또는 제1기준전압(VGMAH)과 제2기준전압(VGMAM) 사이의 복수 개의 아날로그 변환전압들 중 하나가 공급될 것이다.
도 7은 도 1에 도시된 종래의 DAC로부터 출력되는 감마 곡선을 나타낸다.
도 7에 도시된 출력 감마곡선은 DAC(100)의 공급전원(VDD)은 12V이고 제1기준전압(VGMAH)은 5.5V일 때에 대한 컴퓨터 모의실험의 결과이다. 상술한 바와 같이 스위칭트랜지스터들의 벌크 영역에 인가되는 전압(VDD)과 제1기준전압(VGMAH)의 전압차이(6.5V=12V-5.5V)에 의해 곡선의 중간에 정상적인 변환(Conversion)이 일어나지 않게 된다.
도 8은 본 발명에 따른 DAC로부터 출력되는 감마 곡선을 나타낸다.
도 8에 도시된 출력 감마곡선은 도 7에 도시된 경우와 동일한 조건에서의 컴퓨터 모의실험의 결과로서, 스위칭트랜지스터들의 문턱전압이 안정되므로 변환 곡선이 직선을 유지한다는 것을 알 수 있다.
도 1 내지 도 6에 도시된 디스플레이 패널 구동부(130~630)는 본 발명에 따른 DAC가 디스플레이 구동시스템에 적용되었을 때를 가정한 것이다. 디스플레이 구동시스템에 포함되는 DAC의 동작에 대해서는 일반적으로 알려져 있으므로, 여기서는 설명을 생략한다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

Claims (10)

  1. 제1기준전압(VGMAH) 및 제2기준전압(VGMAM) 사이의 전압준위를 가지는 복수 개의 아날로그 변환전압들을 생성하는 변환전압생성회로; 및
    복수 개 비트의 디지털 신호에 응답하여 상기 복수 개의 아날로그 변환전압들을 스위칭 하는 복수 개의 스위칭모스트랜지스터들을 포함하는 스위칭회로를 구비하며,
    상기 스위칭모스트랜지스터들의 벌크 영역에는 상기 제1기준전압(VGMAH), 상기 제2기준전압(VGMAM) 및 상기 복수 개의 아날로그 변환전압들 중 하나의 전압이 공급되는 것을 특징으로 하는 디지털-아날로그 변환기.
  2. 제1항에 있어서, 상기 스위칭회로는,
    N형 스위칭모스트랜지스터들로 구성된 N형 스위칭블록; 및
    P형 스위칭모스트랜지스터들로 구성된 P형 스위칭블록 중 적어도 하나를 구비하는 것을 특징으로 하는 디지털-아날로그 변환기.
  3. 제2항에 있어서,
    상기 제1기준전압(VGMAH)이 상기 제2기준전압(VGMAM)에 비해 상대적으로 높은 전압준위를 가지며,
    상기 N형 스위치블록을 구성하는 N형 스위칭모스트랜지스터들의 벌크영역에는 상기 제2기준전압(VGMAM)을 인가하고,
    상기 P형 스위치블록을 구성하는 P형 스위칭모스트랜지스터들의 벌크영역에는 상기 제1기준전압(VGMAH)을 인가하는 것을 특징으로 하는 디지털-아날로그 변환기.
  4. 제1기준전압(VGMAH) 및 제2기준전압(VGMAM) 사이의 전압준위를 가지는 복수 개의 아날로그 변환전압들을 생성하는 변환전압생성회로; 및
    복수 개 비트의 디지털 신호에 응답하여 상기 복수 개의 아날로그 변환전압들을 스위칭 하는 복수 개의 스위칭모스트랜지스터들을 포함하는 스위칭회로를 구비하며,
    상기 스위칭모스트랜지스터들의 벌크 영역에는 외부에서 인가되는 전압이 공급되는 것을 특징으로 하는 디지털-아날로그 변환기.
  5. 제1기준전압(VGMAH) 및 제2기준전압(VGMAM) 사이의 전압준위를 가지는 복수 개의 아날로그 변환전압들을 생성하는 변환전압생성회로; 및
    디스플레이 될 정보를 포함하는 복수 개 비트의 디지털 신호에 응답하여 상기 복수 개의 아날로그 변환전압들을 스위칭 하는 복수 개의 스위칭모스트랜지스터들을 포함하는 스위칭회로를 적어도 하나 씩 구비하며,
    상기 스위칭모스트랜지스터들의 벌크 영역에는 상기 제1기준전압(VGMAH), 상기 제2기준전압(VGMAM) 및 상기 복수 개의 아날로그 변환전압들 중 하나의 전압이 공급되는 것을 특징으로 하는 디스플레이 구동시스템.
  6. 제5항에 있어서, 상기 스위칭회로는,
    N형 스위칭모스트랜지스터들로 구성된 N형 스위칭블록; 및
    P형 스위칭모스트랜지스터들로 구성된 P형 스위칭블록 중 적어도 하나를 구비하는 것을 특징으로 하는 디스플레이 구동시스템.
  7. 제6항에 있어서,
    상기 제1기준전압(VGMAH)이 상기 제2기준전압(VGMAM)에 비해 상대적으로 높은 전압준위를 가지며,
    상기 N형 스위치 블록을 구성하는 N형 스위칭모스트랜지스터들의 벌크영역에는 상기 제2기준전압(VGMAM)을 인가하고,
    상기 P형 스위치 블록을 구성하는 P형 스위칭모스트랜지스터들의 벌크영역에는 상기 제1기준전압(VGMAH)을 인가하는 것을 특징으로 하는 디스플레이 구동시스템.
  8. 제5항에 있어서,
    상기 스위칭회로부터 출력되는 아날로그 변환전압에 대응되는 디스플레이 패널구동신호를 생성하는 디스플레이 패널 구동부를 더 구비하는 것을 특징으로 하는 디스플레이 구동시스템.
  9. 제5항에 있어서,
    상기 제1기준전압(VGMAH), 상기 제2기준전압(VGMAM) 및 상기 복수 개의 아날로그 변환전압들 중 하나의 전압은 버퍼에 의해 버퍼링 된 후 상기 스위칭모스트랜지스터들의 벌크 영역에 인가되는 것을 특징으로 하는 디스플레이 구동시스템.
  10. 제5항에 있어서, 상기 스위칭모스트랜지스터들의 벌크 영역에는,
    상기 제1기준전압(VGMAH)의 전압준위를 가지거나, 상기 제2기준전압(VGMAM)의 전압준위를 가지거나 상기 제1기준전압(VGMAH) 및 상기 제2기준전압(VGMAM) 사이의 전압준위를 가지는 벌크바이어스가 인가되며,
    상기 벌크바이어스는 상기 디스플레이 구동시스템의 외부에서 인가되는 것을 특징으로 하는 디스플레이 구동시스템.
PCT/KR2009/004243 2008-08-13 2009-07-30 디지털-아날로그 변환기 및 상기 변환기를 구비하는 디스플레이 구동시스템 WO2010018941A2 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0079286 2008-08-13
KR1020080079286A KR20100020610A (ko) 2008-08-13 2008-08-13 디지털-아날로그 변환기 및 상기 변환기를 구비하는 디스플레이 구동시스템

Publications (2)

Publication Number Publication Date
WO2010018941A2 true WO2010018941A2 (ko) 2010-02-18
WO2010018941A3 WO2010018941A3 (ko) 2010-05-14

Family

ID=41669437

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2009/004243 WO2010018941A2 (ko) 2008-08-13 2009-07-30 디지털-아날로그 변환기 및 상기 변환기를 구비하는 디스플레이 구동시스템

Country Status (3)

Country Link
KR (1) KR20100020610A (ko)
TW (1) TW201008130A (ko)
WO (1) WO2010018941A2 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036407A (ja) * 1999-07-19 2001-02-09 Matsushita Electric Ind Co Ltd 基準電圧切替回路
JP2005284201A (ja) * 2004-03-31 2005-10-13 Nec Electronics Corp 半導体装置
KR20050104599A (ko) * 2004-04-29 2005-11-03 삼성에스디아이 주식회사 디지털/아날로그 컨버터와, 이를 이용한 발광 표시 장치및 그 표시 패널
KR20070046747A (ko) * 2005-10-31 2007-05-03 엔이씨 일렉트로닉스 가부시키가이샤 액정 표시 구동기, 및 액정 표시 구동기를 설치한 액정표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036407A (ja) * 1999-07-19 2001-02-09 Matsushita Electric Ind Co Ltd 基準電圧切替回路
JP2005284201A (ja) * 2004-03-31 2005-10-13 Nec Electronics Corp 半導体装置
KR20050104599A (ko) * 2004-04-29 2005-11-03 삼성에스디아이 주식회사 디지털/아날로그 컨버터와, 이를 이용한 발광 표시 장치및 그 표시 패널
KR20070046747A (ko) * 2005-10-31 2007-05-03 엔이씨 일렉트로닉스 가부시키가이샤 액정 표시 구동기, 및 액정 표시 구동기를 설치한 액정표시 장치

Also Published As

Publication number Publication date
KR20100020610A (ko) 2010-02-23
WO2010018941A3 (ko) 2010-05-14
TW201008130A (en) 2010-02-16

Similar Documents

Publication Publication Date Title
KR100584796B1 (ko) 표시 장치
CN1870124B (zh) 液晶显示装置和电子设备
JP4779853B2 (ja) ディジタル−アナログ変換器および映像表示装置
CN101930706B (zh) 信号线驱动电路、显示装置和电子装置
KR100989787B1 (ko) 전기 회로
US5818406A (en) Driver circuit for liquid crystal display device
JP2004198770A (ja) 表示装置用ドライバ
JP5138490B2 (ja) サンプル・ホールド回路及びデジタルアナログ変換回路
KR100793556B1 (ko) 구동회로 및 이를 이용한 유기전계발광표시장치
WO2007135799A1 (ja) 信号処理回路、レベルシフタ、表示パネル駆動回路、表示装置、信号処理方法
KR100732826B1 (ko) 구동회로 및 이를 이용한 유기전계발광표시장치
US8237691B2 (en) Display driver circuit and DAC of a display device with partially overlapping positive and negative voltage ranges and reduced transistor breakdown voltage
WO2023058943A1 (ko) 스캔 구동 회로
EP1865604A1 (en) Driving circuit and organic electroluminiscence display thereof
WO2010018941A2 (ko) 디지털-아날로그 변환기 및 상기 변환기를 구비하는 디스플레이 구동시스템
WO1991011861A1 (en) Mos transistor threshold compensation circuit
KR970000912B1 (ko) 액정 구동 장치
KR20010095043A (ko) 차동 증폭 장치, 반도체 장치, 전원회로 및 이를 이용한전자기기
US7948452B2 (en) Self-emission type display device
CN114596803A (zh) 像素感测电路和像素感测方法
JP2006517687A (ja) データ線の容量を用いた集積デジタル・アナログ変換器を付けた液晶ディスプレー
KR100784534B1 (ko) 액정 표시 장치의 구동 장치 및 방법
TWI374429B (en) Source driving apparatus
WO2020054921A1 (ko) 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한 μLED 픽셀 구조 제어 방법
WO2013187558A1 (ko) 발광 다이오드 구동 장치, 발광 장치 및 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09806803

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09806803

Country of ref document: EP

Kind code of ref document: A2