KR970000912B1 - 액정 구동 장치 - Google Patents

액정 구동 장치

Info

Publication number
KR970000912B1
KR970000912B1 KR1019940000391A KR19940000391A KR970000912B1 KR 970000912 B1 KR970000912 B1 KR 970000912B1 KR 1019940000391 A KR1019940000391 A KR 1019940000391A KR 19940000391 A KR19940000391 A KR 19940000391A KR 970000912 B1 KR970000912 B1 KR 970000912B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
image data
series
crystal drive
semiconductor substrate
Prior art date
Application number
KR1019940000391A
Other languages
English (en)
Inventor
사이또흐 세이
Original Assignee
니뽄 덴끼 가부시끼가이샤
세끼모또 다다히로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니뽄 덴끼 가부시끼가이샤, 세끼모또 다다히로 filed Critical 니뽄 덴끼 가부시끼가이샤
Application granted granted Critical
Publication of KR970000912B1 publication Critical patent/KR970000912B1/ko

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

내용 없음.

Description

액정 구동 장치
제1도는 본 발명에 따른 액정 구동 장치의 일실시예에 대한 블럭도.
제2도는 제1도의 블럭도에서 디코더 스위치 회로의 구체적인 예를 도시한 회로도.
제3도는 제1도의 블럭도에서의 여러 부분에 동작을 도시한 타이밍도.
제4도는 제2도의 디코더-스위치 회로의 IC 칩에 대한 일예의 투시도.
제5도는 제4도의 라인 A-A'을 따라 취해진 단면도.
제6도는 제1도의 블럭도에서 기준 전압 발생 회로(5)의 일예를 도시한 회로도.
제7도는 기준 전압 발생기 회로(5)의 다른 예를 도시한 회로도.
제8도는 종래의 액정 구동 회로의 일예를 도시한 블럭도.
* 도면의 주요부분에 대한 부호의 설명
10a∼10k : 쉬프트 레지스터 11a∼11k : 래치 회로
14a∼14k : 디코더 스위치 회로 15 : 기준 전압 발생기 회로
발명의 배경
본 발명은 일반적인 액정 구동 장치(liquid crystal driving device)에 관한 것이다. 특히, 본 발명은 휘도의 등급별 표시를 필요로 하는 액정 패널에 대한 구동 회로에 관한 것이다.
제8도는 상기 형태의 종래 액정 구동 회로의 일예를 도시한 블럭도이다. 일반적으로, 휘도의 등급별 표시가 활성 매트릭스 액정 패널상에서 수행될때, 상기 표시는 출력 단자 그룹(Ta∼Tk)을 구동시킴으로서 요구된 휘도 레벨에 대응하는 구동 출력 전압 V1을 도시되지 않은 액정 패널의 소오스 라인에 공급하기 위해 요구된다. 상기를 위해, 선택기 구동 회로(1)가 제공된다. k단계 캐스케이드 접속 구조의 선택기 구동 회로(1)에서, n비트 레지스터(10a∼10k)는 화상 입력 단자(T3)로부터 화상 입력 데이타를 순서에 따라 수신하기 위해 제공된다.
상기 쉬프트 레지스터(10a∼10k)의 각 출력 신호를 근거로 하여, 선택기 회로 그룹(12a∼12k)이 구동되므로 트랜지스터 스위칭 회로의 출력 트랜지스터(Q11∼Qmk)의 각 게이트는 구동 출력 전압 V1을 각 구동출력 단자 그룹(Ta∼Tk)에 출력하기 위해 제어된다.
즉, m레벨의 등급을 표시하는 n비트 디지탈 화상 입력 데이타 V1는 화상 입력 단자(T3)를 통해 입력된 후 클럭 펄스 VC에 의해 n비트 쉬프트 레지스터 그룹(10a∼10k)에 전송된다. 또한, n비트 디지탈 화상 입력 데이타 V1는 래치 입력 단자(T7)에 인가된 래칭 펄스 V1에 의해 n비트 래치 그룹(11a∼11k)에 전송된다.
래치된 데이타는 제1출력 트랜지스터단(Q11∼Qm1)의 트랜지스터 m개중 하나를 턴온시키며, 상기 트랜지스터단은 선택기 회로 그룹(12a)을 통해서 상기 데이타에 따라서 트랜지스터 스위칭 회로의 구동 출력 단자(Ta)에 교대로 접속된다. 같은 방법으로, 드레인 전원 전압 단자 그룹(T21∼T2m)의 m레벨 등급에 대응하는 전압 V1, …Vm이 출력되므로 m레벨 등급의 전압은 외부 액정 표시(external liquid crystal display)에 공급된다.
또한, 종래의 액정 구동 회로는 테이프 칩 캐리어(tape chip carrier ; TCP)로서 불리우는 패키지의 IC형태로 설치되며, 640×3×400돗트의 활성 매트릭스 액정 패널의 소오스 배선에 접속된다. 많은 경우에, 레벨의 등급별수는 8 정도로 120∼192의 출력수를 가지게 될 것이다. 실질적으로 상품화되어 있는 보다 큰 수의 레벨 등급을 갖는 액정 패널은 존재하지 않는다.
활성 매트릭스 액정 패널이 높은 정세도(fineness)를 가지며, 다색 표시(multi-colcr display)가 가능하기 때문에, 종래의 IC에서 8등급 정도의 등급별 레벨의 수가 최근의 기술에서는 불충분하게 느껴졌다. 예를 들어, 전체색 표시(full-colcr display)를 지원할 수 있는 활성 매트릭스 액정 표시 패널에 대한 액정 구동회로의 경우에 256개의 등급별 레벨이 요구된다.
종래의 액정 구동 회로에 있어서, 등급별 레벨수의 증가 즉, 제8도에서의 m이 (출력의 수)×(등급별 레벨의 수)의 범위로 출력 트랜지스터(Q11∼Qmk)의 증가를 초래한다. 예를들어, 256개의 등급별 레벨 및 120개의 출력을 구동시키기 위한 액정 회로의 경우에 256×120=30,720의 출력 트랜지스터가 필요하게 된다. 출력 온 저항을 보다 낮게 하기 위해서, 출력 트랜지스터는 내부 논리 회로에서의 트랜지스터 보다 더 넓은 영역을 요구한다. 따라서, 액정 구동 회로가 IC 패키지로 패키지화될 때, 결과적으로 그러한 다수의 출력 트랜지스터는 커다란 크기의 칩이 된다.
한편, 선택기(12a, …12k)는 또한 대응하는 수 즉, 256개를 요구한다. 따라서 256 컨덕터는 선택기(12a, …12k)의 출력에 대해서 조차도 필요하게 된다. 출력 배선의 배선 피치는 4㎛이고 선택기 하나당 256×4(㎛)=1024㎛의 배선 영역이라 가정하면 IC를 구성하기 어렵게 된다.
게다가, 256 등급별 드레인 전원 전압 단자 그룹(T21∼T2m) 또한 요구되므로 구동 전력의 외부적으로 액정 구동 회로에 공급될때 출력의 수보다 더 큰 수의 입력 단자가 필요하게 된다. 한편, 256개의 전압을 발생 시키기 위한 회로가 액정 구동 회로내에 제공될때 조차, 상기 발생 회로는 출력 트랜지스터(Q11∼Qmk)와 직접 접속하기 위한 매우 낮은 임피던스를 필요로 하여 그러한 발생 회로를 설치하기 어렵게 한다.
상기 기술된 바와 같이, 종래의 액정 구동 회로는 IC 칩으로 설치하면 칩 크기가 커지게 되므로 상기 회로는 256등급별 레벨을 성취하기가 불가능하게 된다.
발명의 요약
따라서, 본 발명의 목적은 표시 휘도의 등급별 레벨수가 증가될때 조차도 IC로의 회로의 집적화를 촉진시키는 액정 구동 장치를 제공하기 위한 것이다.
본 발명의 다른 목적은 칩 크기의 증가없이 IC를 낮은 비용으로 충분히 콤팩트하게 구성하도록 액정 구동 장치를 제공하기 위한 것이다.
상기 언급된 목적을 실현하기 위해서, 본 발명에 따른 액정 구동 장치는 입력 화상 데이타를 순서에 따라 전송하기 위해 캐스케이드 접속에 접속된 다수의 쉬프트 레지스터와, 대응하는 쉬프트 레지스터로부터 화상 데이타를 수신하고 수신된 화상 데이타를 유지하기 위해 상기 쉬프트 레지스터의 각각에 대응해서 제공된 다수의 래칭 수단과, 다수의 기준 전압을 발생시키기 위한 기준 전압 발생 수단과, 대응하는 래칭 수단에서 유지된 화상 데이타에 따라서 다수의 기준 전압중 하나를 선택적으로 출력하기 위해 상기 래칭 수단의 각각에 대응해서 제공된 다수의 디코더 스위치 수단과, 대응하는 디코더 스위치 수단의 선택된 출력 전압을 취하여 부하(load)를 구동시키기 위해 상기 디코더 스위치 스단의 각각에 대응해서 제공된 출력 버퍼 증폭기 수단을 포함한다.
본 발명은 이하 기술된 상세한 설명 및 본 발명의 양호의 실시예의 첨부 도면으로부터 보다 완전하게 이해될 것이나, 본 발명의 양호한 실시예는 본 발명을 한정하기 위해 취해진 것이 아니며 단지 설명하고 이해 시키기 위한 것이다.
양호한 실시예의 상세한 설명
본 발명에 따른 액정 구동 장치(liquid crystal driving device)의 양호한 실시예는 첨부 도면을 참조로하여 이하 논의될 것이다.
제1도는 본 발명에 따른 액정 구동 장치의 양호한 실시예에 대한 블럭도이다. 제1도에서, 제8도와 동일한 소자는 동일한 참조부호로 표시한다. n비트 레지스터(10a, 10b, …, 10k)는 상기 순서에 따라 캐스케이드 접속(cascade connection)으로 접속된다. n비트 디지탈 화상 입력 데이타 V1는 화상 데이타 입력 단자(T3)로부터 제1단의 쉬프트 레지스터(10a)에 입력된다. 그후, n비트 디지탈 화상 입력 데이타 V1는 클럭 입력 단자 (T4)에 인가된 클럭 펄스(VC)에 의해서 순서에 따라 쉬프트 레지스터 그룹을 통해 전송된다.
이들 쉬프트 레지스터(10a, 10b, …10k)에 대해서, n비트 래치 회로(11a, 11b, …11k)는 상기 레지스터에 각각 대응해서 제공된다. 각 래치 회로는 래치 입력 단자(T7)에 인가된 래치 펄스 V1에 의해서 대응하는 쉬프트 레지스터의 출력을 수신하여 래치한다.
상기 래치 회로(11a, 11b, …11k)에 대응해서 디코더 스위치 회로(14a, 14b, …14k)가 제공된다. 각 디코더 스위치 회로는 출력 Vsa, Vsb, … Vsk를 설정하기 위해서 대응하는 래치 회로의 래치된 데이타 VLa, VLb, …VLk에 대응하는 다수의 기준 전압 Vr0, Vr1, …Vr(2n-1)중 하나를 선택한다.
상기 선택기 출력 Vsa, Vsb, … Vsk는 상기 출력 각각에 대응하는 출력 버퍼 증폭기(Aa, Ab, …, Ak)에 대해 입력된다. 이들 출력 버퍼 증폭기의 출력 V0a, V0b, …V0k에 따라서, 각각의 구동 출력 단자(Ta, Tb, …, Tk)에 접속된 액정 패널의 소오스 라인이 구동된다.
각각의 기준 전압 Vr0, Vr1, …Vr(2n-1)은 기준 전압 발생기 회로(15)에 의해 발생되며, 디코더 스위치 회로(14a, 14b, …14k) 모두에 공통으로 인가된다.
디코더 스위치 회로(14a)는 제2도에 도시된 바와 같이 구성된다. 제2도의 실시예에서는 256레벨 등급별 표시의 일예가 예시되어 있다. 따라서, 기준 전압으로서의 256종류의 전압 Vr0∼Vr255는 기준 전압 발생기 회로(15)로부터 공급된다. 이들 기준 전압 Vr0∼Vr255에 대응하는 스위칭 소자로서, MOS 트랜지스터로 구성된 스위칭 회로가 제공된다.
예를들면, 기준 전압 Vr0에 대응하는 스위칭 회로는 직렬로 접속된 8개의 트랜지스터(M0, M1, M2, M3, …M7)로 이루어진다. 제1단의 트랜지스터(M0)의 소오스 또는 드레인에 기준 전압 Vr0가 공급된다. 한편, 출력 Vsa는 최종단의 트랜지스터(M7)의 드레인(또는 소오스)으로부터 추출된다.
다른 기준 전압 Vri(i=1∼255)에 대응하는 스위칭 회로는 각각 8개의 트랜지스터가 직렬로 접속된 구조를 가지며, 기준 전압 Vri는 제1단의 트랜지스터의 소오스(또는 드레인)에 공급되고 출력 Vsa는 최종단의 트랜지스터의 드레인(또는 소오스)으로부터 추출된다.
각 저항의 게이트에, 래치 회로의 유지 데이타에 대한 상보형 데이타 라인이 접속된다, 따라서, 상기 유지 데이타 라인상의 데이타에 따라서 이들 데이타 라인에 접속된 트랜지스터의 온/오프(ON/OFF) 제어가 수행된다.
각 트랜지스터(M0, M1, …, M2557)는 1이 게이트에 인가될때 턴온하는 N-채널 MOS 트랜지스터이다. 일련의 트랜지스터 그룹(M0, M1, …M7), (M10, M11, …M17), …, (M2550,M2551, …M2557)의 각각의 모든 게이트가 1일때, 일련의 트랜지스터 그룹이 온되므로 기준 전압 Vr0, Vr1, …, r255가 출력 Vsa로 출력된다. 예를들어, 만약 (D0, D1, …D7)=(0, 0, …, 0)이면, 일련의 트랜지스터 그룹(M0, M1, …M7)에서 트랜지스터 모두가 온이 되므로 출력 Vsa가 Vro로 된다.
제3도는 제1도의 회로의 동작을 도시하는 타이밍도이다. 2n레벨 등급을 표시하기 위한 n비트 화상 데이타 V1는 클럭 신호 VC에 의해서 n비트 쉬프트 레지스터(10a, 10b, …, 10k)중 k단에 의해 순서에 따라 전송된다. 데이타가 대응하는 쉬프트 레지스터에 도달할때, 래치 펄스 V가 공급되므로 화상 데이타는 대응하는 래치회로로 래치될 수 있다.
그 다음, 래치 회로(11a, 11b, …, 11k)에서 래치된 데이타는 상보형 16비트 데이타로서 대응하는 디코더 스위치 회로(14a, 14b, …, 14k)에 각각 입력된다.
각 디코더 스위치 회로에서 일련의 트랜지스터 그룹중 하나는 래치 회로의 상보형 데이타에 응답해서 턴온한다. 따라서, 입력 데이타로 표시된 등급별 레벨에 대응하는 기준 전압은 각각의 출력 Vsa, Vsb, … Vsk에 선택적으로 인가된다.
그 다음, 상기 기준 전압은 출력 버퍼 증폭기(Aa∼Ak)를 통해서 액정 구동 전압이 된다. 이때, 출력 버퍼 증폭기가 도시된 회로에 이용하기 위해 큰 부하 구동 실행을 행하도록 설계되면, 디코더 스위치 회로의 요구된 부하 구동 실행이 작아지게 되므로 제2도에 도시된 각 스위칭 트랜지스터의 크기는 작아지게 될 수 있다.
디코더 스위치 회로가 반도체 기판상에 형성될때, 점유된 영역은 제4도 및 제5도에 예시된 구조에 따라 소규모로 만들어질 수 있다. 제4도는 투시도이며, 제5도는 제4도의 라인 A-A'을 따라 취해진 단면도이다. 제2도와 같은 소지는 같은 참조부호로 표시한다.
반도체 기판(50)의 하나의 주요 표면상으로의 이온 주입은 영역 G0, G1, G10, G11등을 형성하기 위해 고농도 불순물을 도프하도록 직사각형 영역 G0, G1, G10, G11로 도시된 영역에 대해 선택적으로 수행되는데, 여기서 상기 트랜지스터는 상부 게이트 전극에서의 전위에 개의치 않고 일정하게 온(ON)을 유지한다.
다음, MOS 트랜지스터를 스위칭하도록 부분 M0, M7, M10, M17등의 임계값 Vr을 결정하기 위해, 채널 영역은 이온 주입을 통해 형성된다.
그 다음, 게이트 산화층(2)을 형성한 후 각각의 트랜지스터의 게이트 전극이 될 다결정체 실리론 배선(51, 52, …, 514)은 증착에 의해 형성된다. 이어, 고농도 이온 주입은 소오스 및 드레인 영역(31)을 형성하기 위해 각각의 트랜지스터의 소오스 및 드레인에 대응하는 부분에 대해 수행된다.
그후, 산화층(3)이 형성된다. 접촉 홀(61, 62, …6225)이 그 다음 형성된다. 또한, 알루미늄 배선(41∼4255)이 증착에 의해 형성된다.
디코더 스위칭 입력 그룹(상보형 데이타 라인)의 다결정체 실리콘 배선(51, 52, …514)은 최소 피치로 정렬된다. 또한, 트랜지스터의 드레인 및 소오스를 형성하기 위해 불순물 확산층(31)이 최소 피치로 디코더 스위치 그룹에 수직 방향으로 배치된다. 게다가, 기준 전압 배선으로서의 알루미늄 배선(41, 42, …, 4255)은 불순물 확산 영역(31)에 같은 방향으로 배치된다. 불순물 확산 영역(31) 및 다결정체 실리콘 배선(51, 53, …, 514)간의 교선은 트랜지스터로서 작용한다.
그러나, 트랜지스터 온을 일정하게 유지하기 위해 게이트하에 전위가 인가되지 않도록 이온 주입이 수행될때 교선은 단순한 저항이 된다. 예를들어 제4도 및 제5도에서 단지 영역 G0, G1, …, G2557에 대한 게이트 이온 주입을 수행함에 의해서 다결정체 실리콘 배선(51, 52, …, 514) 및 G0, G1, …, G7과 다른 불순물 확산 영역간의 교선은 트랜지스터로서 작용한다. 상기 트랜지스터는 직렬로 접속된 스위치의 로우(row)를 형성한다.
디코더 스위치 회로(14a, 14b, …14k)의 출력이 출력 버퍼 증록기(A1, A2, …, Ak)에 의해 수신되기 때문에, 디코더 스위치 회로의 출력 임피던스는 하이로 세트될 수 있다. 즉, 트랜지스터(M0, M1, …, M2557)에 대한 온저항은 하이로 세트될 수 있다. 예를들어 다결정체 실리콘 배선(51, 52, …514) 및 기준 전압(V0, V1, …, V2557)에 대한 알루미늄 전원 공급라인의 피치를 5㎛로 가정하면, 디코더 스위치 회로는 70㎛×1280㎛의 크기로 실현될 수 있고, 256등급별 레벨을 갖는 액정 구동 회로를 IC로 구성할 수 있게 된다.
다음, 실리콘 기판상의 기준 전압 발생기 회로(15)를 구성하기 위한 구체적인 방법이 논의될 것이다. 기준 전압 발생기 회로(15)의 회로도는 제6도에 예시된다.
직렬로 접속된 저항(r1, r2, …, r255)에 의해 발생된 전압차는 기준 전압 발생기 회로(15)의 출력 Rr1, Rr2, …, Rr255을 발생시키기 위해 분압된다. 예를들어, 만약 저항값이 r1=r2,…,=r255이면, Rr1으로 출력될 전압은이 되고, Rr255로 출력될 전압은이 된다.
저항이 실리콘 기판상에 형성될때, 상기 저항의 구조 및 크기가 동일하다면, 저항은 저항(r1, r2, …, r255)의 저항값의 매우 높은 상대적인 정밀도로 제조될 수 있다. 따라서 ,의 전압 분압비의 전압이 각각의 출력 Rr1, Rr2, …, Rr255에서 발생되기 때문에, 출력 전압은 높은 정밀도로 얻어질 수 있다.
게다가, 디코더 스위치 회로 (14a, 14b, …, 14k)의 기준 전압 Vr0, Vr1, …Vr255 에 대한 각각의 입력 단자의 입력 용량은 그렇게 커지지 않는다. 또한, 액정 구동 회로의 출력 전압 V0a, V0b, …V0k의 전압이 액정 패널의 일수평 주사 시간 즉, 래치 신호 V'에서 다른 래치 신호까지의 기간동안 안정성 있게 요구되기 때문에, 수 μs는 기준 전압 발생기 회로(15)의 출력 임피던스 및 디코드 스위치 회로 (14a, 14b, …, 14k)의 입력 용량간의 시정수로서 충분하게 된다. 따라서, 저항(r1, r2, …, r255)의 저항값을 매우 작게 만들 필요는 없으며, 큰 전력 소모가 필요치 않다.
상술된 바와 같이, 본 발명에 따른 액정 구동 회로와 더불어 256 등급별 레벨에 대한 다중 등급별 액정 구동 회로가 실리콘 기판상에 구성될 수 있다.
다음, 제2실시예가 논의될 것이다. 액정 구동 회로의 제2실시예는 제1도에 예시된 회로로 구성된다. 그러나, 제2실시예는 제7도에 예시된 기준 전압 발생기 회로를 구체화한다. 외부로부터 공급된 전원 전압 V0, V1, V15는 저항(r1, r2, …, r255)으로 분압된다. 만약 r1=r2=…=r255이면, Rr1으로 출력될 전압은 (V1-V0)/16+V0이다. 이 경우에, Rr1, Rr2, …, Rr254에서 발생될 전압은 외부로부터 공급된 전원 전압의 차 V1-V0, V2-V1, …V15-V14의 1/16이 되며, 제1실시예에서처럼 1/256이 아니며, 기준 전압 발생기 회로의 출력 전압의 정밀도는 제1실시예와 비교하여 향상될 수 있다. 게다가, 외부로부터 공급된 전원 전압이 비선형 방식으로 인가될때, 기준 전압 발생기 회로가 비선형 기준 전압 발생기 회로가 되므로 상기 회로는 기준 전압을 액정의 전송비 곡선에 적응시킨다.
상슬된 바와 같이, 본 발명에 따르면 화상 데이타를 디코드하고, 등급별 레벨에 대응하는 기준 전압을 선택함에 따라 출력 버퍼 증폭기에 인가되기 때문에, 256 등급별 레벨 정도의 다중 등급별 액정 구동 회로는 IC와 같은 반도체 기판상에 용이하게 형성될 수 있다. 또한, 디코더 스위치 회로가 사실상 소형으로 반도체 기판상에 형성될 수 있기 때문에, 본 발명은 IC의 형태로 256 등급별 레벨의 범위로 다중 등급별 레벨을 실현할 수 있고, 다른 경우라도 거대한 칩 크기로 실현될 가능성은 없다.
비록 본 발명의 양호한 실시예에 관해서 예시되고 기술되었다하더라도, 본 발명의 사상 및 범위로부터 벗어나지 않고 상기 및 여러 가지 다른 변화, 생략 및 부가가 행해질 수 있다는 것을 본 기술에 숙련된 사람들은 이해할 수 있을 것이다. 따라서, 본 발명은 상술된 특정 실시예로 한정되는 것으로 이해되어서는 아니되며, 내포된 범위내에서 구체화될 수 있는 모든 가능한 실시예 및 첨부된 특허청구범위에 기술된 특징에 따른 대응물을 포함하는 것으로 이해된다.

Claims (10)

  1. 입력 화상 데이타(input image data)를 순서에 따라 전송하기 위해 캐스케이드 접속(cascade connection)으로 접속된 다수의 쉬프트 레지스터와, 대응하는 쉬프트 레지스터로부터 화상 데이타를 수신하고 수신된 화상 데이타를 유지하기 위해 상기 쉬프트 레지스터 각각에 대응해서 제공된 다수의 래칭 수단과, 다수의 기준 전압을 발생하기 위한 기준 전압 발생 수단과, 대응하는 래칭 수단에서 유지된 화상 데이타에 따라서 다수의 기준 전압중 하나의 전압을 선택적으로 출력시키기 위해 상기 래칭 수단의 각각에 대응해서 제공된 다수의 디코더 스위치 수단과, 대응하는 디코더 스위치 수단의 선택된 출력 전압을 취해서 부하(load)를 구동시키기 위해 상기 디코더 스위치 수단의 각각에 대응해서 제공된 출력 버퍼 증폭기 수단을 포함하는 액정 구동 장치.
  2. 제1항에 있어서, 상기 디코더 스위치 수단은 대응하는 기준 전압을 전송하기 위해서 기준 전압의 각각에 대응해서 제공되며, 직렬로 상호 접속된 다수의 스위칭 소자로 구성된 다수의 스위칭 수단을 포함하며, 상기 스위칭 수단의 상기 스위칭 소자 각각은 대응하는 래칭 수단의 유지 화상 데이타의 상보형 데이타로 온 및 오프되게 제어되는 액정 구동 장치.
  3. 제2항에 있어서, 상기 스위칭 소자는 상기 래칭 수단의 대응하는 유지 화상 데이타가 인가되는 게이트를 갖는 MOS 트랜지스터 소자이며, 상기 스위칭 수단의 각각은 일련의 접속 회로를 설치하기 위해 인접한 MOS 트랜지스터 소자의 소오스 및 드레인을 접속시킴으로서 직렬로 접속되고, 대응하는 기준 전압은 제1단의 트랜지스터 소자의 소오스에 공급되며, 최종단의 트랜지스터 소자의 드레인은 대응하는 출력 버퍼 증폭기 수단의 입력으로서 취해지는 액정 구동 장치.
  4. 제3항에 있어서, 상기 일련의 접속 회로는 반도체 기판상에 서로 병렬로 배치되며, 상기 래칭 수단의 유지 화상 데이타의 상보형 데이타 라인은 상기 일련의 접속 회로에 수직으로 배치되는 액정 구동 장치.
  5. 제4항에 있어서, 상기 일련의 접속 회로는 상기 반도체 기판상에 집적되며, 상기 유지 화상 데이타의 상기 상보형 데이타 라인은 상기 반도체 기판상에 형성된 절연층을 통해 형성된 금속 배선층인 액정 구동 장치.
  6. 제3항에 있어서, 다수의 기준 전압의 각각을 공급하기 위한 다수의 기준 전압 공급 라인은 다수의 디코더 스위치 수단에 공통으로 제공되는 액정 구동 장치.
  7. 제6항에 있어서, 상기 기준 전압 공급 라인은 반도체 기판상에 서로 병렬 관계로 배치되며, 상기 래칭수단의 유지 화상 데이타의 상보형 데이타 라인은 상기 기준 전압 공급 라인에 수직으로 배치되는 액정 구동 장치.
  8. 제7항에 있어서, 상기 일련의 접속 회로는 반도체 기판상에 서로 병렬로 배치되며, 상기 래칭 수단의 유지 화상 데이타와 상보형 데이타 라인은 상기 일련의 접속 회로에 수직으로 배치되는 액정 구동 장치.
  9. 제8항에 있어서, 상기 일련의 접속 회로는 반도체 기판상에 집적되며, 상기 유지 화상 데이타의 상기 상보형 데이타 라인은 상기 반도체 기판상에 형성된 절연층을 통해 형성된 금속 배선층인 액정 구동 장치.
  10. 제9항에 있어서, 상기 기준 신호 발생 수단은 반도체 기판에 불순물로 도프된 영역을 포함하며, 같은 저항값을 갖는 일련의 접속 저항 회로이고, 상기 일련의 접속 저항 회로의 분압된 저항은 상기 기준 전압으로서 선택되는 액정 구동 장치.
KR1019940000391A 1993-01-13 1994-01-12 액정 구동 장치 KR970000912B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP371593A JPH06208337A (ja) 1993-01-13 1993-01-13 液晶駆動回路
JP93-003715 1993-01-13

Publications (1)

Publication Number Publication Date
KR970000912B1 true KR970000912B1 (ko) 1997-01-21

Family

ID=11565019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940000391A KR970000912B1 (ko) 1993-01-13 1994-01-12 액정 구동 장치

Country Status (2)

Country Link
JP (1) JPH06208337A (ko)
KR (1) KR970000912B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09127918A (ja) * 1995-11-06 1997-05-16 Fujitsu Ltd 液晶表示装置の駆動回路、液晶表示装置、ならびに液晶表示装置の駆動方法
TW461180B (en) 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
JP4576648B2 (ja) * 1998-12-21 2010-11-10 ソニー株式会社 液晶表示装置
JP4742401B2 (ja) * 2000-03-31 2011-08-10 ソニー株式会社 デジタルアナログ変換回路およびこれを搭載した表示装置
KR100905330B1 (ko) * 2002-12-03 2009-07-02 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100763847B1 (ko) * 2005-12-20 2007-10-05 삼성전자주식회사 더블 칼럼 구조를 가지는 액정표시 장치의 구동 집적회로
JP2008145833A (ja) * 2006-12-12 2008-06-26 Nec Electronics Corp 駆動ドライバ及び表示装置
JP4669501B2 (ja) * 2007-09-20 2011-04-13 富士通セミコンダクター株式会社 選択回路並びにこれを備えた半導体装置、d/a変換回路及び液晶表示装置

Also Published As

Publication number Publication date
JPH06208337A (ja) 1994-07-26

Similar Documents

Publication Publication Date Title
US8031188B2 (en) Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, and liquid crystal display device incorporating the same
US6995757B2 (en) Level converter circuit and a liquid crystal display device employing the same
US7589708B2 (en) Shift register and method of driving the same
KR100239140B1 (ko) 박막트랜지스터 회로 및 화상표시장치
KR100413873B1 (ko) 종속접속된 복수단을 갖는 제 1 시프트 레지스터와,이보다 많은 단을 갖는 제 2 시프트 레지스터를 갖는시프트 레지스터 회로
US20090122038A1 (en) Semiconductor circuit
US7394419B2 (en) Decoding circuit for decoding multibit data, and a display apparatus utilizing the same
CN115662344A (zh) 显示面板和显示装置
KR970000912B1 (ko) 액정 구동 장치
EP0600499B1 (en) Circuit for driving liquid crystal device
US4072937A (en) MOS transistor driver circuits for plasma panels and similar matrix display devices
US6608612B2 (en) Selector and multilayer interconnection with reduced occupied area on substrate
CN100369103C (zh) 包括用于灰度等级显示的解码电路的显示装置
US20020093500A1 (en) Drive circuit and display unit for driving a display device and portable equipment
US6639575B1 (en) Liquid crystal display
KR100755939B1 (ko) 박막 트랜지스터 액정 디스플레이의 데이터 드라이버
KR100433981B1 (ko) 개선된 화상신호 구동회로를 갖는 디스플레이장치
CN100353251C (zh) 抑制提供给外部电路的电流或电压的变化的半导体器件
KR100218528B1 (ko) 게이트 구동 집적 회로
KR100479455B1 (ko) 디코더의 배치와 그 방법
KR20030054816A (ko) 쉬프트 레지스터
JP2001318652A (ja) アクティブマトリクス液晶表示素子
JP2001005434A (ja) 集積回路装置
JPH05167434A (ja) 多値出力回路および多階調表示装置
KR20100020610A (ko) 디지털-아날로그 변환기 및 상기 변환기를 구비하는 디스플레이 구동시스템

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100111

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee