WO2010076978A2 - 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템 - Google Patents

차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템 Download PDF

Info

Publication number
WO2010076978A2
WO2010076978A2 PCT/KR2009/007194 KR2009007194W WO2010076978A2 WO 2010076978 A2 WO2010076978 A2 WO 2010076978A2 KR 2009007194 W KR2009007194 W KR 2009007194W WO 2010076978 A2 WO2010076978 A2 WO 2010076978A2
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
transmission line
current
differential
terminal
Prior art date
Application number
PCT/KR2009/007194
Other languages
English (en)
French (fr)
Other versions
WO2010076978A3 (ko
Inventor
홍주표
김준호
최정환
Original Assignee
(주)실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)실리콘웍스 filed Critical (주)실리콘웍스
Priority to US13/142,409 priority Critical patent/US8842745B2/en
Priority to CN200980153077.XA priority patent/CN102282618B/zh
Priority to JP2011544356A priority patent/JP5890685B2/ja
Publication of WO2010076978A2 publication Critical patent/WO2010076978A2/ko
Publication of WO2010076978A3 publication Critical patent/WO2010076978A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017581—Coupling arrangements; Interface arrangements programmable
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal

Definitions

  • the present invention relates to a transmission line transmission and reception system, and more particularly, to a transmitter, a receiver, and an interface system having the same, which can selectively apply a differential current driving method and a differential voltage driving method.
  • the differential current driving method generates a current having a different magnitude corresponding to the data to be transmitted by the transmitter and transmits it through two transmission lines, and the receiver recovers data by using a current difference flowing between the two transmission lines.
  • the distortion of the transmission signal to noise is smaller than the single current driving method, the physical position of the two transmission lines, the parasitic resistance, parasitic inductance and parasitic capacitance of the two transmission lines.
  • signal interference occurs between transmission lines due to parasitic capacitance.
  • the two differential currents flowing from the transmitter to the receiver assume that each of the two current sources used to generate the two differential currents sources or sinks a current value of the same magnitude. However, due to process deviations, the cases may not actually be the same. In addition, when the current supplied or sinked from the current source disposed in the receiver is distorted by the noise introduced through the transmission line, the quality of the differential current signal is degraded.
  • the transmission signal is distorted due to signal interference between two transmission lines, the time constant of the transmission line is increased, thereby increasing the transient time of the signal, thereby causing a problem that the transmission speed of the signal is lowered.
  • FIG. 1 shows a signal of a true line output from a transmitter of a differential current drive system according to a conventional method.
  • the conventional differential current drive method and the system implementing the same have the above-mentioned problems, and a new type of data transmission / reception method without such a problem is required.
  • Another technical problem to be solved by the present invention is to provide a transmitter having a voltage source and a current source and selectively applying the differential voltage driving method and the differential current driving method according to the state of the transmission line.
  • Another technical problem to be solved by the present invention is a receiver that can selectively apply a differential current driving method and a differential voltage driving method for restoring the data transmitted from the transmitter by sensing the direction of the voltage or current applied to the transmission line.
  • Another technical problem to be solved by the present invention is to provide an interface system capable of selectively applying a differential current drive method and a differential voltage drive method for transmitting and receiving data by adjusting the direction of the voltage or current applied to the transmission line.
  • the transmitter of the differential voltage driving method according to the present invention for achieving the above technical problem comprises a voltage source, a transmission direction selection block and a balanced switch block.
  • the voltage source supplies voltage to or sinks a voltage from the pair of transmission lines.
  • the transmission direction selection block transfers data in the form of voltage supplied from the voltage source to one transmission line of the pair of transmission lines, and transmits data in the form of voltage flowing in the other transmission line to the voltage source.
  • the balanced switch block initializes the transmission line pairs to a balanced state.
  • the transmitter for selectively applying the differential current driving method and the differential voltage driving method according to the present invention for achieving the above technical problem is to supply a voltage to the transmission line pair (TX +, TX-) or to apply a voltage from the pair of the transmission line.
  • a controller configured to generate a voltage source to sink, a current source to supply current to the transmission line pairs TX + and TX-, or to selectively enable the voltage source or the current source to sink the current from the transmission line pair;
  • the voltage source is enabled according to an enable signal, the voltage source is supplied to one of the transmission line pairs TX + and TX- and the voltage flowing through the other transmission line is sinked into the voltage source.
  • the current source When the current source is enabled, the current source is connected to any one of the transmission line pairs TX + and TX-. Supplies an emitter current and a balanced switch block to initialize the other of the transmit direction selection block and the transmission line pair to sink to the current source the current flowing in the transmission line (TX +, TX-) in equilibrium.
  • a receiver for selectively applying a differential current driving method and a differential voltage driving method according to the present invention for achieving another technical problem is connected to one terminal of the first transmission line (TX +) and the other terminal of the second transmission line And a differential amplifier for amplifying the voltage difference between the terminal resistor Rt connected to the TX- and the terminal of the terminal resistor Rt.
  • the terminating resistor is variable as necessary, such as impedance matching.
  • An interface system capable of selectively applying a differential current driving method and a differential voltage driving method according to the present invention for achieving another technical problem includes a transmitter for transmitting data through two transmission lines and the transmitter and the two transmissions.
  • a receiver connected by a line, wherein the transmitter adjusts a direction of a voltage supplied to the two transmission lines or a current flowing through the two transmission lines according to data to be transmitted, and the receiver is connected to the two transmission lines. The data is restored by detecting a supplied voltage or a direction of a current flowing through the two transmission lines.
  • the transmitter of the differential voltage driving method according to the present invention has no limitation on current, there is an advantage that data can be transmitted without distortion even when the load of the transmission line is large.
  • the receiver and the interface system which can selectively apply the differential current driving method and the differential voltage driving method according to the present invention, the differential current driving method and the differential voltage driving method according to the state of the transmission line in one semiconductor chip. By selectively applying it, effective data transmission is possible, and by sharing a common part, the design time and layout area can be reduced.
  • FIG. 1 shows a signal of a true line output from a transmitter of a conventional differential current drive system.
  • FIG. 2 is a circuit diagram of a transmitter of a differential voltage driving method according to the present invention.
  • FIG. 3 is a diagram schematically showing an embodiment of a transmitter of a differential voltage driving method according to the present invention.
  • FIG. 4 is a flowchart illustrating the operation of an embodiment of a transmitter of a differential voltage driving method according to the present invention.
  • FIG. 5 is a view for explaining a method of reducing a timing error of a receiver in an embodiment of a transmitter of a differential voltage driving method according to the present invention.
  • FIG. 6 is a circuit diagram of a transmitter for selectively applying a differential current driving method and a differential voltage driving method according to the present invention.
  • FIG. 7 is a circuit diagram of a receiver for selectively applying a differential current driving method and a differential voltage driving method according to an embodiment of the present invention.
  • FIG. 8 is a diagram illustrating an embodiment of a method of adjusting a timing error occurring in a receiver.
  • FIG. 9 is a circuit diagram of a receiver according to an embodiment of the present invention capable of adjusting a timing error.
  • FIG. 10 is a diagram illustrating another embodiment of a method of adjusting a timing error occurring in a receiver.
  • FIG. 11 shows waveforms of clock, data, and control signals.
  • FIG. 12 is a circuit diagram of a receiver according to another exemplary embodiment of the present invention capable of adjusting a timing error.
  • FIG. 13 is a circuit diagram of an interface system capable of selectively applying a differential current drive method and a differential voltage drive method according to an embodiment of the present invention.
  • FIG. 2 is a circuit diagram of a transmitter of a differential voltage driving method according to the present invention.
  • the differential voltage drive transmitter 200 includes a voltage source 210, a transmission direction selection block 220, a balanced switch block 230, and a preemphasis circuit 240.
  • the voltage source 210 includes two voltage sources 211 and 212 for supplying a voltage to the transmission line pairs TX + and TX- or sinking a voltage from the transmission line pair.
  • the first voltage source 211 one terminal is connected to the first voltage VDD1 and the other terminal is connected to the first terminal n1 of the transmission direction selection block 220. It supplies to (n1).
  • one terminal is connected to the second voltage VSS1 and the other terminal is connected to the second terminal n2 of the transmission direction selection block 220.
  • Sync from The voltage level of the first voltage VDD1 is generally higher than the voltage level of the second voltage VSS1.
  • the transmission direction selection block 220 transmits data in the form of voltage supplied from the first voltage source 211 to one of the transmission line pairs TX + and TX- and flows in the other transmission line.
  • the data is transferred to the second voltage source 212, and four selection switches SW1 to SW4 are provided.
  • One terminal of the first selection switch SW1 is connected to the first terminal n1 and the other terminal is connected to the second transmission line TX-.
  • One terminal of the second selection switch SW2 is connected to the second terminal n2 and the other terminal of the second selection switch SW2 is connected to the first transmission line TX +.
  • the third selection switch SW3 has one terminal connected to the first terminal n1 and the other terminal connected to the first transmission line TX +.
  • the fourth selection switch SW4 has one terminal connected to the second terminal n2 and the other terminal connected to the second transmission line TX-.
  • the pair of the first selection switch SW1 and the second selection switch SW2 and the pair of the third selection switch SW3 and the fourth selection switch SW4 are simultaneously turned on or turned off.
  • turn-on and turn-off operation of the pair of the first selection switch SW1 and the second selection switch SW2 is turned on and off of the pair of the third selection switch SW3 and the fourth selection switch SW4. It is the opposite of operation. That is, when the first selection switch SW1 and the second selection switch SW2 are turned on, the third selection switch SW3 and the fourth selection switch SW4 are turned off, and conversely, the third selection switch SW3 is turned on. And when the fourth selection switch SW4 is turned on, the first selection switch SW1 and the second selection switch SW2 are turned off.
  • the balanced switch block 230 initializes the transmission line pairs TX + and TX- to a balanced state, and includes a balanced switch SW5 and a resistance component 231.
  • the balanced switch SW5 has one terminal connected to the first transmission line TX + and the other terminal connected to the second transmission line TX-.
  • the resistance component 231 is provided between the balancing switch SW5 and the second transmission line TX-.
  • the resistance component 231 is disposed between the second transmission line TX ⁇ and the balance switch SW5, but may be disposed between the first transmission line TX + and the balance switch SW5.
  • the size of the resistance component 231 can be adjusted to be controlled from the outside (not shown).
  • the pre-emphasis circuit 240 may transmit voltages from the voltage source 210 to the transmission line pairs TX + and TX- or before sinking the voltages from the transmission line pairs. Supply or sink constant voltage to-).
  • the preemphasis circuit 240 is provided with four voltage sources 241-244 and four switches SW6-SW9.
  • One terminal of the third voltage source 241 is connected to the third voltage VDD2.
  • One terminal of the fourth voltage source 242 is connected to the fourth voltage VDD3.
  • One terminal of the fifth voltage source 243 is connected to the fifth voltage VSS2.
  • One terminal of the sixth voltage source 244 is connected to the sixth voltage VSS3.
  • the sixth switch SW6 has one terminal connected to the other terminal of the fourth voltage source 242 and the other terminal connected to the second transmission line TX-.
  • the seventh switch SW7 has one terminal connected to the other terminal of the fifth voltage source 243 and the other terminal connected to the first transmission line TX +.
  • the eighth switch SW8 has one terminal connected to the other terminal of the third voltage source 241 and the other terminal connected to the first transmission line TX +.
  • the ninth switch SW9 has one terminal connected to the other terminal of the sixth voltage source 244 and the other terminal connected to the second transmission line TX-.
  • the turn-on and turn-off periods and turn-on resistance values of the selection switches SW1 to SW4 constituting the transmission direction selection block 220 and the switches SW6 to SW9 constituting the pre-emphasis circuit 240 are It is desirable to design differently depending on the system used.
  • the core idea of the present invention is that the type of data to be transmitted is determined in the direction of data in the form of voltage supplied to two transmission lines TX + and TX-.
  • the third selection switch SW3 and the fourth selection switch SW4 are turned on, and the first selection is turned on.
  • the switch SW1 and the second selection switch SW2 are turned off.
  • the pre-emphasis circuit 240 is used to increase the data transmission speed.
  • a voltage is supplied to the first transmission line TX + and the second transmission line TX- is used.
  • the eighth switch SW8 is turned on to supply the initial voltage to the first transmission line TX +.
  • the ninth switch SW9 is turned on to sink the initial voltage to the second transmission line TX-.
  • the sixth switch SW6 is turned on to turn on the second transmission line ( The initial voltage is supplied to TX- or the seventh switch SW7 is further turned on to sink the initial voltage from the first transmission line TX +.
  • the resistor 231 is further used in the balanced switch block 230 in addition to the balanced switch SW5 which is used to initialize the transmission line pairs TX + and TX- to the balanced state. This is to suppress the electromagnetic interference (Electro Magnetic Interference) that may occur at the moment when the transmission line pair (TX +, TX-) to the equilibrium state.
  • the electromagnetic interference Electro Magnetic Interference
  • FIG 3 is a view schematically showing an embodiment of a differential voltage drive transmission unit according to the present invention
  • Figure 4 is a flow chart showing the operation of an embodiment of a differential voltage drive transmission unit according to the present invention
  • Figure 5 Is a view for explaining a method of reducing a timing error of a receiver in an embodiment of a transmitter of a differential voltage driving method according to the present invention.
  • the differential voltage driving transmitter 200 detects a transition of a data in a transition detection circuit 310 and a transition detection circuit for detecting a transition of data transmitted to the transmission line pair. And a delay circuit 320 for generating a delay in the clock according to the result.
  • the timing of the data at the receiver is changed depending on the load of the transmission line.
  • the same logic state is transmitted for a long time each time the value changes, and the first time the logic state changes, there is a significant amount of delay. Therefore, if the transmitter detects a transition of data and delays the clock or data according to the amount of transition, the timing error generated by the receiver will be reduced.
  • the following describes one method of detecting a transition and giving a delay.
  • the data and the clock are transmitted as they are. If there is no change (transition) of the previous two data, compare the previous two data with the current data. If the two previous data and the current data are the same, transfer the data and clock as they are. Generate a delay.
  • the delay is not generated in the clock, and the timing is distorted at the receiver as shown in the waveform diagram at the top of FIG. 5. Therefore, in this case, when a delay is applied to the clock through the delay circuit, the transition of the clock is located at the center of the data as shown in the waveform shown in the lower part of FIG. 3C, thereby reducing the timing error.
  • FIG. 6 is a circuit diagram of a transmitter for selectively applying a differential current driving method and a differential voltage driving method according to the present invention.
  • Transmitter 400 which can selectively apply the differential current driving method and the differential voltage driving method according to the present invention is a voltage source 410, current source 420, control unit (not shown), transmission direction selection block 430, balance The switch block 440 and the pre-emphasis circuit 450 is provided.
  • the voltage source 410 includes a first voltage source 411 and one terminal of which one terminal is connected to the first voltage VDD1 and the other terminal is connected to the first terminal n1 of the transmission direction selection block 430.
  • a second voltage source 412 is connected to the voltage VSS1 and the other terminal is connected to the second terminal n2 of the transmission direction selection block.
  • the current source 420 includes a first current source 421 and one terminal connected to one terminal of the first voltage VDD1 and the other terminal connected to the first terminal n1 of the transmission direction selection block 430.
  • the second current source 422 is connected to the voltage VSS1 and the other terminal is connected to the second terminal n2 of the transmission direction selection block.
  • the controller (not shown) generates enable signals EN1 and EN2 that selectively enable the voltage source or the current source.
  • the first voltage source 411 and the first current source 421 are selectively enabled in response to the first enable signal EN1, and the second voltage source 412 and the second current source 422 are second. It is selectively enabled in response to the enable signal EN2.
  • the transmission direction selection block 430 may transmit the pair of transmission lines when the first voltage source 411 and the second voltage source 412 are enabled according to the first and second enable signals EN1 and EN2.
  • TX- supplies a voltage from the first voltage source 411 to any one transmission line and sinks the voltage flowing through the other transmission line with the second voltage source 412, and the first current source 421.
  • the second current source 422 is enabled, supply current from the first current source 421 to one of the transmission line pairs TX + and TX- and flow through the other transmission line. Sink to the second current source 422.
  • the transmission direction selection block 430 includes four selection switches SW1 to SW4.
  • One terminal of the first selection switch SW1 is connected to the first terminal n1 and the other terminal is connected to the second transmission line TX-.
  • One terminal of the second selection switch SW2 is connected to the second terminal n2 and the other terminal of the second selection switch SW2 is connected to the first transmission line TX +.
  • One terminal of the third selection switch SW3 is connected to the first terminal n1 and the other terminal of the third selection switch SW3 is connected to the first transmission line TX +.
  • One terminal of the fourth selection switch SW4 is connected to the second terminal n2 and the other terminal of the fourth selection switch SW4 is connected to the second transmission line TX-.
  • the first selection switch SW1 and the second selection switch SW2 pair, the third selection switch SW3 and the fourth selection switch SW4 pair are turned on or turned off at the same time, and the first selection switch and the first selection switch SW1
  • the turn on and turn off operations of the two selection switch pairs are opposite to the turn on and turn off operations of the third and fourth selection switch pairs. That is, when the first selection switch SW1 and the second selection switch SW2 are turned on, the third selection switch SW3 and the fourth selection switch SW4 are turned off, and conversely, the third selection switch SW3 is turned on. And when the fourth selection switch SW4 is turned on, the first selection switch SW1 and the second selection switch SW2 are turned off.
  • the balanced switch block 440 initializes the transmission line pairs TX + and TX- to a balanced state and includes a balanced switch SW5 and a resistance component 441.
  • the balanced switch SW5 has one terminal connected to the first transmission line TX + and the other terminal connected to the second transmission line TX-.
  • the resistance component 441 is installed between the first transmission line TX + and the balance switch SW5 or between the balance switch SW5 and the second transmission line TX-, and the size of the resistance component is external. It is also possible to adjust from.
  • the pre-emphasis circuit 450 is used to efficiently transmit data, and supplies voltage or current from the first voltage source 411 or the first current source 421 to the pair of transmission lines TX + and TX-. Or supply voltage or current of a constant magnitude to the transmission line pairs TX + and TX- before sinking voltage or current from the transmission line pair to the second voltage source 412 or the second current source 422, or Sink.
  • the pre-emphasis circuit 450 includes four voltage and current sources and four switches SW6 to SW9.
  • One terminal of the third voltage source 451 and the third current source 452 is connected to the third voltage VDD2.
  • One terminal of the fourth voltage source 453 and the fourth current source 454 is connected to the fourth voltage VDD3.
  • One terminal of the fifth voltage source 455 and the fifth current source 456 is connected to the fifth voltage VSS2.
  • One terminal of the sixth voltage source 457 and the sixth current source 458 is connected to the sixth voltage VSS3.
  • the voltage source and the current source are selectively enabled in response to the third to sixth enable signals EN3 to EN6 generated by the controller (not shown). That is, when the transmitter 400 according to the present invention needs to operate in a differential voltage driving method, the third voltage source 451 to the sixth voltage source 457 are enabled and need to operate in a differential current driving method. If so, the third current source 452 to the sixth current source 458 are enabled.
  • One terminal of the sixth switch SW6 is connected to the other terminal of the fourth voltage source 453 and the fourth current source 454, and the other terminal of the sixth switch SW6 is connected to the second transmission line TX-.
  • One terminal of the seventh switch SW7 is connected to the other terminal of the fifth voltage source 455 and the fifth current source 456 and the other terminal of the seventh switch SW7 is connected to the first transmission line TX +.
  • the eighth switch SW8 has one terminal connected to the other terminal of the third voltage source 451 and the third current source 452 and the other terminal connected to the first transmission line TX +.
  • One terminal of the ninth switch SW9 is connected to the other terminal of the sixth voltage source 457 and the sixth current source 458, and the other terminal of the ninth switch SW9 is connected to the second transmission line TX-.
  • the eighth switch SW8 When the supply direction selection block 430 supplies voltage or current to the first transmission line TX + and sinks the voltage or current from the second transmission line TX-, the eighth switch SW8 is turned on to turn on the eighth switch SW8. Supply initial voltage or initial current to 1 transmission line (TX +). In this case, to further increase the data transmission speed, the ninth switch SW9 may be turned on to sink the initial voltage or the initial current from the second transmission line TX-.
  • the sixth switch SW6 when the voltage or current is supplied to the second transmission line TX- in the transmission direction selection block 430 and the voltage or current is sinked from the first transmission line TX +, the sixth switch SW6 is turned on.
  • the initial voltage or initial current is supplied to the first transmission line TX +.
  • the seventh switch SW7 may be turned on to sink the initial voltage or the initial current from the second transmission line TX-.
  • the turn-on and turn-off periods and turn-on resistance values of the selection switches SW1 to SW4 constituting the transmission direction selection block 430 and the switches SW6 to SW9 constituting the pre-emphasis circuit 450 are It is desirable to design differently depending on the system used.
  • the transmitting unit to which the differential current driving method and the differential voltage driving method shown in FIG. 6 can be selectively applied it is preferable to further include the transition sensing circuit and the delay circuit shown in FIGS. 3A to 3C.
  • FIG. 7 is a circuit diagram of a receiver for selectively applying a differential current driving method and a differential voltage driving method according to an embodiment of the present invention.
  • the receiver 500 capable of selectively applying the differential current driving method and the differential voltage driving method includes a termination resistor Rt and a differential amplifier 510.
  • the terminal resistor Rt has one terminal connected to the first transmission line TX + and the other terminal connected to the second transmission line TX-.
  • the differential amplifier 510 amplifies the voltage difference between the terminals of the terminal resistor Rt.
  • the differential current driving method the current flowing between two transmission lines TX + and TX- passes through the termination resistor Rt, which drops across the termination resistor Rt in the direction of the flowing current.
  • the voltage is different.
  • the voltage formed at the transmitter is divided by the resistive load of the transmission line and the termination resistor (Rt) of the receiver to form a voltage at the receiver, which is then amplified by the differential amplifier 510. do.
  • the terminal resistor Rt used in the receiving unit be variably used as necessary, such as impedance matching.
  • FIG. 8 is a diagram illustrating an embodiment of a method of adjusting a timing error occurring in a receiver.
  • the timing of the data at the receiver is changed due to the load of some transmission lines.
  • the same logic state is transmitted for a long time each time the value changes, and the first time the logic state changes, there is a significant amount of delay.
  • the clock that toggles quickly does not have a large swing due to the load of the transmission line.
  • the swing level is increased, so that the data to be transitioned next has a small swing and the timing is distorted.
  • the swing level is equal to the clock by reducing the amount of current flowing through the termination resistor according to the amount of the transition. It is desirable to adjust the swing level and timing of the data coming to it.
  • FIG. 9 is a circuit diagram of a receiver according to an embodiment of the present invention capable of adjusting a timing error.
  • the receiver 700 capable of selectively applying a differential current driving method and a differential voltage driving method includes a termination resistor Rt, a differential amplifier 710, and a current path current source 720. do.
  • the terminal resistor Rt has one terminal connected to the first transmission line TX + and the other terminal connected to the second transmission line TX-.
  • the differential amplifier 710 amplifies the voltage difference between the terminals of the terminal resistor Rt.
  • one terminal is connected to the first transmission line TX + and the other terminal is connected to the second transmission line TX-, and the previous data is compared with the current data to detect a transition of the data.
  • the previous data is compared with the current data to detect a transition of the data.
  • FIG. 10 is a diagram illustrating another embodiment of a method of adjusting a timing error occurring in a receiver
  • FIG. 11 is a diagram illustrating waveforms of clock, data, and control signals.
  • a clock that rapidly toggles does not make a large swing due to the load of the transmission line, and when the data is kept constant without a transition, the swing level becomes large, thereby The data that transitions to have a small swing, resulting in a wrong timing (see Figs. 10A and 10B).
  • a signal that can adjust them is required.
  • a data control signal as shown in FIG. 9 is used.
  • FIG. 12 is a circuit diagram of a receiver according to another exemplary embodiment of the present invention capable of adjusting a timing error.
  • the receiver 1000 to which the differential current drive method and the differential voltage drive method can be selectively applied may include a terminating resistor R t , a differential amplifier 1010, a timing control switch SW A , and the like.
  • the timing adjustment resistance component R A is provided.
  • the terminal resistor Rt has one terminal connected to the first transmission line TX + and the other terminal connected to the second transmission line TX-.
  • the differential amplifier 1010 amplifies the voltage difference between the terminals of the terminal resistor Rt.
  • the timing adjustment switch SW A has one terminal connected to the first transmission line TX + and the other terminal connected to the second transmission line TX-.
  • the timing adjustment resistance component R A is provided between the first transmission line TX + and the timing adjustment switch SW A or between the timing adjustment switch SW A and the second transmission line TX-. .
  • the timing adjustment switch SW A is turned on for a part of the duration of the one data when one data is kept constant without a transition, as a result of detecting the transition of the data.
  • FIG. 13 is a circuit diagram of an interface system capable of selectively applying a differential current drive method and a differential voltage drive method according to an embodiment of the present invention.
  • an interface system 1100 capable of selectively applying a differential current driving method and a differential voltage driving method includes a transmitter 1110 for transmitting data through two transmission lines and the transmitter and the two transmissions.
  • the receiver 1120 is connected by a line.
  • the transmitter 1110 adjusts the direction of the voltage supplied to the two transmission lines or the current flowing through the two transmission lines according to the data to be transmitted, and the receiver 1120 is supplied to the two transmission lines.
  • the data is recovered by detecting a voltage or a direction of a current flowing through the two transmission lines.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

본 발명은 전송선의 송수신 시스템에 관한 것으로, 특히 하나의 반도체 칩에서 전송라인의 상태에 따라 차동전류구동방식과 차동전압구동방식을 선택적으로 적용함으로써 효율적인 데이터 전송이 가능하고 공통부분을 공유함으로써 설계시간을 단축시키고 레이아웃 면적을 감소시킬 수 있는 송신부, 수신부 및 이를 구비하는 인터페이스 시스템에 관한 것이다.

Description

차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템
본 발명은 전송선의 송수신 시스템에 관한 것으로, 특히 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부, 수신부 및 이를 구비하는 인터페이스 시스템에 관한 것이다.
고속으로 전송되는 데이터를 송수신하는데 있어서 종래에는 차동전송라인 쌍(differential transmission line pair)에 서로 다른 크기의 전류를 전송하고 두 개의 전송라인 사이의 전류차를 이용하여 데이터를 복원하는 차동전류구동방식이 주로 사용되었다.
이러한 차동전류구동방식은 송신부에서 송신하고자 하는 데이터에 대응되는 서로 다른 크기의 전류를 생성시켜 두 개의 전송라인을 통해 전송하게 되며, 수신부에서는 두 개의 전송라인에 흐르는 전류차를 이용하여 데이터를 복원한다. 이는 단일전류구동방식에 비해 잡음(noise)에 대한 전송신호의 왜곡(distortion)은 작지만, 두 전송라인들의 물리적 위치와 두 전송라인들의 기생저항(parasitic resistance), 기생인덕턴스(parasitic inductance) 및 기생커패시턴스(parasitic capacitance)에 의해 전송라인들 사이의 신호간섭(interference)이 발생하게 된다는 단점이 있다.
송신부로부터 수신부로 흐르는 2개의 차동전류는, 상기 2개의 차동전류를 생성하는데 사용되는 2개의 전류원(current source) 각각이 동일한 크기의 전류 값을 생성(source)하거나 싱크(sink)하는 것을 전제로 한 것인데, 공정편차에 의해 실제로는 동일하지 않게 되는 경우가 발생한다. 또한 수신부에 배치된 전류원에서 공급하거나 싱크하는 전류가 전송라인을 통해 유입된 잡음에 의해 왜곡이 발생할 경우 차동전류신호의 품질은 저하된다.
이를 요약하면, 두 전송라인간의 신호간섭으로 인해 전송신호는 왜곡되고, 전송라인의 시정수가 증가하게 되어 신호의 천이시간(transient time)이 증가하여 결국 신호의 전송속도가 저하되는 문제가 발생한다.
도 1은 종래의 방법에 따른 차동전류구동 시스템의 송신부로부터 출력되는 트루라인의 신호를 나타낸다.
도 1을 참조하면, 상기와 같은 이유로 2개의 차동전류를 생성하는 전류원이 서로 다른 크기의 전류 값을 생성시킬 경우, 트루라인에 인가되는 전류의 방향이 바뀔 때 마다 일정한 편차(??) 즉 오프셋(offset) 만큼 크기가 쉬프트(shift)가 발생한다는 것을 알 수 있다.
상기와 같은 문제점을 포함하고 있는 종래의 차동전류구동방식과 이를 구현하는 시스템은 불완전한 상태이며, 이러한 문제점이 없는 새로운 형태의 데이터 송수신 방법이 요구된다.
이러한 문제점을 개선하기 위한 차동전류구동방식의 송신기, 수신기 및 이를 이용한 인터페이스 시스템에 대한 연구가 진행되어 있으나, 종래의 차동전류구동방식의 경우 한정된 전류 소스를 사용하여 데이터를 전송하게 되므로 전송 라인의 로드가 클 경우 신호의 왜곡이 발생할 수 있다는 문제가 남아있다.
본 발명이 해결하고자 하는 기술적과제는, 전송라인에 인가되는 전압 형태의 데이터의 방향을 조절함으로서 데이터를 수신부에 송신하는 차동전압구동방식의 송신부를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 기술적과제는, 전압원과 전류원을 구비하고 전송라인의 상태에 따라 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 송신부를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 기술적과제는, 전송라인에 인가되는 전압 또는 전류의 방향을 감지하여 송신부로부터 전송되는 데이터를 복원하는 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 수신부를 제공하는데 있다.
본 발명이 해결하고자 하는 또 다른 기술적과제는, 전송라인에 인가되는 전압 또는 전류의 방향을 조절함으로서 데이터를 송수신하는 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 인터페이스 시스템을 제공하는데 있다.
상기 기술적과제를 이루기 위한 본 발명에 따른 차동전압구동방식의 송신부는, 전압원, 전송방향선택블록 및 평형스위치블록을 구비한다. 상기 전압원은 전송라인 쌍에 전압을 공급하거나 상기 전송라인 쌍으로부터 전압을 싱크한다. 상기 전송방향선택블록은 상기 전송라인 쌍 중 하나의 전송라인에 상기 전압원으로부터 공급된 전압 형태의 데이터를 전달하고 나머지 하나의 전송라인에 흐르는 전압 형태의 데이터를 상기 전압원으로 전달한다. 평형스위치블록은 상기 전송라인 쌍을 평형상태로 초기화한다.
상기 다른 기술적과제를 이루기 위한 본 발명에 따른 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부는 전송라인 쌍(TX+, TX-)에 전압을 공급하거나 상기 전송라인 쌍으로부터 전압 을 싱크하는 전압원, 상기 전송라인 쌍(TX+, TX-)에 전류를 공급하거나 상기 전송라인 쌍으로부터 전류를 싱크하는 전류원, 상기 전압원 또는 상기 전류원을 선택적으로 인에이블 시키는 인에이블 신호를 생성하는 제어부, 상기 인에이블 신호에 따라 상기 전압원이 인에이블된 경우, 상기 전송라인 쌍(TX+, TX-) 중 어느 하나의 전송라인에 상기 전압원으로부터 전압을 공급하고 다른 하나의 전송라인에 흐르는 전압을 상기 전압원으로 싱크하며, 상기 전류원이 인에이블된 경우, 상기 전송라인 쌍(TX+, TX-) 중 어느 하나의 전송라인에 상기 전류원으로부터 전류를 공급하고 다른 하나의 전송라인에 흐르는 전류를 상기 전류원으로 싱크하는 전송방향선택블록 및 상기 전송라인 쌍(TX+, TX-)을 평형상태로 초기화하는 평형스위치블록을 구비한다.
상기 다른 기술적과제를 이루기 위한 본 발명에 따른 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 수신부는 일 단자가 제1전송라인(TX+)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된 종단저항(Rt) 및 상기 종단저항(Rt)의 양 단자의 전압차이를 증폭하는 차동증폭부를 구비한다. 또한 상기 종단저항은 임피던스 매칭 등의 필요에 따라 가변적이다.
상기 또 다른 기술적과제를 이루기 위한 본 발명에 따른 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 인터페이스 시스템은 2개의 전송라인을 통해 데이터를 전송하는 송신부 및 상기 송신부와 상기 2개의 전송라인으로 연결된 수신부를 구비하며, 상기 송신부는 전송하고자 하는 데이터에 따라 상기 2개의 전송라인으로 공급되는 전압 또는 상기 2개의 전송라인으로 흐르는 전류의 방향을 조절하며, 상기 수신부는 상기 2개의 전송라인으로 공급되는 전압 또는 상기 2개의 전송라인에 흐르는 전류의 방향을 검출하여 상기 데이터를 복원한다.
본 발명에 따른 차동전압구동방식의 송신부는 전류에 제한이 없으므로 전송라인의 로드가 클 경우에도 왜곡이 없는 데이터를 전송할 수 있다는 장점이 있다.
또한 본 발명에 따른 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부, 수신부 및 인터페이스 시스템에 의하면 하나의 반도체 칩에서 전송라인의 상태에 따라 차동전류구동방식과 차동전압구동방식을 선택적으로 적용함으로써 효과적인 데이터 전송이 가능하고 공통부분을 공유함으로써 설계시간을 단축시키고 레이아웃 면적을 감소시킬 수 있는 효과가 있다.
도 1은 종래의 차동전류구동 시스템의 송신부로부터 출력되는 트루라인의 신호를 나타낸다.
도 2는 본 발명에 따른 차동전압구동방식의 송신부의 회로도이다.
도 3은 본 발명에 따른 차동전압구동방식의 송신부의 일 실시형태를 개략적으로 나타낸 도면이다.
도 4는 본 발명에 따른 차동전압구동방식의 송신부의 일 실시형태의 동작을 나타내는 순서도이다.
도 5는 본 발명에 따른 차동전압구동방식의 송신부의 일 실시형태에서 수신부의 타이밍 오차를 감소시키는 방법을 설명하기 위한 도면이다.
도 6은 본 발명에 따른 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부의 회로도이다.
도 7은 본 발명의 일실시예에 따른 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 수신부의 회로도이다.
도 8은 수신부에서 발생하는 타이밍오차를 조절하는 방법의 일 실시예를 나타내는 도면이다.
도 9는 타이밍오차를 조절할 수 있는 본 발명의 일실시예에 따른 수신부의 회로도이다.
도 10은 수신부에서 발생하는 타이밍오차를 조절하는 방법의 다른 일 실시예를 나타내는 도면이다.
도 11은 클락, 데이터 및 컨트롤 신호의 파형을 나타내는 도면이다.
도 12는 타이밍오차를 조절할 수 있는 본 발명의 다른 일 실시예에 따른 수신부의 회로도이다.
도 13은 본 발명의 일실시예에 따른 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 인터페이스 시스템의 회로도이다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
도 2는 본 발명에 따른 차동전압구동방식의 송신부의 회로도이다.
도 2를 참조하면, 차동전압구동방식의 송신부(200)는 전압원(210), 전송방향선택블록(220), 평형스위치블록(230) 및 프리엠퍼시스 회로(240)를 구비한다.
전압원(210)은 전송라인 쌍(TX+, TX-)에 전압을 공급(source)하거나 상기 전송라인 쌍으로부터 전압을 싱크(sink)하는 2개의 전압원(211, 212)을 구비한다. 제1전압원(211)은 일 단자가 제1전압(VDD1)에 연결되고 다른 일 단자가 상기 전송방향선택블록(220)의 제1단자(n1)에 연결되며, 일정한 크기의 전압을 제1단자(n1)에 공급한다.
제2전압원(212)은 일 단자가 제2전압(VSS1)에 연결되고 다른 일 단자가 상기 전송방향선택블록(220)의 제2단자(n2)에 연결되며, 일정한 크기의 전압을 제2단자로부터 싱크한다. 제1전압(VDD1)의 전압준위는 제2전압(VSS1)의 전압준위에 비해 높은 것이 일반적이다.
전송방향선택블록(220)은 전송라인 쌍(TX+, TX-) 중 어느 하나의 전송라인에 제1전압원(211)으로부터 공급되는 전압 형태의 데이터를 전달하고 다른 하나의 전송라인에 흐르는 전압 형태의 데이터를 제2전압원(212)으로 전달하며, 4개의 선택스위치들(SW1~SW4)을 구비한다.
제1선택스위치(SW1)는 일 단자가 제1단자(n1)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다. 제2선택스위치(SW2)는 일 단자가 제2단자(n2)에 연결되고 다른 일 단자가 제1전송라인(TX+)에 연결된다. 제3선택스위치(SW3)는 일 단자가 제1단자(n1)에 연결되고 다른 일 단자가 제1전송라인(TX+)에 연결된다. 제4선택스위치(SW4)는 일 단자가 제2단자(n2)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다.
여기서 제1선택스위치(SW1)와 제2선택스위치(SW2) 쌍(pair) 그리고 제3선택스위치(SW3)와 제4선택스위치(SW4) 쌍은 동시에 턴 온(turn on) 되거나 턴 오프(turn off) 되며, 제1선택스위치(SW1)와 제2선택스위치(SW2) 쌍의 턴 온 및 턴 오프 동작은 제3선택스위치(SW3)와 제4선택스위치(SW4) 쌍의 턴 온 및 턴 오프 동작과 서로 반대된다. 즉, 제1선택스위치(SW1) 및 제2선택스위치(SW2) 쌍이 턴 온 되면 제3선택스위치(SW3) 및 제4선택스위치(SW4) 쌍은 턴 오프 되며, 반대로 제3선택스위치(SW3) 및 제4선택스위치(SW4) 쌍이 턴 온 되면 제1선택스위치(SW1) 및 제2선택스위치(SW2) 쌍이 턴 오프 된다.
평형스위치블록(230)은 전송라인 쌍(TX+, TX-)을 평형상태로 초기화하며, 평형스위치(SW5) 및 저항성분(231)을 구비한다. 평형스위치(SW5)는 일 단자가 제1전송라인(TX+)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다.
저항성분(231)은 평형스위치(SW5)와 제2전송라인(TX-) 사이에 설치된다. 도 2에는 저항성분(231)이 제2전송라인(TX-)과 평형스위치(SW5) 사이에 배치되었지만, 제1전송라인(TX+)과 평형스위치(SW5) 사이에 배치되는 것도 가능하다. 또한 저항성분(231)의 크기는 외부(미도시)에서 조절할 수 있도록 하는 것도 가능하다.
프리엠퍼시스 회로(240)는 전압원(210)으로부터 전송라인 쌍(TX+, TX-)에 전압을 공급(source)하거나 전송라인 쌍으로부터 전압을 싱크(sink)하기 이전에 전송라인 쌍(TX+, TX-)에 일정한 크기의 전압을 공급하거나 싱크 한다.
프리엠퍼시스 회로(240)는, 4개의 전압원(241~244) 및 4개의 스위치(SW6~SW9)를 구비한다.
제3전압원(241)은 일 단자가 제3전압(VDD2)에 연결된다. 제4전압원(242)은 일 단자가 제4전압(VDD3)에 연결된다. 제5전압원(243)은 일 단자가 제5전압(VSS2)에 연결된다. 제6전압원(244)은 일 단자가 제6전압(VSS3)에 연결된다.
제6스위치(SW6)는 일 단자가 제4전압원(242)의 다른 일 단자에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다. 제7스위치(SW7)는 일 단자가 제5전압원(243)의 다른 일 단자에 연결되고 다른 일 단자가 제1전송라인(TX+)에 연결된다. 제8스위치(SW8)는 일 단자가 제3전압원(241)의 다른 일 단자에 연결되고 다른 일 단자가 제1전송라인(TX+)에 연결된다. 제9스위치(SW9)는 일 단자가 제6전압원(244)의 다른 일 단자에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다.
여기서 전송방향선택블록(220)을 구성하는 선택스위치들(SW1~SW4) 및 프리엠퍼시스 회로(240)를 구성하는 스위치들(SW6~SW9)의 턴 온 및 턴 오프 주기와 턴 온 저항 값들은 사용되는 시스템에 따라 다르게 설계하는 것이 바람직하다.
이하에서는 도 2에 도시된 송신부(200)의 동작에 대해서 설명한다.
전송하고자 하는 데이터의 형태는 2개의 전송라인(TX+, TX-)에 공급되는 전압 형태의 데이터의 방향으로 결정된다는 것이 본 발명의 핵심 아이디어이다.
제1전송라인(TX+)로부터 제2전송라인(TX-)으로 전압 형태의 데이터가 흐르도록 할 경우, 제3선택스위치(SW3) 및 제4선택스위치(SW4)가 턴 온 되고, 제1선택스위치(SW1) 및 제2선택스위치(SW2)는 턴 오프 된다.
반대로 제2전송라인(TX-)로부터 제1전송라인(TX+)으로 전압 형태의 데이터가 흐르도록 할 경우, 제1선택스위치(SW1) 및 제2선택스위치(SW2)를 턴 온 시키고, 제3선택스위치(SW3) 및 제4선택스위치(SW4)를 턴 오프 시키면 된다.
본 발명에서는 데이터의 전송 속도를 증가시키기 위해서 프리엠퍼시스 회로(240)를 사용하는데, 전송방향선택블록(220)에서 제1전송라인(TX+)에 전압을 공급하고 제2전송라인(TX-)으로부터 전압을 싱크할 때에는 제8스위치(SW8)를 턴 온 시켜 제1전송라인(TX+)에 초기전압을 공급한다. 속도를 더 증가시키기 위해서는 제9스위치(SW9)를 턴 온 시켜 제2전송라인(TX-)으로 초기전압을 싱크시키면 된다.
반대로 전송방향선택블록(220)에서 제2전송라인(TX-)에 전압을 공급하고 제1전송라인(TX+)으로 전압을 싱크할 때에는 제6스위치(SW6)를 턴 온 시켜 제2전송라인(TX-)에 초기전압을 공급하게 하거나 제7스위치(SW7)를 추가로 턴 온 시켜 제1전송라인(TX+)으로부터 초기전압을 싱크하게 한다.
본 발명에서는 평형스위치블록(230)에 전송라인 쌍(TX+, TX-)을 평형상태로 초기화하기 위하여 사용되는 평형스위치(SW5) 외에 저항성분(231)을 더 사용하였다. 이는 전송라인 쌍(TX+, TX-)이 평형상태로 가는 순간 발생할 수 있는 전자파간섭(Electro Magnetic Interference)을 억제하기 위한 것이다.
도 3은 본 발명에 따른 차동전압구동방식의 송신부의 일 실시형태를 개략적으로 나타낸 도면이고, 도 4는 본 발명에 따른 차동전압구동방식의 송신부의 일 실시형태의 동작을 나타내는 순서도이며, 도 5는 본 발명에 따른 차동전압구동방식의 송신부의 일 실시형태에서 수신부의 타이밍 오차를 감소시키는 방법을 설명하기 위한 도면이다.
도 3을 참조하면 본 발명에 따른 차동전압구동방식의 송신부(200)는 상기 전송라인 쌍에 전달되는 데이터의 트랜지션을 감지하는 트랜지션 감지회로(310) 및 상기 트랜지션 감지회로에서 데이터의 트랜지션을 감지한 결과에 따라 클럭에 딜레이를 발생시키는 딜레이회로(320)를 더 구비한다.
송신부에서 데이터를 전송하는 경우, 일부 데이터는 전송 라인의 로드에 의해서 수신부에서 데이터의 타이밍이 달라지게 된다. 특히 매번 값이 변하는 클럭과 오랜 시간 동일한 로직 상태가 전송되다가 처음으로 로직 상태가 변경되는 데이터는 상당한 양의 딜레이가 생기게 된다. 따라서 송신부에서 데이터의 트랜지션을 감지하여, 트랜지션의 양에 따라 클럭 또는 데이터에 딜레이를 주게 된다면 수신부에서 발생하는 타이밍 오차는 줄어들게 될 것이다. 다음은 트랜지션을 감지하여 딜레이를 주게 되는 하나의 방법을 설명한다.
도 4에 도시된 바와 같이 이전의 두 개의 데이터를 비교하여 데이터가 변하는 경우에는 데이터와 클럭을 그대로 전송한다. 이전의 두 개의 데이터의 변화(트랜지션)가 없는 경우에는, 이전의 두 개의 데이터와 현재의 데이터를 비교하여 이전의 두 개의 데이터와 현재의 데이터가 같다면 데이터와 클럭을 그대로 전송하고 다르다면 클럭에 딜레이를 발생시킨다.
이전의 두 개의 데이터와 현재의 데이터가 다른 경우 클럭에 딜레이를 발생시키지 않게 되면 도 5의 상단에 도시된 파형도와 같이 수신부에서 타이밍이 틀어지게 된다. 따라서 이러한 경우에 딜레이회로를 통해 클럭에 딜레이를 주게 되면 도 3c의 하단에 도시된 파형도와 같이 클럭의 트랜지션이 데이터의 중앙에 위치하게 되어 타이밍오차를 줄일 수 있게 된다.
도 6은 본 발명에 따른 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부의 회로도이다.
본 발명에 따른 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부(400)는 전압원(410), 전류원(420), 제어부(미도시), 전송방향선택블록(430), 평형스위치블록(440) 및 프리엠퍼시스 회로(450)를 구비한다.
전압원(410)은 일 단자가 제1전압(VDD1)에 연결되고 다른 일 단자가 상기 전송방향선택블록(430)의 제1단자(n1)에 연결된 제1전압원(411) 및 일 단자가 제2전압(VSS1)에 연결되고 다른 일 단자가 상기 전송방향선택블록의 제2단자(n2)에 연결된 제2전압원(412)를 구비한다.
전류원(420)은 일 단자가 제1전압(VDD1)에 연결되고 다른 일 단자가 상기 전송방향선택블록(430)의 제1단자(n1)에 연결된 제1전류원(421) 및 일 단자가 제2전압(VSS1)에 연결되고 다른 일 단자가 상기 전송방향선택블록의 제2단자(n2)에 연결된 제2전류원(422)을 구비한다.
제어부(미도시)는 상기 전압원 또는 상기 전류원을 선택적으로 인에이블 시키는 인에이블 신호(EN1, EN2)를 생성한다.
상기 제1전압원(411) 및 제1전류원(421)은 제1인에이블신호(EN1)에 응답하여 선택적으로 인에이블되고, 상기 제2전압원(412) 및 제2전류원(422)은 제2인에이블신호(EN2)에 응답하여 선택적으로 인에이블된다.
전송방향선택블록(430)은 상기 제1, 제2 인에이블신호(EN1, EN2)에 따라 상기 제1전압원(411) 및 제2전압원(412)이 인에이블된 경우에는 상기 전송라인 쌍(TX+, TX-) 중 어느 하나의 전송라인에 상기 제1전압원(411)으로부터 전압을 공급하고 다른 하나의 전송라인에 흐르는 전압을 상기 제2전압원(412)으로 싱크하며, 상기 제1전류원(421) 및 제2전류원(422)이 인에이블된 경우에는 상기 전송라인 쌍(TX+, TX-) 중 어느 하나의 전송라인에 상기 제1전류원(421)으로부터 전류를 공급하고 다른 하나의 전송라인에 흐르는 전류를 상기 제2전류원(422)으로 싱크한다.
또한 전송방향선택블록(430)은 4개의 선택스위치들(SW1 ~ SW4)을 구비한다. 제1선택스위치(SW1)는 일 단자가 상기 제1단자(n1)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다. 제2선택스위치(SW2)는 일 단자가 상기 제2단자(n2)에 연결되고 다른 일 단자가 제1전송라인(TX+)에 연결된다. 제3선택스위치(SW3)는 일 단자가 상기 제1단자(n1)에 연결되고 다른 일 단자가 상기 제1전송라인(TX+)에 연결된다. 제4선택스위치(SW4)는 일 단자가 상기 제2단자(n2)에 연결되고 다른 일 단자가 상기 제2전송라인(TX-)에 연결된다.
여기서, 제1선택스위치(SW1)와 제2선택스위치(SW2) 쌍 그리고 제3선택스위치(SW3)와 제4선택스위치(SW4) 쌍은 동시에 턴 온 되거나 턴 오프 되며, 제1선택스위치와 제2선택스위치 쌍의 턴 온 및 턴 오프 동작은 제3선택스위치와 제4선택스위치 쌍의 턴 온 및 턴 오프 동작과 서로 반대된다. 즉, 제1선택스위치(SW1) 및 제2선택스위치(SW2) 쌍이 턴 온 되면 제3선택스위치(SW3) 및 제4선택스위치(SW4) 쌍은 턴 오프 되며, 반대로 제3선택스위치(SW3) 및 제4선택스위치(SW4) 쌍이 턴 온 되면 제1선택스위치(SW1) 및 제2선택스위치(SW2) 쌍이 턴 오프 된다.
평형스위치블록(440)은 상기 전송라인 쌍(TX+, TX-)을 평형상태로 초기화하며 평형스위치(SW5) 및 저항성분(441)을 구비한다. 평형스위치(SW5)는 일 단자가 제1전송라인(TX+)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다.
저항성분(441)은 상기 제1전송라인(TX+)과 상기 평형스위치(SW5) 사이 또는 상기 평형스위치(SW5)와 상기 제2전송라인(TX-) 사이에 설치되며, 저항성분의 크기는 외부에서 조절할 수 있도록 하는 것도 가능하다.
프리엠퍼시스회로(450)는 데이터의 전송을 효율적으로 하기 위해 사용되며, 제1전압원(411) 또는 제1전류원(421)으로부터 전송라인 쌍(TX+, TX-)에 전압 또는 전류를 공급(source)하거나 전송라인 쌍으로부터 전압 또는 전류를 제2전압원(412) 또는 제2전류원(422)에 싱크(sink)하기 이전에 전송라인 쌍(TX+, TX-)에 일정한 크기의 전압 또는 전류를 공급하거나 싱크한다.
프리엠퍼시스회로(450)는 4개의 전압원 및 전류원과 4개의 스위치(SW6 ~ SW9)를 구비한다.
제3전압원(451) 및 제3전류원(452)은 일 단자가 제3전압(VDD2)에 연결된다. 제4전압원(453) 및 제4전류원(454)은 일 단자가 제4전압(VDD3)에 연결된다. 제5전압원(455) 및 제5전류원(456)은 일 단자가 제5전압(VSS2)에 연결된다. 제6전압원(457) 및 제6전류원(458)은 일 단자가 제6전압(VSS3)에 연결된다.
상기 전압원 및 전류원은 제어부(미도시)에서 생성된 제3 내지 제6 인에이블신호(EN3 ~ EN6)에 응답하여 선택적으로 인에이블 된다. 즉, 본 발명에 따른 송신부(400)가 차동전압구동방식으로 동작할 필요가 있는 경우에는 제3전압원(451) 내지 제6전압원(457)이 인에이블되고, 차동전류구동방식으로 동작할 필요가 있는 경우에는 제3전류원(452) 내지 제6전류원(458)이 인에이블 된다.
제6스위치(SW6)는 일 단자가 상기 제4전압원(453) 및 제4전류원(454)의 다른 일 단자에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다. 제7스위치(SW7)는 일 단자가 상기 제5전압원(455) 및 제5전류원(456)의 다른 일 단자에 연결되고 다른 일 단자가 제1전송라인(TX+)에 연결된다. 제8스위치(SW8)는 일 단자가 상기 제3전압원(451) 및 제3전류원(452)의 다른 일 단자에 연결되고 다른 일 단자가 제1전송라인(TX+)에 연결된다. 제9스위치(SW9)는 일 단자가 상기 제6전압원(457) 및 제6전류원(458)의 다른 일 단자에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다.
전송방향선택블록(430)에서 제1전송라인(TX+)에 전압 또는 전류를 공급하고 제2전송라인(TX-)으로부터 전압 또는 전류를 싱크 할 때에는 제8스위치(SW8)를 턴 온 시켜 상기 제1전송라인(TX+)에 초기전압 또는 초기전류를 공급한다. 이때 데이터의 전송속도를 더욱 증가시키기 위해서는 제9스위치(SW9)를 턴 온 시켜 제2전송라인(TX-)으로부터 초기전압 또는 초기전류를 싱크하면 된다.
반대로 전송방향선택블록(430)에서 제2전송라인(TX-)에 전압 또는 전류를 공급하고 제1전송라인(TX+)으로부터 전압 또는 전류를 싱크 할 때에는 제6스위치(SW6)를 턴 온 시켜 상기 제1전송라인(TX+)에 초기전압 또는 초기전류를 공급한다. 이때 데이터의 전송속도를 더욱 증가시키기 위해서는 제7스위치(SW7)를 턴 온 시켜 제2전송라인(TX-)으로부터 초기전압 또는 초기전류를 싱크하면 된다.
여기서 전송방향선택블록(430)을 구성하는 선택스위치들(SW1~SW4) 및 프리엠퍼시스 회로(450)를 구성하는 스위치들(SW6~SW9)의 턴 온 및 턴 오프 주기와 턴 온 저항 값들은 사용되는 시스템에 따라 다르게 설계하는 것이 바람직하다.
도 6에 도시된 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부에서도 도 3a 내지 도 3c에 도시된 트랜지션 감지회로 및 딜레이회로를 더 구비하는 것이 바람직하다.
트랜지션 감지회로 및 딜레이회로의 동작은 도 3a 내지 도 3c에서 설명한 바와 같으므로 상세한 설명은 생략하기로 한다.
도 7은 본 발명의 일실시예에 따른 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 수신부의 회로도이다.
도 7을 참조하면, 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 수신부(500)는, 종단저항(Rt) 및 차동증폭부(510)를 구비한다. 종단저항(Rt)은 일 단자가 제1전송라인(TX+)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다. 차동증폭부(510)는 종단저항(Rt)의 양 단자의 전압차이를 증폭한다.
차동전류구동방식으로 동작하는 경우, 2개의 전송라인(TX+, TX-) 사이를 흐르는 전류는 종단저항(Rt)을 경유하게 되는데, 흐르는 전류의 방향에 따라 종단저항(Rt) 양 단에 강하되는 전압이 달라진다. 이때 강하되는 전압 차이는 아주 작으므로, 차동증폭부(510)에서 이를 증폭하여 사용하는 것이 바람직하다.
한편, 차동전압구동방식으로 동작하는 경우에는 송신부에서 형성된 전압이 전송라인의 저항성로드와 수신부의 종단저항(Rt)에 의해 나뉘어져 수신부에 전압이 형성되며 차동증폭부(510)에서 이를 증폭하여 사용하게 된다.
수신부에 사용되는 종단저항(Rt)은 임피던스 매칭 등 필요에 따라 가변적으로 사용할 수 있도록 하는 것이 바람직하다.
도 7에 도시된 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 수신부(500)에는 실제로는 더 많은 기능블록들이 존재하지만, 2개의 전송라인(TX+, TX-)을 통해 수신된 차동전류신호 또는 차동전압 형태의 데이터를 감지하는데 사용되는 최소한의 회로만을 도시한 것이다.
도 8은 수신부에서 발생하는 타이밍오차를 조절하는 방법의 일 실시예를 나타내는 도면이다.
일반적으로 송신부에서 데이터를 전송할 때, 일부 데이터는 전송 라인의 로드에 의해 수신부에서 데이터의 타이밍이 달라지게 된다. 특히 매번 값이 변하는 클럭과 오랜 시간 동일한 로직 상태가 전송되다가 처음으로 로직 상태가 변경되는 데이터는 상당한 양의 딜레이가 생기게 된다.
도 8의 (a)에 도시된 바와 같이 빠르게 토글하는 클럭은 전송 라인의 로드에 의해 큰 스윙을 하지 못하게 된다. 또한 도 8의 (b)에 도시된 바와 같이 데이터가 트랜지션 없이 일정하게 유지되면, 스윙레벨이 커지게 되며, 그로 인해 다음에 트랜지션 하는 데이터는 작은 스윙을 가지게 되어 타이밍이 틀어지게 된다.
따라서 도 8의 (c)에 도시된 바와 같이 이러한 데이터의 트랜지션을 감지하여 이전과 동일한 데이터가 입력이 되면 트랜지션의 양에 따라 종단저항에 흐르는 전류의 크기를 줄여 스윙 레벨을 클럭과 같아지도록 하여 다음에 오는 데이터의 스윙 레벨과 타이밍을 조절하는 것이 바람직하다.
도 9는 타이밍오차를 조절할 수 있는 본 발명의 일실시예에 따른 수신부의 회로도이다.
도 9를 참조하면, 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 수신부(700)는, 종단저항(Rt), 차동증폭부(710) 및 전류패스용전류원(720)을 구비한다. 종단저항(Rt)은 일 단자가 제1전송라인(TX+)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다. 차동증폭부(710)는 종단저항(Rt)의 양 단자의 전압 차이를 증폭한다.
전류패스용전류원(720)은 일 단자가 제1전송라인(TX+)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결되며, 이전 데이터와 현재 데이터를 비교하여 데이터의 트랜지션을 감지한 결과, 데이터가 트랜지션없이 일정하게 유지되는 경우 턴 온 되어 상기 종단저항에 흐르는 전류를 감소시켜 클럭과 데이터의 타이밍을 조절한다.
도 10은 수신부에서 발생하는 타이밍오차를 조절하는 방법의 다른 일 실시예를 나타내는 도면이고, 도 11은 클락, 데이터 및 컨트롤 신호의 파형을 나타내는 도면이다.
도 8의 (a) 및 (b)에서 설명한 바와 같이 빠르게 토글하는 클럭은 전송 라인의 로드에 의해 큰 스윙을 하지 못하게 되고 데이터가 트랜지션 없이 일정하게 유지되면, 스윙레벨이 커지게 되며, 그로 인해 다음에 트랜지션 하는 데이터는 작은 스윙을 가지게 되어 타이밍이 틀어지게 된다.(도 10의 (a),(b) 참조)
이러한 경우 일정한 데이터가 들어올 때는 스윙 레벨이 커지는 것을 막기 위해 매 데이터 마다 일정한 크기의 저항성 로드를 사용하고, 하나의 데이터가 동일한 로직으로 오래 지속되는 경우에는, 그 데이터의 시간 중 일부분의 시간에 대해 저항을 병렬로 연결하여 작은 저항성로드로 사용하면 파형이 커지는 것을 방지하여 타이밍이 틀어지는 것을 막을 수 있다.(도 10의 (c) 참조)
이때 데이터의 시간 중 일부분에 대해 저항을 병렬로 연결하기 위해서는 이를 조절할 수 있는 신호를 필요로 한다. 본 발명에서는 도 9에 도시된 바와 같은 데이터 컨트롤 신호를 사용한다.
즉, 데이터 컨트롤 신호의 로직이 하이일 경우 타이밍 조절을 위한 저항이 병렬로 연결되어 저항성로드가 작아지게 되며, 데이터 컨트롤 신호의 로직이 로우일 경우 타이밍 조절을 위한 저항이 필요하지 않게 된다.
도 12는 타이밍오차를 조절할 수 있는 본 발명의 다른 일 실시예에 따른 수신부의 회로도이다.
도 12를 참조하면, 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 수신부(1000)는, 종단저항(Rt), 차동증폭부(1010), 타이밍조절용스위치(SWA) 및 타이밍조절용저항성분(RA)를 구비한다. 종단저항(Rt)은 일 단자가 제1전송라인(TX+)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다. 차동증폭부(1010)는 종단저항(Rt)의 양 단자의 전압 차이를 증폭한다.
타이밍조절용스위치(SWA)는 일 단자가 제1전송라인(TX+)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다. 타이밍조절용저항성분(RA)은 상기 제1전송라인(TX+)과 상기 타이밍조절용스위치(SWA) 사이 또는 상기 타이밍조절용스위치(SWA)와 상기 제2전송라인(TX-) 사이에 설치된다.
상기 타이밍조절용스위치(SWA)는, 데이터의 트랜지션을 감지한 결과, 하나의 데이터가 트랜지션없이 일정하게 유지되는 경우 상기 하나의 데이터의 지속 시간 중 일부 시간에 대해 턴 온 되어 타이밍조절용저항성분(RA)을 종단저항(Rt)에 대해 병렬로 연결되도록 함으로써 하나의 데이터의 파형이 커지는 것을 방지하고, 이를 통해 타이밍이 틀어지는 것을 방지할 수 있다.
도 13은 본 발명의 일실시예에 따른 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 인터페이스 시스템의 회로도이다.
도 13을 참조하면, 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 인터페이스 시스템(1100)은 2개의 전송라인을 통해 데이터를 전송하는 송신부(1110) 및 상기 송신부와 상기 2개의 전송라인으로 연결된 수신부(1120)를 구비한다.
상기 송신부(1110)는 전송하고자 하는 데이터에 따라 상기 2개의 전송라인으로 공급되는 전압 또는 상기 2개의 전송라인으로 흐르는 전류의 방향을 조절하며, 상기 수신부(1120)는 상기 2개의 전송라인으로 공급되는 전압 또는 상기 2개의 전송라인에 흐르는 전류의 방향을 검출하여 상기 데이터를 복원한다.
도 13에 도시된 송신부(1110)와 수신부(1120)는 도 2 내지 도 12에 도시된 송신부 및 수신부에 대응되는 것이므로 상세한 설명은 생략하기로 한다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

Claims (38)

  1. 전송라인 쌍(TX+, TX-)중 어느 하나의 전송라인에 전압을 공급하고 다른 하나의 전송라인으로부터 전압을 싱크하는 전압원;
    상기 전송라인 쌍(TX+, TX-) 중 어느 하나의 전송라인에 상기 전압원으로부터 전압 형태의 데이터를 전달하고 다른 하나의 전송라인에 흐르는 전압 형태의 데이터를 상기 전압원으로 전달하는 전송방향선택블록; 및
    상기 전송라인 쌍(TX+, TX-)을 평형상태로 초기화하는 평형스위치블록을 구비하는 것을 특징으로 하는 차동전압구동방식의 송신부.
  2. 제1항에 있어서, 상기 전압원은,
    일 단자가 제1전압(VDD1)에 연결되고 다른 일 단자가 상기 전송방향선택블록의 제1단자(n1)에 연결된 제1전압원; 및
    일 단자가 제2전압(VSS1)에 연결되고 다른 일 단자가 상기 전송방향선택블록의 제2단자(n2)에 연결된 제2전압원을 구비하는 것을 특징으로 하는 차동전압구동방식의 송신부.
  3. 제2항에 있어서,
    상기 제1전압의 전압준위는 상기 제2전압의 전압준위에 비해 상대적으로 높은 것을 특징으로 하는 차동전압구동방식의 송신부.
  4. 제1항에 있어서, 상기 전송방향선택블록은,
    일 단자가 상기 전송방향선택블록의 제1단자(n1)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된 제1선택스위치(SW1);
    일 단자가 상기 전송방향선택블록의 제2단자(n2)에 연결되고 다른 일 단자가 제1전송라인(TX+)에 연결된 제2선택스위치(SW2);
    일 단자가 상기 전송방향선택블록의 제1단자(n1)에 연결되고 다른 일 단자가 상기 제1전송라인(TX+)에 연결된 제3선택스위치(SW3); 및
    일 단자가 상기 전송방향선택블록의 제2단자(n2)에 연결되고 다른 일 단자가 상기 제2전송라인(TX-)에 연결된 제4선택스위치(SW4)를 구비하는 것을 특징으로 하는 차동전압구동방식의 송신부.
  5. 제4항에 있어서,
    상기 제1선택스위치와 상기 제2선택스위치 쌍 그리고 상기 제3선택스위치와 상기 제4선택스위치 쌍은 동시에 턴 온 되거나 턴 오프 되며,
    상기 제1선택스위치와 상기 제2선택스위치 쌍의 턴 온 및 턴 오프 동작은 상기 제3선택스위치와 상기 제4선택스위치 쌍의 턴 온 및 턴 오프 동작과 서로 반대되는 것을 특징으로 하는 차동전압구동방식의 송신부.
  6. 제1항에 있어서, 상기 평형스위치블록은,
    일 단자가 상기 제1전송라인(TX+)에 연결되고 다른 일 단자가 상기 제2전송라인(TX-)에 연결된 평형스위치(SW5)를 구비하는 것을 특징으로 하는 차동전압구동방식의 송신부.
  7. 제6항에 있어서, 상기 평형스위치블록은,
    상기 제1전송라인(TX+)과 상기 평형스위치(SW5) 사이 또는 상기 평형스위치(SW5)와 상기 제2전송라인(TX-) 사이에 설치된 저항성분을 더 구비하며,
    상기 저항성분의 값은 가변시킬 수 있는 것을 특징으로 하는 차동전압구동방식의 송신부.
  8. 제2항에 있어서,
    상기 제1전압원으로부터 상기 전송라인 쌍(TX+, TX-)에 전압을 공급(source)하거나 상기 전송라인 쌍으로부터 전압을 상기 제2전압원에 싱크(sink)하기 이전에 상기 전송라인 쌍(TX+, TX-)에 일정한 크기의 전압을 공급하거나 싱크하는 프리엠퍼시스 회로를 더 구비하는 것을 특징으로 하는 차동전압구동방식의 송신부.
  9. 제8항에 있어서, 상기 프리엠퍼시스 회로는,
    일 단자가 제3전압(VDD2)에 연결된 제3전압원;
    일 단자가 제4전압(VDD3)에 연결된 제4전압원;
    일 단자가 제5전압(VSS2)에 연결된 제5전압원;
    일 단자가 제6전압(VSS3)에 연결된 제6전압원;
    일 단자가 상기 제4전압원의 다른 일 단자에 연결되고 다른 일 단자가 상기 제2전송라인(TX-)에 연결된 제6스위치(SW6);
    일 단자가 상기 제5전압원의 다른 일 단자에 연결되고 다른 일 단자가 상기 제1전송라인(TX+)에 연결된 제7스위치(SW7);
    일 단자가 상기 제3전압원의 다른 일 단자에 연결되고 다른 일 단자가 상기 제1전송라인(TX+)에 연결된 제8스위치(SW8); 및
    일 단자가 상기 제6전압원의 다른 일 단자에 연결되고 다른 일 단자가 상기 제2전송라인(TX-)에 연결된 제9스위치(SW9);를 구비하는 것을 특징으로 하는 차동전압구동방식의 송신부.
  10. 제9항에 있어서,
    상기 전송방향선택블록에서 상기 제1전송라인(TX+)에 전압을 공급하고 상기 제2전송라인(TX-)으로부터 전압을 싱크할 때에는 상기 제8스위치(SW8)가 턴 온 되어 상기 제1전송라인(TX+)에 초기 전압을 공급하고,
    상기 전송방향선택블록에서 상기 제2전송라인(TX-)에 전압을 공급하고 상기 제1전송라인(TX+)으로부터 전압을 싱크할 때에는 상기 제6스위치(SW6)가 턴 온 되어 상기 제2전송라인(TX-)에 초기 전압을 공급하는 것을 특징으로 하는 차동전류구동방식의 송신부.
  11. 제9항에 있어서,
    상기 전송방향선택블록에서 상기 제1전송라인(TX+)에 전압을 공급하고 상기 제2전송라인(TX-)으로부터 전압을 싱크할 때에는 상기 제9스위치(SW9)가 턴 온 되어 상기 제2전송라인(TX-)으로부터 초기 전압을 싱크하고,
    상기 전압데이터방향선택블록에서 상기 제2전송라인(TX-)에 전압을 인가하고 상기 제1전송라인(TX+)으로부터 전압을 싱크할 때에는 상기 제7스위치(SW7)가 턴 온 되어 상기 제1전송라인(TX+)으로부터 초기 전압을 싱크하는 것을 특징으로 하는 차동전압구동방식의 송신부.
  12. 제1항에 있어서,
    상기 전송라인 쌍(TX+, TX-)에 전달되는 데이터의 트랜지션을 감지하는 트랜지션 감지회로; 및
    상기 트랜지션 감지회로에서 데이터의 트랜지션을 감지한 결과에 따라 클럭 에 딜레이를 발생시키는 딜레이회로;를 더 구비하는 것을 특징으로 하는 차동전압구동방식의 송신부.
  13. 제12항에 있어서, 상기 딜레이회로는
    상기 트랜지션 감지회로에서 데이터의 트랜지션을 감지한 결과 이전의 두 개 이상의 데이터가 변하지 않고 현재의 데이터가 상기 이전의 두 개 이상의 데이터와 다른 경우 클럭에 딜레이를 발생시키는 것을 특징으로 하는 차동전압구동방식의 송신부.
  14. 전송라인 쌍(TX+, TX-)에 전압을 공급하거나 상기 전송라인 쌍으로부터 전압 을 싱크하는 전압원;
    상기 전송라인 쌍(TX+, TX-)에 전류를 공급하거나 상기 전송라인 쌍으로부터 전류를 싱크하는 전류원;
    상기 전압원 또는 상기 전류원을 선택적으로 인에이블 시키는 인에이블 신호를 생성하는 제어부;
    상기 인에이블 신호에 따라 상기 전압원이 인에이블된 경우, 상기 전송라인 쌍(TX+, TX-) 중 어느 하나의 전송라인에 상기 전압원으로부터 전압을 공급하고 다른 하나의 전송라인에 흐르는 전압을 상기 전압원으로 싱크하며, 상기 전류원이 인에이블된 경우, 상기 전송라인 쌍(TX+, TX-) 중 어느 하나의 전송라인에 상기 전류원으로부터 전류를 공급하고 다른 하나의 전송라인에 흐르는 전류를 상기 전류원으로 싱크하는 전송방향선택블록; 및
    상기 전송라인 쌍(TX+, TX-)을 평형상태로 초기화하는 평형스위치블록을 구비하는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 송신부.
  15. 제14항에 있어서, 상기 전압원은,
    일 단자가 제1전압(VDD1)에 연결되고 다른 일 단자가 상기 전송방향선택블록의 제1단자(n1)에 연결된 제1전압원; 및
    일 단자가 제2전압(VSS1)에 연결되고 다른 일 단자가 상기 전송방향선택블록의 제2단자(n2)에 연결된 제2전압원를 구비하는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 송신부.
  16. 제15항에 있어서, 상기 전류원은,
    일 단자가 제1전압(VDD1)에 연결되고 다른 일 단자가 상기 전송방향선택블록의 제1단자(n1)에 연결된 제1전류원; 및
    일 단자가 제2전압(VSS1)에 연결되고 다른 일 단자가 상기 전송방향선택블록의 제2단자(n2)에 연결된 제2전류원를 구비하는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 송신부.
  17. 제15항 또는 제16항에 있어서,
    상기 제1전압의 전압준위는 상기 제2전압의 전압준위에 비해 상대적으로 높은 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 송신부.
  18. 제14항에 있어서, 상기 전송방향선택블록은,
    일 단자가 상기 전송방향선택블록의 제1단자(n1)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된 제1선택스위치(SW1);
    일 단자가 상기 전송방향선택블록의 제2단자(n2)에 연결되고 다른 일 단자가 제1전송라인(TX+)에 연결된 제2선택스위치(SW2);
    일 단자가 상기 전송방향선택블록의 제1단자(n1)에 연결되고 다른 일 단자가 상기 제1전송라인(TX+)에 연결된 제3선택스위치(SW3); 및
    일 단자가 상기 전송방향선택블록의 제2단자(n2)에 연결되고 다른 일 단자가 상기 제2전송라인(TX-)에 연결된 제4선택스위치(SW4)를 구비하는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 송신부.
  19. 제18항에 있어서,
    상기 제1선택스위치와 상기 제2선택스위치 쌍 그리고 상기 제3선택스위치와 상기 제4선택스위치 쌍은 동시에 턴 온 되거나 턴 오프 되며,
    상기 제1선택스위치와 상기 제2선택스위치 쌍의 턴 온 및 턴 오프 동작은 상기 제3선택스위치와 상기 제4선택스위치 쌍의 턴 온 및 턴 오프 동작과 서로 반대되는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 송신부.
  20. 제14항에 있어서, 상기 평형스위치블록은,
    일 단자가 제1전송라인(TX+)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된 평형스위치(SW5)를 구비하는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 송신부.
  21. 제20항에 있어서, 상기 평형스위치블록은,
    상기 제1전송라인(TX+)과 상기 평형스위치(SW5) 사이 또는 상기 평형스위치(SW5)와 상기 제2전송라인(TX-) 사이에 설치된 저항성분을 더 구비하며,
    상기 저항성분의 값은 가변시킬 수 있는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 송신부.
  22. 제16항에 있어서,
    상기 제1전압원 또는 상기 제1전류원으로부터 상기 전송라인 쌍(TX+, TX-)에 전압 또는 전류를 공급(source)하거나 상기 전송라인 쌍으로부터 전압 또는 전류를 상기 제2전압원 또는 상기 제2전류원에 싱크(sink)하기 이전에 상기 전송라인 쌍(TX+, TX-)에 일정한 크기의 전압 또는 전류를 공급하거나 싱크하는 프리엠퍼시스 회로를 더 구비하는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 송신부.
  23. 제22항에 있어서, 상기 프리엠퍼시스 회로는,
    일 단자가 제3전압(VDD2)에 연결된 제3전압원 및 제3전류원;
    일 단자가 제4전압(VDD3)에 연결된 제4전압원 및 제4전류원;
    일 단자가 제5전압(VSS2)에 연결된 제5전압원 및 제5전류원;
    일 단자가 제6전압(VSS3)에 연결된 제6전압원 및 제6전류원;
    일 단자가 상기 제4전압원 및 제4전류원의 다른 일 단자에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된 제6스위치(SW6);
    일 단자가 상기 제5전압원 및 제5전류원의 다른 일 단자에 연결되고 다른 일 단자가 제1전송라인(TX+)에 연결된 제7스위치(SW7);
    일 단자가 상기 제3전압원 및 제3전류원의 다른 일 단자에 연결되고 다른 일 단자가 제1전송라인(TX+)에 연결된 제8스위치(SW8); 및
    일 단자가 상기 제6전압원 및 제6전류원의 다른 일 단자에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된 제9스위치(SW9);를 구비하는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 송신부.
  24. 제23항에 있어서,
    상기 전송방향선택블록에서 상기 제1전송라인(TX+)에 전압 또는 전류를 공급하고 상기 제2전송라인(TX-)으로부터 전압 또는 전류를 싱크 할 때에는 상기 제8스위치(SW8)가 턴 온 되어 상기 제1전송라인(TX+)에 초기전압 또는 초기전류를 공급하고,
    상기 전송방향선택블록에서 상기 제2전송라인(TX-)에 전압 또는 전류를 공급하고 상기 제1전송라인(TX+)으로부터 전압 또는 전류를 싱크 할 때에는 상기 제6스위치(SW6)가 턴 온 되어 상기 제2전송라인(TX-)에 초기전압 또는 초기전류를 공급하는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 송신부.
  25. 제23항에 있어서,
    상기 전송방향선택블록에서 상기 제1전송라인(TX+)에 전압 또는 전류를 공급하고 상기 제2전송라인(TX-)으로부터 전압 또는 전류를 싱크 할 때에는 상기 제9스위치(SW9)가 턴 온 되어 상기 제2전송라인(TX-)으로부터 초기전압 또는 초기전류를 싱크하고,
    상기 전송방향선택블록에서 상기 제2전송라인(TX-)에 전압 또는 전류를 공급하고 상기 제1전송라인(TX+)으로부터 전압 또는 전류를 싱크 할 때에는 상기 제7스위치(SW7)가 턴 온 되어 상기 제1전송라인(TX+)으로부터 초기전압 또는 초기전류를 싱크하는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 송신부.
  26. 제14항에 있어서,
    상기 전송라인 쌍(TX+, TX-)에 전달되는 데이터의 트랜지션을 감지하는 트랜지션 감지회로; 및
    상기 트랜지션 감지회로에서 데이터의 트랜지션을 감지한 결과에 따라 클럭의 딜레이를 발생시키는 딜레이 회로;를 더 구비하는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 송신부.
  27. 제26항에 있어서, 상기 딜레이 회로는
    상기 트랜지션 감지회로에서 데이터의 트랜지션을 감지한 결과 이전의 두 개 이상의 데이터가 변하지 않고, 현재의 데이터가 상기 이전의 두 개 이상의 데이터와 다른 경우 클럭에 딜레이를 발생시키는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 송신부.
  28. 전송라인 쌍(TX+, TX-)으로부터 전송신호를 수신하는 수신부에 있어서,
    일 단자가 제1전송라인(TX+)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된 종단저항(Rt); 및
    상기 종단저항(Rt)의 양 단자의 전압차이를 증폭하는 차동증폭부를 구비하는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 수신부.
  29. 제28항에 있어서, 상기 종단저항은
    임피던스 매칭 등의 필요에 따라 가변적인 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 수신부.
  30. 제29항에 있어서, 상기 수신부는,
    일 단자가 제1전송라인(TX+)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결되는 전류패스용전류원을 더 구비하고,
    상기 전류패스용전류원은, 데이터의 트랜지션을 감지한 결과, 데이터가 트랜지션없이 일정하게 유지되는 경우 턴 온 되어 상기 종단저항에 흐르는 전류를 감소시키는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 수신부.
  31. 제29항에 있어서, 상기 수신부는,
    일 단자가 제1전송라인(TX+)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된 타이밍조절용스위치; 및
    상기 제1전송라인(TX+)과 상기 타이밍조절용스위치 사이 또는 상기 타이밍조절용스위치와 상기 제2전송라인(TX-) 사이에 설치된 타이밍조절용저항성분을 더 구비하며,
    상기 타이밍조절용스위치는, 데이터의 트랜지션을 감지한 결과, 하나의 데이터가 트랜지션없이 일정하게 유지되는 경우 상기 하나의 데이터의 지속 시간 중 일부 시간에 대해 턴 온 되어 상기 타이밍조절용저항성분이 상기 종단저항(Rt)과 병렬로 연결되도록 하는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 수신부.
  32. 제31항에 있어서, 상기 타이밍조절용스위치는,
    데이터의 타이밍이 틀어지는 것을 방지하기 위한 데이터컨트롤신호가 하이일 때 턴 온 되고 로우일 때 턴 오프 되는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 수신부.
  33. 2개의 전송라인을 통해 데이터를 전송하는 송신부; 및
    상기 송신부와 상기 2개의 전송라인으로 연결된 수신부를 구비하며,
    상기 송신부는 전송하고자 하는 데이터에 따라 상기 2개의 전송라인으로 공급되는 전압 또는 상기 2개의 전송라인으로 흐르는 전류의 방향을 조절하며,
    상기 수신부는 상기 2개의 전송라인으로 공급되는 전압 또는 상기 2개의 전송라인에 흐르는 전류의 방향을 검출하여 상기 데이터를 복원하는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 인터페이스 시스템.
  34. 제33항에 있어서,
    상기 2개의 전송라인 중 하나의 전송라인에 흐르는 전류의 방향은 다른 하나의 전송라인에 흐르는 전류의 방향과 반대되는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 인터페이스 시스템.
  35. 제33항에 있어서,
    상기 2개의 전송라인에 흐르는 전류의 크기는 동일한 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 인터페이스 시스템.
  36. 제33항에 있어서, 상기 송신부는,
    상기 2개의 전송라인 각각에 전압을 공급하거나 상기 2개의 전송라인 각각으로부터 전압을 싱크하는 전압원;
    상기 2개의 전송라인 각각에 에 전류를 공급하거나 상기 2개의 전송라인 각각으로부터 전류를 싱크하는 전류원;
    상기 전압원 또는 상기 전류원을 선택적으로 인에이블 시키는 인에이블 신호를 생성하는 제어부;
    상기 인에이블 신호에 따라 상기 전압원이 인에이블된 경우, 상기 2개의 전송라인 중 어느 하나의 전송라인에 상기 전압원으로부터 전압을 공급하고 다른 하나의 전송라인의 전압을 상기 전압원으로 싱크하며, 상기 전류원이 인에이블된 경우, 상기 2개의 전송라인 중 어느 하나의 전송라인에 상기 전류원으로부터 전류를 공급하고 다른 하나의 전송라인에 흐르는 전류를 상기 전류원으로 싱크하는 전송방향선택블록; 및
    상기 2개의 전송라인을 평형상태로 초기화하는 평형스위치블록을 구비하는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 인터페이스 시스템.
  37. 제36항에 있어서, 상기 송신부는,
    상기 전압원 또는 상기 전류원으로부터 상기 2개의 전송라인에 전압 또는 전류를 공급(source)하거나 상기 2개의 전송라인으로부터 전압 또는 전류를 상기 전압원 또는 상기 전류원에 싱크(sink)하기 이전에 상기 2개의 전송라인에 일정한 크기의 전압 또는 전류를 공급하거나 싱크하는 프리엠퍼시스 회로를 더 구비하는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 인터페이스 시스템.
  38. 제32항에 있어서, 상기 수신부는,
    일 단자가 상기 2개의 전송라인 중 어느 하나의 전송라인에 연결되고 다른 일 단자가 다른 전송라인에 연결된 종단저항을 구비하고,
    상기 2개의 전송라인에 형성된 전압차이 또는 상기 2개의 전송라인을 통해 흐르는 전류에 대응하여 강하되는 상기 종단저항 양 단자사이의 전압차이를 증폭하여 데이터를 복원하는 것을 특징으로 하는 차동전압구동방식과 차동전류구동방식을 선택적으로 적용할 수 있는 인터페이스 시스템.
PCT/KR2009/007194 2008-12-29 2009-12-03 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템 WO2010076978A2 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/142,409 US8842745B2 (en) 2008-12-29 2009-12-03 Transmission unit adopting a differential voltage driving system, transmission unit and receiving unit selectively adopting a differential current driving system, differential voltage driving system, and interface system
CN200980153077.XA CN102282618B (zh) 2008-12-29 2009-12-03 采用差分电压驱动系统的传输单元，可选择性采用差分电流驱动系统，差分电压驱动系统的传输单元和接收单元以及接口系统
JP2011544356A JP5890685B2 (ja) 2008-12-29 2009-12-03 差動電圧駆動方式の送信部、並びに差動電流駆動方式と差動電圧駆動方式を選択的に適用することができる送信部、受信部及びインターフェースシステム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0135785 2008-12-29
KR1020080135785A KR101000289B1 (ko) 2008-12-29 2008-12-29 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템

Publications (2)

Publication Number Publication Date
WO2010076978A2 true WO2010076978A2 (ko) 2010-07-08
WO2010076978A3 WO2010076978A3 (ko) 2010-09-23

Family

ID=42310308

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2009/007194 WO2010076978A2 (ko) 2008-12-29 2009-12-03 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템

Country Status (6)

Country Link
US (1) US8842745B2 (ko)
JP (1) JP5890685B2 (ko)
KR (1) KR101000289B1 (ko)
CN (1) CN102282618B (ko)
TW (1) TWI410056B (ko)
WO (1) WO2010076978A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211810A (zh) * 2018-11-21 2020-05-29 浙江宇视科技有限公司 状态传输方法及装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201120505D0 (en) * 2011-11-29 2012-01-11 Texas Instruments Ltd Power efficient high swing long reach transmitter architecture
JP5792690B2 (ja) * 2012-07-26 2015-10-14 株式会社東芝 差動出力回路および半導体集積回路
JP6295559B2 (ja) * 2013-09-13 2018-03-20 株式会社リコー 信号送信装置、信号受信装置及び信号伝送システム
KR101633471B1 (ko) * 2014-05-22 2016-06-24 전자부품연구원 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법 및 이를 이용하는 드라이버 회로
CN106716859A (zh) * 2014-09-25 2017-05-24 株式会社Ntt都科摩 用户装置和基站
KR20180075083A (ko) * 2016-12-26 2018-07-04 에스케이하이닉스 주식회사 동적 터미네이션 회로, 이를 포함하는 반도체 장치 및 시스템
KR20210129327A (ko) * 2020-04-20 2021-10-28 주식회사 엘엑스세미콘 데이터구동장치 및 이의 구동 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040053228A (ko) * 2001-11-02 2004-06-23 노키아 코포레이션 고속의 디지털 인터페이스들을 위하여 저간섭 시그널링스킴들을 지원하는 다중 모드 입/출력 회로
KR20060052668A (ko) * 2003-09-05 2006-05-19 세이코 엡슨 가부시키가이샤 트랜스미터 회로, 리시버 회로, 인터페이스 회로, 및 전자기기
KR20070008245A (ko) * 2005-07-13 2007-01-17 삼성전자주식회사 저전압 차동 신호 수신기 및 그 종단 저항값 설정 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126974A (en) * 1989-01-20 1992-06-30 Hitachi, Ltd. Sense amplifier for a memory device
DE19919140B4 (de) * 1998-04-29 2011-03-31 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung
US6686772B2 (en) * 2001-11-19 2004-02-03 Broadcom Corporation Voltage mode differential driver and method
JP4097149B2 (ja) * 2004-01-05 2008-06-11 ザインエレクトロニクス株式会社 差動駆動回路およびそれを内蔵する電子機器
JP2006262460A (ja) * 2005-03-17 2006-09-28 Samsung Electronics Co Ltd 低電圧差動信号の送受信システム
KR100588752B1 (ko) * 2005-04-26 2006-06-12 매그나칩 반도체 유한회사 차동 전류 구동 방식의 전송 시스템
JP4578316B2 (ja) * 2005-05-02 2010-11-10 ザインエレクトロニクス株式会社 送信装置
CN100488053C (zh) * 2005-09-05 2009-05-13 中兴通讯股份有限公司 一种低压差分信号驱动器电路
WO2007102135A1 (en) * 2006-03-09 2007-09-13 Nxp B.V. Method and system for adjusting interconnect voltage levels in low power high-speed differential interfaces
TWI333326B (en) 2007-03-26 2010-11-11 Novatek Microelectronics Corp Low differential output voltage circuit
KR100913528B1 (ko) 2008-08-26 2009-08-21 주식회사 실리콘웍스 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040053228A (ko) * 2001-11-02 2004-06-23 노키아 코포레이션 고속의 디지털 인터페이스들을 위하여 저간섭 시그널링스킴들을 지원하는 다중 모드 입/출력 회로
KR20060052668A (ko) * 2003-09-05 2006-05-19 세이코 엡슨 가부시키가이샤 트랜스미터 회로, 리시버 회로, 인터페이스 회로, 및 전자기기
KR20070008245A (ko) * 2005-07-13 2007-01-17 삼성전자주식회사 저전압 차동 신호 수신기 및 그 종단 저항값 설정 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211810A (zh) * 2018-11-21 2020-05-29 浙江宇视科技有限公司 状态传输方法及装置
CN111211810B (zh) * 2018-11-21 2021-12-28 浙江宇视科技有限公司 状态传输方法及装置

Also Published As

Publication number Publication date
KR20100077751A (ko) 2010-07-08
CN102282618A (zh) 2011-12-14
CN102282618B (zh) 2014-04-16
KR101000289B1 (ko) 2010-12-13
JP5890685B2 (ja) 2016-03-30
WO2010076978A3 (ko) 2010-09-23
JP2012514412A (ja) 2012-06-21
TWI410056B (zh) 2013-09-21
TW201031129A (en) 2010-08-16
US20110268202A1 (en) 2011-11-03
US8842745B2 (en) 2014-09-23

Similar Documents

Publication Publication Date Title
WO2010076978A2 (ko) 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템
EP1662734B1 (en) Transmitter circuit, receiver circuit, interface circuit, and electronic device
EP1017196B1 (en) Method and system of data transmission using differential and common mode data signaling
US5485488A (en) Circuit and method for twisted pair current source driver
CN102365820B (zh) 用于差分驱动器的快速共模反馈控制
KR100676289B1 (ko) 데이터 송신장치, 데이터 수신장치, 데이터 송수신장치 및데이터 송수신방법
TWI694718B (zh) 驅動裝置以及其驅動信號產生方法
WO2014007578A1 (ko) 클럭 복원 회로, 데이터 수신 장치, 그리고, 데이터 송수신 시스템
EP2456151B1 (en) Data communication apparatus
EP1662657B1 (en) Receiver circuit, interface circuit and electronic device
KR100688593B1 (ko) 데이타 복원 및 스큐 보상 회로와 데이타 복원 방법
WO2010077037A4 (ko) Ｃｏｇ 애플리케이션을 위한 인터페이스 시스템
KR100913528B1 (ko) 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템
WO2013027898A1 (ko) 저전력 고속의 송수신 장치
JP4344475B2 (ja) ギガボー速度のデータ通信用のｃｍｏｓドライバとオンチップ終端器
US20190334745A1 (en) Fast-settling voltage reference generator for serdes applications
WO2015170845A1 (ko) 저전압 차동 신호 전송기
JPH057230A (ja) 同期データ・インターフエース回路
US6788099B2 (en) System and method for effectively implementing an active termination circuit in an electronic device
US20080315911A1 (en) Receiver circuit
JP4444608B2 (ja) 同時両方向入出力回路
WO2018221780A1 (ko) 동시 스위칭 잡음을 제거하는 송신기 및 이에 있어서 데이터 전송 방법
EP3687127B1 (en) Systems for reducing pattern-dependent inter-symbol interference and related methods
US6122698A (en) Data bus having conducting lines driven at multiple adjustable current levels to transfer multiple-bit data on each conducting line
WO2024080574A1 (ko) 임피던스 캘리브레이션 장치

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980153077.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09836299

Country of ref document: EP

Kind code of ref document: A2

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 13142409

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2011544356

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09836299

Country of ref document: EP

Kind code of ref document: A2