JP2003288061A - 制御信号の生成方法、制御信号生成回路、データ線駆動回路、素子基板、電気光学装置および電子機器 - Google Patents

制御信号の生成方法、制御信号生成回路、データ線駆動回路、素子基板、電気光学装置および電子機器

Info

Publication number
JP2003288061A
JP2003288061A JP2003012347A JP2003012347A JP2003288061A JP 2003288061 A JP2003288061 A JP 2003288061A JP 2003012347 A JP2003012347 A JP 2003012347A JP 2003012347 A JP2003012347 A JP 2003012347A JP 2003288061 A JP2003288061 A JP 2003288061A
Authority
JP
Japan
Prior art keywords
terminal
signal
control signal
circuit
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003012347A
Other languages
English (en)
Other versions
JP2003288061A5 (ja
Inventor
Hayato Nakanishi
早人 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to EP03250356A priority Critical patent/EP1331628A3/en
Priority to KR1020030004077A priority patent/KR100690522B1/ko
Priority to JP2003012347A priority patent/JP2003288061A/ja
Priority to US10/347,704 priority patent/US20030146911A1/en
Priority to CNB031033164A priority patent/CN1291371C/zh
Priority to TW092101372A priority patent/TWI238986B/zh
Publication of JP2003288061A publication Critical patent/JP2003288061A/ja
Publication of JP2003288061A5 publication Critical patent/JP2003288061A5/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 コントラスト比の確保などに必要となる充分
な大きさの電圧をデータ線に供給することができる、制
御信号の生成方法等を提供する。 【解決手段】 データ線駆動回路を、サンプリング信号
線を介して供給されるサンプリング信号の出力を制御す
るシフトレジスタと、第１の端子と第２の端子とを備
え、前記第１の端子と前記第２の端子との間に容量が形
成された容量素子であって、前記サンプリング信号線に
前記第１の端子が接続された容量素子と、画像信号を伝
送する画像信号線と、前記サンプリング信号線を介して
供給される前記第１の端子に供給されるサンプリング信
号に応答して前記第２の端子に接続された出力部から出
力された制御信号により、制御されるスイッチング素子
と、を含み、前記スイッチング素子は、前記制御信号が
供給されて前記スイッチング素子がオン状態となること
により、前記画像信号線に伝送された画像信号を前記ス
イッチング素子を介して前記データ線に送出するように
構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、制御信号の生成方
法、制御信号生成回路、データ線駆動回路、電気光学装
置および電子機器に関する。
【０００２】
【従来の技術】図１２は従来の電気光学装置の一例とし
て示す液晶表示装置の概略的な回路構成である。画像表
示部６０、データ線駆動回路２０、走査線駆動回路１０
が同一基板上に一体的に形成されている。画像表示部６
０は、複数のデータ線Ｈｉ（ｉ＝1〜ｎ）、複数の走査
線Ｖｊ（ｊ＝1〜ｍ）、これらデータ線Ｈｉと走査線Ｖ
ｊとの交差部に対応して配設された、画素トランジスタ
Ｔｒ、画素トランジスタＴｒにより駆動される画素電極
（図示しない）および対向電極、画素電極と対向電極と
の間に挟持された液晶ＬＣなどからなる画素を備える。
【０００３】各画素トランジスタＴｒのソース電極もし
くはドレイン電極の一方は、それぞれ対応するデータ線
Ｈｉに、ゲート電極はそれぞれ対応する走査線Ｖｊに、
ソース電極もしくはドレイン電極の一方は対応する画素
電極に接続する。
【０００４】走査線駆動回路１０は、液晶表示装置の動
作時において、垂直クロック信号ＶＣＫに同期して垂直
スタート信号ＶＳＴを順次転送し、走査線Ｖｊ（ｊ＝1
〜ｍ）を一本ずつ順次選択していく。これにより一水平
走査期間ごとに一行分の画素トランジスタＴｒが選択さ
れる。
【０００５】データ線駆動回路２０は、シフトレジスタ
５０とサンプリング回路７０とを備える。シフトレジス
タ５０は、所定の水平クロック信号ＨＣＫに同期して水
平スタート信号ＨＳＴを順次転送し、サンプリング回路
７０のサンプリングゲートφＨｉ（ｉ＝１〜ｎ）にサン
プリング信号ｈｉ（ｉ＝１〜ｎ）を出力する。
【０００６】サンプリング回路７０に入力されたサンプ
リング信号ｈｉ（ｉ＝１〜ｎ）は、データ線Ｈｉ（ｉ＝
1〜ｎ）の一端に設けられたアナログスイッチASWｉ（ｉ
＝１〜ｎ）を制御し、これにより信号線３０に印加され
た画像信号が選択されてデータ線Ｈｉ（ｉ＝1〜ｎ）に
供給され、この画像信号が画素トランジスタＴｒにより
画素電極に書き込まれる。
【０００７】図１３（ａ）は、以上の構成からなる液晶
表示装置を、いわゆる１Ｈ反転駆動方式により駆動する
場合における、画素トランジスタＴｒのゲート電極の電
位Ｖg、画素電極の電位Ｖp、データ線Ｈｉに供給される
画像信号の電位Ｖidの変化を示すタイミングチャートの
一例である。
【０００８】この図において、Ｖcは画像信号のＶidの
中心電位、Ｖcomは前記対向電極の電位である。また、
Ｔ１は画素トランジスタＴｒのゲート電極の選択期間、
Ｔ２は非選択期間である。画素トランジスタＴｒのゲー
ト電極の選択期間Ｔ１及び非選択期間Ｔ２の和（１フィ
ールド）は、１垂直走査期間に対応する。
【０００９】一方、図１３（ｂ）は、アナログスイッチ
ASWｉのサンプリングパルスＶgs、データ線の電位Ｖd
l、画像信号の電圧Ｖidの時系列的な変化を示すタイミ
ングチャートの一例である。
【００１０】この図において、Ｔ３はサンプリング回路
７０におけるアナログスイッチASW ｉの選択期間、Ｔ４
は非選択期間である。アナログスイッチASWｉの選択期
間Ｔ３及び非選択期間Ｔ４の和は、１水平走査期間に対
応する。アナログスイッチASWｉの選択期間Ｔ３におい
て、データ線の電位は画像信号の電位Ｖidに一致する。
選択期間Ｔ１では、画素トランジスタＴｒが選択され、
選択された画素電極の電位Ｖpはデータ線Ｈｉの電位に
一致する。なお、特許文献１には、サンプリング信号の
オーバーラップを抑制するのに適した制御信号生成回路
について記載されている。
【特許文献１】特開２０００−２４２２３７
【００１１】
【発明が解決しようとする課題】ところで、以上に示し
た液晶表示装置において、要求される充分なコントラス
ト比を確保するためには、アナログスイッチASWｉの選
択期間Ｔ３の間に充分な電位Ｖidをデータ線Ｈｉに供給
しなくてはならず、そのためには、データ線Ｈｉへ電位
Ｖidの書き込み時間を充分に確保する必要がある。
【００１２】しかしながら、最近の画素の高精細化に伴
い、アナログスイッチASWｉのサンプリングレートには
高速化が要求されるようになってきており、データ線Ｈ
ｉへの電位Ｖidの書き込み時間を充分に確保することが
難しくなってきている。また、画素の高精細化によりシ
フトレジスタの段数も増加傾向にあり、シフトレジスタ
についても高速動作が要求され、コントラスト比の確保
のために高電圧でシフトレジスタを高速動作させた場合
には、セルフヒーティングによるオン電流の低下やオフ
電流の増大などに起因する水平解像度やコントラスト比
の低下、ゴーストの発生などの問題を生じることにな
る。
【００１３】一方、駆動トランジスタＴｒの信頼性確保
を目的として、例えば、図１４のタイミングチャートに
示すように、データ線駆動回路２０に供給する電源電圧
を下げる（Ｖｄｄ→Ｖｄｄ１）ことがあるが、電源電圧
の低下はデータ線Ｈｉへの書き込み時間（時定数）の増
大につながり、書き込み期間内にデータ線に画像信号Ｖ
ｉｄを充分に供給することができず、コントラスト比の
確保が難しくなる。
【００１４】本発明はこのような事情に鑑みてなされた
ものであり、コントラスト比の確保などに必要となる充
分な大きさの電圧を供給することができる、制御信号の
生成方法、制御信号生成回路、データ線駆動回路、素子
基板、電気光学装置および電子機器を提供することを目
的とする。
【００１５】
【課題を解決するための手段】上記目的を達成するため
の本発明の第１の制御信号生成方法は、サンプリング信
号線を介して供給されるサンプリング信号に基づいて、
走査線を介して画素に供給される走査信号またはデータ
線を介して画素に供給されるデータ信号の送出を制御す
る制御信号を生成するための制御信号の生成方法であっ
て、第１の端子と第２の端子とを備え、前記第１の端子
と前記第２の端子との間に容量が形成される容量素子の
前記第２の端子の電位を第１の電位に設定した後、前記
第２の端子をフローティング状態とするフローティング
期間を設け、前記フローティング期間内に前記サンプリ
ング信号を前記第１の端子に供給し、前記第１の端子の
電位を第２の電位とすることにより、前記第２の端子の
電位を前記第１の電位と前記第２の電位とから合成され
る第３の電位とする第１のステップを含み、前記第３の
電位に基づいて前記制御信号を生成すること、を特徴と
する。
【００１６】また、本発明の第２の制御信号生成方法
は、上記の制御信号生成方法において、バッファ回路に
前記第２の端子の電位を入力信号として供給することに
より、前記制御信号を出力すること、を特徴とする。
【００１７】また、本発明の第３の制御信号生成方法
は、上記の制御信号生成方法において、実質的に２値の
電圧値を前記制御信号として出力すること、を特徴とす
る。
【００１８】また、本発明の第４の制御信号生成方法
は、上記の制御信号生成方法であって、前記第１の電位
を入力信号として前記バッファ回路に供給することによ
り出力される前記制御信号の電圧値は、前記第３の電位
を入力信号として前記バッファ回路に供給することによ
り出力される前記制御信号の電圧値と異なっているこ
と、を特徴とする。
【００１９】また、本発明の第５の制御信号生成方法
は、上記の制御信号生成方法において、前記第１のステ
ップを行う前に、前記第２の端子を第１のスイッチング
素子を介して第１の電源線することにより前記第２の端
子の電位を前記第１の電位とする第２のステップを、前
記第１のステップの前に行うこと、を特徴とする。
【００２０】また、本発明の第６の制御信号生成方法
は、上記の制御信号生成方法において、前記第１のステ
ップの後に、前記第１のスイッチング素子を介して前記
第１の電源線に接続することにより前記第２の端子の電
位を前記第１の電位に設定する第３のステップをさらに
含むこと、を特徴とする。
【００２１】また、本発明の第７の制御信号生成方法
は、上記の制御信号生成方法において、前記第１のステ
ップの後に、前記第２の端子を第２のスイッチング素子
を介して第２の電源線に接続することにより前記第２の
端子の電位を第４の電位に設定する第４のステップをさ
らに含むこと、を特徴とする。
【００２２】また、本発明の第８の制御信号生成方法
は、上記の制御信号生成方法において、前記第４のステ
ップの後に前記第２のステップをさらに行うこと、を特
徴とする。
【００２３】また、本発明の第９の制御信号生成方法
は、上記の制御信号生成方法において、シフトレジスタ
により、前記サンプリング信号の出力のタイミングの制
御を行うこと、を特徴とする。
【００２４】また、本発明の第１０の制御信号生成方法
は、上記の制御信号生成方法でにおいて、隣接する他の
サンプリング信号線からサンプリング信号によって、前
記第１のスイッチング素子を制御すること、を特徴とす
る。
【００２５】また、本発明の第１１の制御信号生成方法
は、上記の制御信号生成方法において、隣接する他のサ
ンプリング信号線から出力されるサンプリング信号によ
って、前記第２のスイッチング素子を制御すること、を
特徴とする。
【００２６】また、本発明の第１２の制御信号生成方法
は、上記の制御信号生成方法において、前記第１のスイ
ッチング素子及び前記第２のスイッチング素子を制御す
るサンプリング信号を互いに異なるサンプリング信号線
を介して供給すること、を特徴とする。
【００２７】本発明の第１の制御信号生成回路は、サン
プリング信号線を介して供給されるサンプリング信号に
基づいて、走査線を介して画素に供給される走査信号ま
たはデータ線を介して画素に供給されるデータ信号の送
出を制御する制御信号を出力する制御信号生成回路であ
って、第１の端子と第２の端子とを備え、前記第１の端
子と前記第２の端子との間に容量が形成される容量素子
であって、前記サンプリング信号線に前記第１の端子が
接続された容量素子と、前記第２の端子に接続された第
１のスイッチング素子と、を含み、前記サンプリング信
号線を介して供給される前記第１の端子に供給されるサ
ンプリング信号に応答して前記第２の端子に接続された
出力端から電圧信号が出力され、当該電圧信号が前記制
御信号あるいは前記電圧信号が加工されて前記制御信号
として用いられることを特徴とする。
【００２８】また、本発明の第２の制御信号生成回路
は、上記の制御信号生成回路において、前記第２の端子
に接続され、前記第２の端子と第１の電源線との電気的
な接続を制御する第１のスイッチング素子をさらに備え
ていること、を特徴とする。前記第１のスイッチング素
子は、前記サンプリング信号線に隣接するサンプリング
信号を介して供給されるサンプリング信号により制御さ
れることが好ましい。前記第１のスイッチング素子が、
例えば、トランジスタである場合、当該トランジスタの
制御端子は当該隣接するサンプリング信号線に接続され
ていることになる。
【００２９】本発明の第３の制御信号生成回路は、本発
明の第２の制御信号生成回路において、さらに前記第２
の端子と第２の電源線との電気的な接続を制御する第２
のスイッチング素子を備えること、を特徴とする。前記
第１のスイッチング素子及び前記第２のスイッチング素
子は、前記サンプリング信号線の隣接するサンプリング
信号線を介して供給されるサンプリング信号により制御
されていることが好ましい。例えば、前記第１のスイッ
チング素子は、前記サンプリング信号線にサンプリング
信号が供給される前に、オン状態とされ、前記第２のス
イッチング素子は、前記サンプリング信号線にサンプリ
ング信号が供給された後にオン状態となるように構成さ
れていれば、データ線あるいは走査線への信号の送出を
制御するスイッチの制御を、限られた時間で効率良く行
うことができる。
【００３０】また、本発明の第４の制御信号生成回路
は、上記の制御信号生成回路において、前記第１のスイ
ッチング素子は、前記第１の電源線と前記第２の端子と
を電気的に接続することにより前記第２の端子の電位を
所定電位に設定し、前記第１の端子に前記サンプリング
信号が供給されている期間は、前記第１の電源線と前記
第２の端子とを電気的に切断すること、を特徴とする。
つまり、前記サンプリング信号が供給されている期間
は、前記第２の端子をフローティング状態にしているこ
とが望ましい。
【００３１】また、本発明の第５の制御信号生成回路
は、上記の制御信号生成回路において、前記第１のスイ
ッチング素子及び前記第２のスイッチング素子は、前記
第１のスイッチング素子及び前記第２のスイッチング素
子が接続されている前記第２の端子を有する当該容量素
子と異なる容量素子に接続された、サンプリング信号線
に接続されていること、を特徴とする。特に隣接するサ
ンプリング信号線を介して供給されるサンプリング信号
によって制御されることが好ましい。
【００３２】また、本発明の第６の制御信号生成回路
は、上記の制御信号生成回路において、前記容量素子の
前記第２の端子は、バッファ回路に接続されているこ
と、を特徴とする。この制御信号生成回路において、バ
ッファ回路は、前記第２の端子に接続されたインバータ
回路を含んでいることが好ましい。インバータ回路のイ
ンバータ中心の電位をサンプリング信号が供給されるこ
とにより設定される前記第２の端子の電位とサンプリン
グ信号が供給されない期間における前記第２の端子の電
位との間に設定することが好ましい。このように設定す
れば、出力される制御信号の電位が、サンプリング信号
が供給されている期間とサンプリング信号が供給されて
いない期間との間で２値的に駆動することが可能とな
る。
【００３３】また、本発明の第７の制御信号生成回路
は、上記の制御信号生成回路において、前記第１の電源
線の電位は、前記第２の電源線とは異なる電位に設定さ
れていること、を特徴とする。例えば、前記第１の電源
線の電位を、サンプリング信号を供給する前のセット用
の電位に設定し、前記第２の電源線の電位を、サンプリ
ング信号を供給した後のリセット用の電位に設定しても
よい。このような電位の設定に対応させて、前記第１の
スイッチング素子をサンプリング信号を供給する前にオ
ン状態とし、前記第２のスイッチング素子をサンプリン
グ信号を供給した後にオン状態となるように動作させて
もよい。
【００３４】本発明の第１のデータ線駆動回路は、前記
サンプリング信号線の各々に対して設けられた上記の制
御信号生成回路と、前記サンプリング信号の出力のタイ
ミングを制御するシフトレジスタと、前記制御信号生成
回路の出力によって制御される少なくとも１つのスイッ
チング素子と、を備えたこと、を特徴とする。
【００３５】また、本発明の第２のデータ線駆動回路
は、データ線と走査線との交差部に対応して配設された
画素回路に画像信号を前記データ線を介して前記画素回
路に供給するデータ線駆動回路であって、 サンプリン
グ信号線を介して供給されるサンプリング信号の出力を
制御するシフトレジスタと、第１の端子と第２の端子と
を備え、前記第１の端子と前記第２の端子との間に容量
が形成された容量素子であって、前記サンプリング信号
線に前記第１の端子が接続された容量素子と、画像信号
を伝送する画像信号線と、前記サンプリング信号線を介
して供給される前記第１の端子に供給されるサンプリン
グ信号に応答して前記第２の端子に接続された出力部か
ら出力された制御信号により、制御されるスイッチング
素子と、を含み、前記スイッチング素子は、前記制御信
号が供給されて前記スイッチング素子がオン状態となる
ことにより、前記画像信号線に伝送された画像信号を前
記スイッチング素子を介して前記データ線に送出するこ
と、を特徴とする。
【００３６】また、本発明の第３のデータ線駆動回路
は、上記のデータ線駆動回路でにおいて、前記サンプリ
ング信号が前記第１の端子に供給されている期間のみ出
力されることを特徴とする。
【００３７】また、本発明の第４のデータ線駆動回路
は、上記のデータ線駆動回路において、前記出力部は、
前記第２の端子に接続されたバッファ回路を含み、前記
バッファ回路は前記第１の端子に前記サンプリング信号
が供給されている期間における前記第２の端子の電位を
前記バッファ回路の入力とした場合の前記バッファ回路
の出力と、前記サンプリング信号が前記第１の端子に供
給されていない期間における前記第２の端子の電位を前
記バッファ回路の入力 とした場合の前記バッファ回路
の出力と、は互いに異なっていることを特徴とする。こ
のようにバッファ回路の条件を設定することによりデー
タ線に画像信号を送出するためのスイッチング素子をオ
ン状態及びオフ状態のいずれかに制御することができ
る。
【００３８】本発明の第５のデータ線駆動回路は、上記
のデータ線駆動回路におてい前記バッファ回路は、前記
第２の端子に接続されたインバータ回路を含み、前記イ
ンバータ回路のインバータ中心の電位は、前記サンプリ
ング信号が前記第１の端子に供給されている期間の前記
第２の端子の電位と、前記サンプリング信号が前記第１
の端子に供給されていない期間の前記第２の端子の電位
と、の間の電位に設定されていること、を特徴とする。
【００３９】本発明の素子基板は、基板と、前記基板上
に形成された走査線と、前記基板上に形成された画素回
路と、前記走査線を介して走査信号を前記画素回路に供
給する、前記基板上に形成された走査線駆動回路と、上
記のデータ線駆動回路であって、前記基板上に形成され
たデータ線駆動回路と、前記データ線駆動回路から出力
された画像信号を前記画素回路に供給する、前記基板上
に形成されたデータ線と、を備えたことを特徴とする。
また、本発明の電気光学装置は、電気光学素子と、前記
電気光学素子を駆動する画素回路と、走査線と、前記走
査線を介して走査信号を前記画素回路に供給する走査線
駆動回路と、上記のデータ線駆動回路と、前記データ線
駆動回路から出力された画像信号を前記画素回路に供給
するデータ線と、を備えたことを特徴とする。
【００４０】また、本発明の電子機器は、上記の電気光
学装置を備えることを特徴とする。本発明の第８の制御
信号生成回路は、走査線を介して画素に供給される走査
信号またはデータ線を介して画素に供給されるデータ信
号の送出を制御する制御信号を出力する制御信号生成回
路であって、前記制御信号は、信号変換部の第１の端子
及び第２の端子に入力された信号に基づいて生成し、前
記第１の端子には第１のサンプリング信号線が接続さ
れ、前記第１の端子の電圧は前記第１のサンプリング信
号を介して供給される第１のサンプリング信号により制
御され、前記第２の端子の電位は前記第１のサンプリン
グ信号線とは異なる第２のサンプリング信号線を介して
供給される第２のサンプリング信号によって制御される
こと、を特徴とする。このような構成とすることによ
り、前後のサンプリング信号のタイミングが重なった場
合でも、サンプリング回路のスイッチを制御する制御信
号のオーバーラップを低減することができる。前記信号
変換部とは、例えば、容量素子、トランジスタ等を含む
回路などである。
【００４１】
【発明の実施の形態】図１は、本発明の一実施例による
制御信号生成回路を適用した、電気光学装置のデータ線
駆動回路２０の概略構成である。なお、電気光学装置の
他の部分である、走査線駆動回路１０、画像表示部６０
などの構成は、前述と同様であるのでここでは説明を省
略する。
【００４２】データ線駆動回路２０は、シフトレジスタ
５０と、サンプリング回路７０との間に、昇圧回路４０
を備えている。シフトレジスタ５０は、入力される方向
制御信号ＤＸ、クロック信号ＣＫ１，ＣＫ２に基づき、
サンプリング信号線ΦＨｉ（ｉ＝１〜ｎ）に、一水平走
査期間内に順次一定時間間隔でサンプリング信号ｈ
ｉ（ｉ＝１〜ｎ）を出力する。
【００４３】サンプリング信号ｈｉ（ｉ＝１〜ｎ）は、
それぞれ各サンプリング信号線ΦＨ ｉ（ｉ＝１〜ｎ）に
対応して設けられているＮＡＮＤ素子Ｒｉ（ｉ＝１〜
ｎ）の一方の入力端子に供給される。また、ＮＡＮＤ素
子Ｒｉ（ｉ＝１，３，５・・・）のもう一方の入力端子に
は、イネーブル信号ＥＮＢ２が、また、ＮＡＮＤ素子Ｒ
ｉ（ｉ＝２，４，６・・・）のもう一方の入力端子にはイ
ネーブル信号ＥＮＢ１が、それぞれ入力される。
【００４４】各ＮＡＮＤ素子Ｒｉ（ｉ＝１〜ｎ）からの
出力信号は、各ＮＡＮＤ素子Ｒｉに対応して設けられて
いるＮＯＴ素子Ｎｉ（ｉ＝１〜ｎ）により波形整形され
た後、それぞれ端子Ｐｉ，１（ｉ＝１〜ｎ）に出力され
る。ここで端子Ｐｉ，１（ｉ＝１〜ｎ−２）は、セット
トランジスタＴrsｉ（ｉ＝１〜ｎ−２）のゲート電極に
接続する。また、端子Ｐｉ，１（ｉ＝３〜ｎ）は、リセ
ットトランジスタＴrr ｉ（ｉ＝１〜ｎ−２）のゲート電
極に接続する。また、端子Ｐｉ，１（ｉ＝２〜ｎ−１）
は、容量素子Ｃｉ（ｉ＝１〜ｎ−２）の一端に接続す
る。
【００４５】セットトランジスタＴrsｉ（ｉ＝１〜ｎ−
２）のドレイン電極もしくはソース電極の一方は電圧Ｖ
１を供給する電源線に接続され、他方はＰｉ+1，２（ｉ
＝２〜ｎ−１）に接続されている。
【００４６】同様に、リセットトランジスタＴrrｉ（ｉ
＝１〜ｎ−２）のドレイン電極もしくはソース電極の一
方は電圧Ｖ２を供給する電源線に接続され、他方は、Ｐ
ｉ+1 ，２（ｉ＝２〜ｎ−１）に接続されている。
【００４７】端子Ｐｉ，２（ｉ＝２〜ｎ−１）に供給さ
れた信号は、波形成型用のバッファ回路を通過した後、
それぞれ端子Ｐｉ，３（ｉ＝２〜ｎ−１）に供給され、
これらはそれぞれさらにバッファ回路を通過した後、の
制御信号として、サンプリング回路のアナログスイッチ
を構成するトランジスタのゲートに入力される。前記ト
ランジスタが制御信号によりオン状態となることによ
り、画像信号線Ｖidから画像信号が画像表示部６０に設
けられたデータ線に供給される。つまり、サンプリング
信号線に対応して設けられ、第１の端子と第２の端子と
の間に容量が形成される容量素子の前記第１の端子は、
当該サンプリング信号に接続され、前記第２の端子は隣
接するサンプリング信号線によって制御されるトランジ
スタに接続されている。サンプリング信号を供給するタ
イミングから考えれば、サンプリング回路のスイッチを
オン状態とする制御信号は、当該制御信号が供給される
信号線に対応して設けられたサンプリング信号線に供給
されるサンプリング信号と当該サンプリング信号が供給
される直前に供給されたサンプリング信号とにより生成
される。当該サンプリング信号は、次に供給されるスイ
ッチをオン状態とする制御信号を生成する際にも用いら
れる。当該サンプリング信号の次に供給されるサンプリ
ング信号は、サンプリング回路のスイッチをオン状態か
らオフ状態とする信号に使用される。
【００４８】以下、アナログスイッチを構成するトラン
ジスタとしてｎ型のトランジスタを用いた場合につい
て、具体的な動作について図２及び図３を用いて説明す
る。図２（ａ）は、このデータ線駆動回路に含まれる昇
圧回路の容量素子Ｃｉ、セットトランジスタＴrsｉ、リ
セットトランジスタＴrrｉを中心とする回路部分に対応
する等価回路である。一方、図３は、以上に説明したデ
ータ線駆動回路の駆動方法を説明するタイミングチャー
トである。以下、図２および図３を用いて昇圧回路の動
作を説明する。
【００４９】まず、時刻ｔ１〜ｔ２の期間に端子Ｐ
ｉ，１に信号が供給されてセットトランジスタＴrsｉが
オン状態となり、これによりＰi+1,２の電位がＶ１にな
る。時刻ｔ３〜ｔ４の期間では、Ｔrsｉがオフとなり、
容量素子のＰi+1,２側の端子（第１の端子）が電源電位
から切り離され（以下、この状態を「フローティング状
態」と称する）、次に端子Ｐｉ＋１，１（容量素子の第
１の端子）にサンプリング信号が供給される。この時、
容量カップリングによりＰi+1,２の電位はＶ＝Ｖ１＋
（Ｃｉ／（Ｃｉ＋Ｃpar））×（サンプリング期間のＰ
ｉ＋１，１の電位−非サンプリング期間のＰｉ＋１，１
の電位）となる。ここでＣparは、容量素子以外の寄生
容量である。
【００５０】時刻ｔ５〜ｔ６の期間では、端子Ｐ
ｉ＋２，１に信号が供給されてリセットトランジスタＴ
rrｉがオンとなり、これにより電圧Ｖ２が容量素子Ｃｉ
に印加される。従って、Ｖ２をサンプリング回路７０を
構成するアナログスイッチのオフ状態とする信号が出力
できるような電位に設定すれば、非サンプリング時はア
ナログスイッチをオフにする事ができる。
【００５１】以上のようにして結局、端子Ｐｉ＋１，２
の電位は、時間的に図２（ｂ）に示す形状に変化する。
また、端子Ｐｉ＋１，２と端子Ｐｉ＋１，３との間に挿
入されている２段のＮＯＴ素子により構成されるバッフ
ァ回路は、（ｂ）の波形の両肩部分を落とすための回路
であり、端子Ｐｉ＋１，２ の電位が前記バッファ回路
の閾値電圧Ｖｔｈより大である場合にのみ信号を出力す
る。
【００５２】ここでバッファ回路の閾値電圧ＶｔｈをＶ
１より高く設定しているため、結局、このバッファ回路
を通過後の電位、すなわち、端子Ｐｉ＋１，３の電位
は、図２（ｃ）に示すように時間的に変化することにな
る。以上のようにして、シフトレジスタ５０から出力さ
れるサンプリング信号ｈｉが昇圧される。もちろん、閾
値電圧ＶｔｈをＶ１より高く設定していれば、Ｖ１及び
Ｖ２を同一の電位としてもよく、その場合、２つの電源
線Ｖ１及びＶ２を設ける代わりに１つの電源線を設けた
だけでもよい。
【００５３】昇圧されたサンプリング信号は、複数段
（この回路では２段）のＮＯＴ素子で構成されるバッフ
ァ回路（主にインバータで構成される正負判別回路）に
入力され、さらに複数段（ここでは２段）のＮＯＴ素子
で構成される別のバッファ回路を通り昇圧回路の出力信
号ｐｉ（１〜ｎ−１）としてサンプリング回路に供給さ
れる。なお、このようにバッファ回路を多段に設けてい
るのは、走査線やデータ線を駆動するのに充分な大きさ
の信号を得るためである。
【００５４】一般に、フローティング状態でバッファ回
路（正負判別回路）に電圧を供給する場合には、バッフ
ァ回路に充分な電荷を供給することができない。このた
め、通常、バッファ回路の構成要素であるＴＦＴのサイ
ズはなるべく小さくしておく必要があるが、ＴＦＴのサ
イズを小さくすると信頼性が低下する場合がある。しか
しながら、本発明の回路では、非サンプリング期間中に
バッファ回路（正負判別回路）の入力側に中途半端な電
圧をかけることなく完全に電流を断つことができ、信頼
性が確保され、また、消費電力も少なくて済む。
【００５５】以上の説明は、本発明の制御信号生成回路
を電気光学装置のデータ線駆動回路に適用した場合であ
ったが、本発明の制御信号生成回路は、走査線駆動回路
にも適用することができる。
【００５６】図１は昇圧回路４０から出力される一つの
出力信号ｐｉにより複数の画像信号についての電圧Ｖid
をスイッチングする構成であるが、図４に示すように一
つの出力信号ｐｉにより一つのアナログスイッチを制御
する構成としてもよい。
【００５７】サンプリング信号線とアナログスイッチと
の対応は、前述した形態に限られず、一つのサンプリン
グ信号線により全部のアナログスイッチを制御してもよ
い。
【００５８】ところで、以上に説明した制御信号生成回
路は、シフトレジスタから出力される前後のサンプリン
グ信号を利用してサンプリング信号の昇圧を行う構成で
あったが、前後のサンプリング信号を利用しない構成も
考えられる。図５（ａ）にこの場合の回路の一例を示
す。図５（ａ）のＨＣ１〜ＨＣｎのブロックには、例え
ば、図５（ｂ）、または、図５（ｃ）に示す回路が適用
される。ここで図５（ｂ）を適用した場合は、例えば、
図６に示すタイミングチャートに従ってＶｇ１、Ｖｇ２
を入力することサンプリング信号を昇圧する。つまり、
少なくともＶｇがトランジスタＴｒｓをオン状態とする
電圧がとなっている期間に当該トランジスタを介して電
源電圧ＶｄをＶ１として容量素子の一端側のＰｎ２，２
に印加し、トランジスタＴｒｓをオフ状態としＰ
ｎ２，２をフローティングとした後、当該容量素子の他
端側Ｐｎ２， １から電圧を印加することによりＰ
ｎ２，２の電位が昇圧される。次に電源電圧ＶｄをＶ２
に変化させ、この電圧Ｖ２を印加し、Ｐｎ２，２の電位
をＶ２に下げる。Ｐｎ２，２に接続されたバッファ回路
の閾値電圧をＶ１より高く、かつ、容量カップリング後
の電圧より低く設定しておけば、シフトレジスタからサ
ンプリング信号が出力されたサンプリング信号線に対応
するアナログスイッチのみをオン状態とすることが、よ
り確実に実行できる。なお、図６に示した例において、
電源電圧Ｖｄを変化させずに、電源電圧ＶｄをＶ１に固
定してもよい。図５（ｃ）のようにセット用のトランジ
スタＴｒｓ及びリセット用のトランジスタＴｒｒのゲー
ト電極をそれぞれ互いに異なる制御線Ｖｇ１及びＶｇ２
に接続し、セット用のトランジスタＴｒｓの一端をセッ
ト用電源Ｖｄ１に接続し、リセット用のトランジスタＴ
ｒｒの一端をリセット用電源Ｖｄ２に接続した構成とし
てもよい。このような場合、電源電位を変化させる必要
がないので、安定した動作が可能となる。
【００５９】（電子機器）つぎに、前述のデータ線駆動
回路を用いた実施形態について説明する。図８は、本発
明のデータ線駆動回路を適用した電気光学装置のブロッ
ク図である。電気光学装置は、信号源１０００、画像処
理回路１０１０、データ線駆動回路用タイミング制御回
路１０２０、走査線駆動回路用タイミング制御回路１０
３０、データ線駆動回路１１０，走査線駆動回路１２
０、液晶パネル１００を備えている。信号源１０００
は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Acc
ess Memory）、光ディスク装置などのメモリ、テレビ信
号を同調して出力する同調回路及び用いられる全ての回
路の同期を司るクロック発生回路等を含んで構成されて
おり、クロック発生回路からのクロック信号に基づい
て、所定フォーマットの画像信号などの表示情報を画像
処理回１０１０に出力する。画像処理回路１０１０は、
増幅・極性反転回路、相展開回路、ローテーション回
路、ガンマ補正回路、クランプ回路等の周知の各種処理
回路を含んで構成されている。画像処理回路１０１０か
ら出力されるアナログ画像信号はデータ線駆動回路１１
０に入力する。クロック発生回路からのクロック信号に
基づいて入力された表示情報からデジタル信号をデータ
線駆動回路用タイミング制御回路１０３０で順次生成
し、クロック信号と共にデータ線駆動回路１１０に出力
する。データ線駆動回路１１０は、アナログ点順次駆動
を行う。走査線駆動回路用タイミング制御回路１０３０
は、データ線駆動回路用タイミング制御回路１０２０か
らのクロック制御信号に基づいて形成された走査方向の
タイミング信号を走査線駆動回路１２０に出力する。液
晶パネル１００は、走査線駆動回路１１０及びデータ線
駆動回路１２０によって駆動される。
【００６０】このような構成の電子機器として、図９に
示す液晶プロジェクタ、図１０に示すマルチメディア対
応のパーソナルコンピユータ（ＰＣ）及びエンジニアリ
ング・ワークステーション（ＥＷＳ）、あるいは携帯電
話、ワードプロセッサ、テレビ、ビューファインダ型又
はモニタ直視型のビデオテーブレコーダ、電子手帳、電
子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、
タッチパネルを備えた装置などを挙げることができる。
【００６１】図９に示す電子機器の一例たる液晶プロジ
ェクタ１１００は、投射型の液晶プロジェクタであり、
光源１１１０と、ダイクロイックミラー１１１３，１１
１４と、反射ミラー１１１５，１１１６，１１１７と、
入射レンズ１１１８，リレーレンズ１１１９，出射レン
ズ１１２０と、液晶ライトバルブ１１２２，１１２３，
１１２４と、クロスダイクロイックプリズム１１２５
と、投射レンズ１１２６とを備えて構成されている。液
晶ライトバルブ１１２２，１１２３，１１２４は、上述
した駆動回路１００４がＴＦＴアレイ基板上に搭載され
た液晶パネル１０を含む液晶モジュールを３個用意し、
夫々液晶ライトバルブとして用いたものである。また、
光源１１１０はメタルハライド等のランプ１１１１とラ
ンプ１１１１の光を反射するリフレクタ１１１２とから
なる。
【００６２】以上のように構成される液晶プロジェクタ
１１００においては、青色光・緑色光反射のダイクロイ
ックミラー１１１３は、光源１１１０からの白色光束の
うちの赤色光を透過させるとともに、青色光と緑色光と
を反射する。透過した赤色光は反射ミラー１１１７で反
射されて、赤色光用液晶ライトバルブ１１２２に入射さ
れる。一方、ダイクロイックミラー１１１３で反射され
た色光のうち緑色光は緑色光反射のダイクロイックミラ
ー１１１４によって反射され、緑色光用液晶ライトバル
ブ１１２３に入射される。また、青色光は第２のダイク
ロイックミラー１１１４ も透過する。青色光に対して
は、長い光路による光損失を防ぐため、入射レンズ１１
１８、リレーレンズ１１１９、出射レンズ１１２０を含
むリレーレンズ系からなる導光手段１１２１が設けら
れ、これを介して青色光が青色光用液晶ライトバルブ１
１２４に入射される。各ライトバルブにより変調された
３つの色光はクロスダイクロイックプリズム１１２５に
入射する。このプリズムは４つの直角プリズムが貼り合
わされ、その内面に赤光を反射する誘電体多層膜と青光
を反射する誘電体多層膜とが十字状に形成されている。
これらの誘電体多層膜によって３つの色光が合成され
て、カラー画像を表す光が形成される。合成された光
は、投射光学系である投射レンズ１１２６によってスク
リーン１１２７上に投射され、画像が拡大されて表示さ
れる。
【００６３】図１０において、電子機器の他の例たるラ
ップトップ型のパーソナルコンピュータ１２００は、上
述した液晶パネル１０がトップカバーケース内に備えら
れた液晶ディスプレイ１２０６と、ＣＰＵ、メモリ、モ
デム等を収容すると共にキーボード１２０２が組み込ま
れた本体部１２０４とを有する。
【００６４】また、図１１に示すように、液晶を２枚の
透明基板１３０４ａ，１３０４ｂの間に封入し、上述し
た駆動回路１００４ をＴＦＴアレイ基板上に搭載した
液晶装置用基板１３０４ を備え、当該液晶装置用基板
１３０４を構成する２枚の透明基板１３０４ａ，１３０
４ｂの一方に、金属の導電膜が形成されたポリイミドテ
ーブ１３２２にＩＣ チップ１３２４を実装したＴＣＰ
（TapeCarrier Package）１３２０を接続して、電子機
器用の一部品である液晶装置として生産、販売、使用す
ることもできる。
【００６５】以上に説明した電子機器の他にも、液晶テ
レビ、ビューファインダ型またはモニタ直視型のビデオ
テープレコーダ、カーナビゲーション装置、電子手帳、
電卓、ワードプロセッサ、ワークステーション、携帯電
話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装
置等が電子機器の例として挙げられる。
【００６６】以上に説明した電子機器は、前述の本願発
明の電気光学装置を備え、画像の高精細化に伴い、サン
プリング周波数が増大し、アナログスイッチの選択時間
が減少した場合でも、データ線駆動回路に供給する電源
電圧を切り換えることによりアナログ画像信号の相展開
数を軽減することがでる。この結果、アナログ画像信号
の相展開数が減少しても、十分なデータ線への書き込み
を確保でき、相展開数に必要な外部周辺回路が減少す
る。故に、電子機器の小型化、軽量化を図ることができ
る。
【００６７】また、不必要なアナログスイッチASWｉの
ゲート・ソース間電圧を減らすことにより、データ線駆
動回路２０の信頼性を向上させることができる。周辺駆
動回路を内蔵したアクティブマトリクス型の液晶表示装
置の信頼性は、最も動作速度の早いデータ線駆動回路２
０の信頼性が最も厳しいため、データ線駆動回路２０の
信頼性を向上させることは表示装置そのものの信頼性を
向上させることにもなる。従って、液晶表示装置を備え
る電子機器そのものの信頼性を向上させることができ
る。
【００６８】
【発明の効果】本発明によれば、充分な大きさの電圧を
データ線等に供給することができる。
【図面の簡単な説明】
【図１】本発明の一実施例によるデータ線駆動回路の概
略構成を示す図である。
【図２】（ａ）は本発明の一実施例によるデータ線駆動
回路の回路部分に対応させた等価回路を示す図であり、
（ｂ）は（ａ）の端子Ｐｉ＋１，１の電位の時間的な変
化を示す図であり、（ｃ）は（ａ）の端子Ｐｉ＋１，３
の電位の時間的な変化を示す図である。
【図３】本発明のデータ線駆動回路の駆動方法を説明す
るタイミングチャートを示す図である。
【図４】本発明の他の実施例によるデータ線駆動回路の
概略構成を示す図である。
【図５】（ａ）は本発明の制御信号生成回路の一例を示
す概略的な回路図 、（ｂ）（ｃ）はそれぞれ（ａ）の
一部のブロックに適用される回路図である。
【図６】本発明の一実施例による制御信号生成回路の駆
動方法を説明するタイミングチャートを示す図である。
【図７】本発明の一実施例による制御信号生成回路の駆
動方法を説明するタイミングチャートを示す図である。
【図８】本発明のデータ線駆動回路を適用した電気光学
装置のブロック図である。
【図９】本発明の電気光学装置を適用した電子機器の一
例である液晶プロジェクタの構造を説明する図である。
【図１０】本発明の電気光学装置を適用した電子機器の
一例であるパーソナルコンピュータを示す図である。
【図１１】本発明の電気光学装置を適用した電子機器の
一部品である液晶表示装置を示す図である。
【図１２】従来の液晶表示装置の概略的な回路構成を示
す図である。
【図１３】（ａ）および（ｂ）は、従来の液晶表示装置
の駆動方法を説明するタイミングチャートを示す図であ
る。
【図１４】従来の液晶表示装置の駆動方法を説明するタ
イミングチャートを示す図である。
【符号の説明】
Ｃｉ 容量素子 Ｔrsｉ セットトランジスタ Ｔrrｉ リセットトランジスタ ４０ 昇圧回路 ５０ シフトレジスタ ７０ サンプリング回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA16 NA31 NA43 NA51 NC03 NC09 NC12 NC13 NC15 NC16 NC22 NC23 NC34 ND31 ND60 5C006 AA16 AA22 AC21 AF43 AF50 AF51 BB16 BC12 BC13 BC20 BF26 BF27 BF34 BF37 BF46 FA12 FA18 FA54 5C080 AA10 BB05 DD01 DD08 EE29 FF11 JJ02 JJ03 JJ04 JJ06

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 サンプリング信号線を介して供給される
    サンプリング信号に基づいて、走査線を介して画素に供
    給される走査信号またはデータ線を介して画素に供給さ
    れるデータ信号の送出を制御する制御信号を生成するた
    めの制御信号の生成方法であって、 第１の端子と第２の端子とを備え、前記第１の端子と前
    記第２の端子との間に容量が形成される容量素子の前記
    第２の端子の電位を第１の電位に設定した後、前記第２
    の端子をフローティング状態とするフローティング期間
    を設け、 前記フローティング期間内に前記サンプリング信号を前
    記第１の端子に供給し、前記第１の端子の電位を第２の
    電位とすることにより、前記第２の端子の電位を前記第
    １の電位と前記第２の電位とから合成される第３の電位
    とする第１のステップを含み、 前記第３の電位に基づいて前記制御信号を生成するこ
    と、 を特徴とする制御信号の生成方法。
  2. 【請求項２】 請求項１に記載の制御信号の生成方法に
    おいて、 バッファ回路に前記第２の端子の電位を入力信号として
    供給することにより、前記制御信号を出力すること、 を特徴とする制御信号の生成方法。
  3. 【請求項３】 請求項１または２に記載の制御信号の生
    成方法において、 実質的に２値の電圧値を前記制御信号として出力するこ
    と、 を特徴とする制御信号の生成方法。
  4. 【請求項４】 請求項２に記載の制御信号の生成方法に
    おいて、 前記第１の電位を前記バッファ回路の入力信号として前
    記バッファ回路に供給することにより出力される前記制
    御信号の電圧値は、前記第３の電位を前記バッファ回路
    の入力信号として前記バッファ回路に供給することによ
    り出力される前記制御信号の電圧値と異なっているこ
    と、 を特徴とする制御信号の生成方法。
  5. 【請求項５】 請求項１乃至４のいずれかに記載の制御
    信号の生成方法において、 前記第１のステップを行う前に、前記第２の端子を第１
    のスイッチング素子を介して第１の電源線に接続するこ
    とにより前記第２の端子を前記第１の電位に設定する第
    ２のステップを行うこと、 を特徴とする制御信号の生成方法。
  6. 【請求項６】 請求項１乃至５のいずれかに記載の制御
    信号の生成方法において、 前記第１のステップの後に、前記第２の端子を前記第１
    のスイッチング素子を介して前記第１の電源線に接続す
    ることにより前記第２の端子を前記第１の電位に設定す
    る第３のステップをさらに含むこと、 を特徴とする制御信号の生成方法。
  7. 【請求項７】 請求項１乃至５のいずれかに記載の制御
    信号の生成方法において、 前記第１のステップの後に、前記第２の端子を第２のス
    イッチング素子を介して第２の電源線に接続することに
    より前記第２の端子の電位を第４の電位に設定する第４
    のステップをさらに含むこと、 を特徴とする制御信号の生成方法。
  8. 【請求項８】 請求項７に記載の制御信号の生成方法に
    おいて、 前記第４のステップの後に前記第２のステップをさらに
    行うこと、 を特徴とする制御信号の生成方法。
  9. 【請求項９】 請求項１乃至８のいずれかに記載の制御
    信号の生成方法において、 シフトレジスタにより、前記サンプリング信号の出力の
    タイミングの制御を行うこと、 を特徴とする制御信号の生成方法。
  10. 【請求項１０】 請求項５または６に記載の制御信号の
    生成方法において、 隣接する他のサンプリング信号線からサンプリング信号
    によって、前記第１のスイッチング素子を制御するこ
    と、 を特徴とする制御信号の生成方法。
  11. 【請求項１１】 請求項７に記載の制御信号の生成方法
    において、 隣接する他のサンプリング信号線から出力されるサンプ
    リング信号によって、前記第２のスイッチング素子を制
    御すること、 を特徴とする制御信号の生成方法。
  12. 【請求項１２】 請求項９または１０に記載の制御信号
    の生成方法において、 前記第１のスイッチング素子及び前記第２のスイッチン
    グ素子を制御するサンプリング信号を互いに異なるサン
    プリング信号線を介して供給すること、 を特徴とする制御信号の生成方法。
  13. 【請求項１３】 サンプリング信号線を介して供給され
    るサンプリング信号に基づいて、走査線を介して画素に
    供給される走査信号またはデータ線を介して画素に供給
    されるデータ信号の送出を制御する制御信号を出力する
    制御信号生成回路であって、 第１の端子と第２の端子とを備え、前記第１の端子と前
    記第２の端子との間に容量が形成される容量素子であっ
    て、前記サンプリング信号線に前記第１の端子が接続さ
    れた容量素子と、 前記第２の端子に接続された第１のスイッチング素子
    と、を含み、 前記サンプリング信号線を介して供給される前記第１の
    端子に供給されるサンプリング信号に応答して前記第２
    の端子に接続された出力端から電圧信号が出力され、当
    該電圧信号が前記制御信号あるいは前記電圧信号が加工
    されて前記制御信号として用いられること、 を特徴とする制御信号生成回路。
  14. 【請求項１４】請求項１３に記載の制御信号生成回路に
    おいて、 前記第２の端子に接続され、第１の電源線と前記第２の
    端子との電気的な接続を制御する第１のスイッチング素
    子をさらに備えていること、を特徴とする制御信号生成
    回路。
  15. 【請求項１５】 請求項１４に記載の制御信号生成回路
    において、 前記第２の端子に接続された、前記第２の端子と第２の
    電源線との電気的な接続を制御する第２のスイッチング
    素子をさらに備えていること、 を特徴とする制御信号生成回路。
  16. 【請求項１６】 請求項１４に記載の制御信号生成回路
    において、 前記第１のスイッチング素子は、前記第１の電源線と前
    記第２の端子とを電気的に接続することにより前記第２
    の端子の電位を所定電位に設定し、 前記第１の端子に前記サンプリング信号が供給されてい
    る期間は、前記第１の電源線と前記第２の端子とを電気
    的に切断すること、を特徴とする制御信号生成回路。
  17. 【請求項１７】 請求項１５に記載の制御信号生成回路
    において、 前記第１のスイッチング素子及び前記第２のスイッチン
    グ素子は、当該サンプリング信号線とは異なる、隣接す
    るサンプリング信号線を介して供給されるサンプリング
    信号によって制御されること、 を特徴とする制御信号生成回路。
  18. 【請求項１８】 請求項１３乃至１６のいずれかに記載
    の制御信号生成回路において、 前記容量素子の前記第２の端子は、バッファ回路に接続
    されていること、を特徴とする制御信号生成回路。
  19. 【請求項１９】 請求項１５に記載の制御信号生成回路
    において、 前記第１の電源線の電位は、前記第２の電源線の電位と
    は異なる電位に設定されていること、 を特徴とする制御信号生成回路。
  20. 【請求項２０】 前記サンプリング信号線の各々に対し
    て設けられた請求項１３乃至１９のいずれかに記載の制
    御信号生成回路と、 前記サンプリング信号の出力のタイミングを制御するシ
    フトレジスタと、 前記制御信号生成回路の出力によって制御される少なく
    とも１つのスイッチング素子と、を備えたこと、 を特徴とするデータ線駆動回路。
  21. 【請求項２１】 データ線と走査線との交差部に対応し
    て配設された画素回路に画像信号を前記データ線を介し
    て前記画素回路に供給するデータ線駆動回路であって、 サンプリング信号線を介して供給されるサンプリング信
    号の出力を制御するシフトレジスタと、 第１の端子と第２の端子とを備え、前記第１の端子と前
    記第２の端子との間に容量が形成された容量素子であっ
    て、前記サンプリング信号線に前記第１の端子が接続さ
    れた容量素子と、 画像信号を伝送する画像信号線と、 前記サンプリング信号線を介して供給される前記第１の
    端子に供給されるサンプリング信号に応答して前記第２
    の端子に接続された出力部から出力された制御信号によ
    り、制御されるスイッチング素子と、を含み、 前記スイッチング素子は、前記制御信号が供給されて前
    記スイッチング素子がオン状態となることにより、前記
    画像信号線に伝送された画像信号を前記スイッチング素
    子を介して前記データ線に送出すること、を特徴とする
    データ線駆動回路。
  22. 【請求項２２】 請求項２１に記載のデータ線駆動回路
    において、 前記制御信号は、前記サンプリング信号が前記第１の端
    子に供給されている期間のみ出力されること、 を特徴とするデータ線駆動回路。
  23. 【請求項２３】 請求項２１または２２に記載のデータ
    線駆動回路において、 前記出力部は、前記第２の端子に接続されたバッファ回
    路を含み、 前記バッファ回路は前記第１の端子に前記サンプリング
    信号が供給されている期間における前記第２の端子の電
    位を前記バッファ回路の入力とした場合の出力と、 前記サンプリング信号が前記第１の端子に供給されてい
    ない期間における前記第２の端子の電位を前記バッファ
    回路の入力した場合の前記バッファ回路の出力と、は互
    いに異なっていること、 を特徴とするデータ線駆動回路。
  24. 【請求項２４】 請求項２３に記載のデータ線駆動回路
    において、 前記バッファ回路は、前記第２の端子に接続されたイン
    バータ回路を含み、 前記インバータ回路のインバータ中心の電位は、 前記サンプリング信号が前記第１の端子に供給されてい
    る期間の前記第２の端子の電位と、 前記サンプリング信号が前記第１の端子に供給されてい
    ない期間の前記第２の端子の電位と、の間の電位に設定
    されていること、 を特徴とするデータ線駆動回路。
  25. 【請求項２５】 基板と、 前記基板上に形成された走査線と、 前記基板上に形成された画素回路と、 前記走査線を介して走査信号を前記画素回路に供給す
    る、前記基板上に形成された走査線駆動回路と、 請求項２１乃至２４のいずれかに記載のデータ線駆動回
    路であって、前記基板上に形成されたデータ線駆動回路
    と、 前記データ線駆動回路から出力された画像信号を前記画
    素回路に供給する、前記基板上に形成されたデータ線
    と、を備えたこと、 を特徴とする素子基板。
  26. 【請求項２６】電気光学素子と、 前記電気光学素子を駆動する画素回路と、 走査線と、 前記走査線を介して走査信号を前記画素回路に供給する
    走査線駆動回路と、 請求項２１乃至２４のいずれかに記載のデータ線駆動回
    路と、 前記データ線駆動回路から出力された画像信号を前記画
    素回路に供給するデータ線と、を備えたこと、を特徴と
    する電気光学装置。
  27. 【請求項２７】 請求項２６に記載の電気光学装置を備
    えることを特徴とする電子機器。
  28. 【請求項２８】走査線を介して画素に供給される走査信
    号またはデータ線を介して画素に供給されるデータ信号
    の送出を制御する制御信号を出力する制御信号生成回路
    であって、 前記制御信号は、信号変換部の第１の端子及び第２の端
    子に入力された信号に基づいて生成し、 前記第１の端子には第１のサンプリング信号線が接続さ
    れ、前記第１の端子の電圧は前記第１のサンプリング信
    号を介して供給される第１のサンプリング信号により制
    御され、 前記第２の端子の電位は前記第１のサンプリング信号線
    とは異なる第２のサンプリング信号線を介して供給され
    る第２のサンプリング信号によって制御されること、 を特徴とする制御信号生成回路。
JP2003012347A 2002-01-22 2003-01-21 制御信号の生成方法、制御信号生成回路、データ線駆動回路、素子基板、電気光学装置および電子機器 Pending JP2003288061A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP03250356A EP1331628A3 (en) 2002-01-22 2003-01-21 Method of and circuit for driving a pixel
KR1020030004077A KR100690522B1 (ko) 2002-01-22 2003-01-21 제어 신호의 생성 방법, 제어 신호 생성 회로, 데이터선구동 회로, 소자 기판, 전기 광학 장치 및 전자 기기
JP2003012347A JP2003288061A (ja) 2002-01-22 2003-01-21 制御信号の生成方法、制御信号生成回路、データ線駆動回路、素子基板、電気光学装置および電子機器
US10/347,704 US20030146911A1 (en) 2002-01-22 2003-01-22 Method for generating control signal, control-signal generation circuit, data-line driving circuit, element substrate, optoelectronic device, and electronic apparatus
CNB031033164A CN1291371C (zh) 2002-01-22 2003-01-22 控制信号的生成方法及电路等以及电光学装置及电子仪器
TW092101372A TWI238986B (en) 2002-01-22 2003-01-22 Generation method and generation circuit of control signal, driving circuit of data line, device substrate, optoelectronic apparatus and electronic machine

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002013476 2002-01-22
JP2002-13476 2002-01-22
JP2003012347A JP2003288061A (ja) 2002-01-22 2003-01-21 制御信号の生成方法、制御信号生成回路、データ線駆動回路、素子基板、電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
JP2003288061A true JP2003288061A (ja) 2003-10-10
JP2003288061A5 JP2003288061A5 (ja) 2005-10-20

Family

ID=26625603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003012347A Pending JP2003288061A (ja) 2002-01-22 2003-01-21 制御信号の生成方法、制御信号生成回路、データ線駆動回路、素子基板、電気光学装置および電子機器

Country Status (6)

Country Link
US (1) US20030146911A1 (ja)
EP (1) EP1331628A3 (ja)
JP (1) JP2003288061A (ja)
KR (1) KR100690522B1 (ja)
CN (1) CN1291371C (ja)
TW (1) TWI238986B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013017201A (ja) * 2006-06-02 2013-01-24 Semiconductor Energy Lab Co Ltd 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7693916B2 (en) * 2004-01-05 2010-04-06 Microsoft Corporation Correlating process instance data across multiple applications
JP2006058770A (ja) * 2004-08-23 2006-03-02 Toshiba Matsushita Display Technology Co Ltd 表示装置の駆動回路
KR101475298B1 (ko) * 2007-09-21 2014-12-23 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비하는 표시 장치의 구동 방법
TWI496126B (zh) * 2009-05-22 2015-08-11 Innolux Corp 驅動裝置、顯示面板、顯示裝置、以及電子系統
CN104299595B (zh) * 2014-11-06 2016-08-24 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
CN104282288B (zh) 2014-11-07 2016-08-17 京东方科技集团股份有限公司 移位寄存器单元以及使用它的栅极驱动电路和显示设备
US11145268B2 (en) * 2017-04-10 2021-10-12 Sharp Kabushiki Kaisha Active matrix substrate including setting thin film transistor and resetting thin film transistor and display device including same
CN107226020B (zh) * 2017-06-02 2020-05-05 北京经纬恒润科技有限公司 一种内饰灯的控制方法及系统
CN109859698A (zh) * 2018-08-21 2019-06-07 信利半导体有限公司 一种goa驱动电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04179996A (ja) * 1990-11-15 1992-06-26 Toshiba Corp サンプルホールド回路およびこれを用いた液晶ディスプレイ装置
DE69311930T2 (de) * 1992-01-31 1997-11-20 Canon Kk Flüssigkristall-Lichtventil mit aktiver Matrix und Treiberschaltung
US5598180A (en) * 1992-03-05 1997-01-28 Kabushiki Kaisha Toshiba Active matrix type display apparatus
JP3286978B2 (ja) * 1994-11-21 2002-05-27 セイコーエプソン株式会社 液晶駆動装置，液晶表示装置，アナログバッファ及び液晶駆動方法
US5723987A (en) * 1996-06-06 1998-03-03 Intel Corporation Level shifting output buffer with p channel pulldown transistors which are bypassed
JP3359844B2 (ja) * 1996-07-22 2002-12-24 シャープ株式会社 マトリクス型画像表示装置
JP3403027B2 (ja) * 1996-10-18 2003-05-06 キヤノン株式会社 映像水平回路
JP4046811B2 (ja) * 1997-08-29 2008-02-13 ソニー株式会社 液晶表示装置
JPH1185111A (ja) * 1997-09-10 1999-03-30 Sony Corp 液晶表示素子
WO1999028896A1 (fr) * 1997-11-28 1999-06-10 Seiko Epson Corporation Circuit de commande pour dispositif electro-optique, procede de commande du dispositif electro-optique, dispositif electro-optique, et dispositif electronique
US6580411B1 (en) * 1998-04-28 2003-06-17 Sharp Kabushiki Kaisha Latch circuit, shift register circuit and image display device operated with a low consumption of power
JP3248576B2 (ja) * 1998-10-05 2002-01-21 日本電気株式会社 ブースト回路およびブースト方法
US6603456B1 (en) * 1999-02-09 2003-08-05 Kabushiki Kaisha Toshiba Signal amplifier circuit load drive circuit and liquid crystal display device
JP2000310963A (ja) * 1999-02-23 2000-11-07 Seiko Epson Corp 電気光学装置の駆動回路及び電気光学装置並びに電子機器
US6643346B1 (en) * 1999-02-23 2003-11-04 Rockwell Scientific Company Llc Frequency detection circuit for clock recovery
JP3609977B2 (ja) * 1999-07-15 2005-01-12 シャープ株式会社 レベルシフト回路および画像表示装置
US6856307B2 (en) * 2000-02-01 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of driving the same
JP2002196732A (ja) * 2000-04-27 2002-07-12 Toshiba Corp 表示装置、画像制御半導体装置、および表示装置の駆動方法
SG115378A1 (en) * 2000-05-31 2005-10-28 Toshiba Kk Circuit panel and flat-panel display device
JP3866070B2 (ja) * 2000-10-20 2007-01-10 株式会社 日立ディスプレイズ 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013017201A (ja) * 2006-06-02 2013-01-24 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
EP1331628A2 (en) 2003-07-30
KR100690522B1 (ko) 2007-03-09
TWI238986B (en) 2005-09-01
US20030146911A1 (en) 2003-08-07
EP1331628A3 (en) 2005-01-19
CN1434433A (zh) 2003-08-06
CN1291371C (zh) 2006-12-20
KR20030063234A (ko) 2003-07-28
TW200306522A (en) 2003-11-16

Similar Documents

Publication Publication Date Title
US7268756B2 (en) Liquid crystal display device and method of driving a liquid crystal display device
US7193593B2 (en) Liquid crystal display device and method of driving a liquid crystal display device
US10741125B2 (en) Pixel unit and driving method thereof, display panel and driving method thereof, and display apparatus
JP3498570B2 (ja) 電気光学装置の駆動回路及び駆動方法並びに電子機器
JP2002108309A (ja) 電気光学パネルまたはその駆動方法、電気光学装置、および電子機器
JP5023725B2 (ja) 電気光学装置、駆動方法および電子機器
JPH11184434A (ja) 液晶装置及び電子機器
JP2001188519A (ja) 電気光学装置、電気光学装置の駆動回路および駆動方法、電子機器
JP2003288061A (ja) 制御信号の生成方法、制御信号生成回路、データ線駆動回路、素子基板、電気光学装置および電子機器
JPH1165536A (ja) 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置
JP5617152B2 (ja) 電気光学装置、駆動方法および電子機器
TWI351667B (en) Display panel and driving method thereof for liqui
JP2003288062A (ja) 制御信号の生成方法、制御信号生成回路、データ線駆動回路、素子基板、電気光学装置および電子機器
JP3893819B2 (ja) 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器
US10714511B2 (en) Pull-down circuit of gate driving unit and display device
JP3780852B2 (ja) シフトレジスタ、電気光学装置、駆動回路、パルス信号の転送方法および電子機器
JP2002175058A (ja) 液晶表示装置
JPH07333577A (ja) 液晶表示装置
JP3767599B2 (ja) 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置及び電子機器
JP2002207457A (ja) レベル変換回路及び液晶表示装置並びに投写型表示装置
JP2000137205A (ja) 電気光学装置の駆動回路及び電気光学装置
JP2008224987A (ja) 表示駆動装置及びそれを備えた表示装置
JP2008033362A (ja) 電気光学パネルの駆動方法、電気光学装置、および電子機器
JPH08320465A (ja) 液晶表示装置
JP2005099872A (ja) 液晶表示装置、表示装置及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050203

A25B Request for examination refused [due to the absence of examination request for another application deemed to be identical]

Free format text: JAPANESE INTERMEDIATE CODE: A2522

Effective date: 20050215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070731