JP2001022326A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2001022326A JP2001022326A JP11194613A JP19461399A JP2001022326A JP 2001022326 A JP2001022326 A JP 2001022326A JP 11194613 A JP11194613 A JP 11194613A JP 19461399 A JP19461399 A JP 19461399A JP 2001022326 A JP2001022326 A JP 2001022326A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- signal
- state
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 従来の液晶表示装置は、ＴＦＴの高性能化な
どにより、蓄積された液晶駆動電圧の放電がし難くなっ
ている。 【解決手段】 液晶表示装置が、動作状態から非動作状
態に移行したことを、外部からの入力信号４２の有無を
検出する入力信号検出回路４３によって検出し、非動作
状態に移行したとき、ゲートドライバＩＣ１４はゲート
ＯＮ電圧３２を全てのゲート線２に出力して全てのＴＦ
Ｔ４のゲートをオンさせると共に、ＤＣ／ＤＣコンバー
タ１８はソースドライバＩＣ１５を駆動する液晶駆動電
源３４を接地電位に設定して、ソース線３及びソースド
ライバＩＣ１５及び液晶駆動電源３４を通じて、液晶９
及び保持容量１０に蓄積された液晶駆動電圧３５を放電
させるようにしたものである。
どにより、蓄積された液晶駆動電圧の放電がし難くなっ
ている。 【解決手段】 液晶表示装置が、動作状態から非動作状
態に移行したことを、外部からの入力信号４２の有無を
検出する入力信号検出回路４３によって検出し、非動作
状態に移行したとき、ゲートドライバＩＣ１４はゲート
ＯＮ電圧３２を全てのゲート線２に出力して全てのＴＦ
Ｔ４のゲートをオンさせると共に、ＤＣ／ＤＣコンバー
タ１８はソースドライバＩＣ１５を駆動する液晶駆動電
源３４を接地電位に設定して、ソース線３及びソースド
ライバＩＣ１５及び液晶駆動電源３４を通じて、液晶９
及び保持容量１０に蓄積された液晶駆動電圧３５を放電
させるようにしたものである。
Description
【０００１】
【発明の属する技術分野】この発明は、薄膜トランジス
タ（以下、ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉ
ｓｔｏｒという）によるアクティブマトリックス型の液
晶表示装置（以下、ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔ
ａｌ Ｄｉｓｐｌａｙという）に係わるもので、特に動
作から非動作に移る時に表示をクリアさせる方法及びそ
の駆動装置に関する。
タ（以下、ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉ
ｓｔｏｒという）によるアクティブマトリックス型の液
晶表示装置（以下、ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔ
ａｌ Ｄｉｓｐｌａｙという）に係わるもので、特に動
作から非動作に移る時に表示をクリアさせる方法及びそ
の駆動装置に関する。
【０００２】
【従来の技術】従来のＴＦＴ−ＬＣＤの駆動方法につい
て説明する。図５は、従来の液晶表示装置を示す構成図
である。図において、１は液晶パネルで、Ｘ軸方向に平
行に配置された複数のゲート線２と、Ｙ軸方向に平行に
配置された複数のソース線３とを有している。ここで、
２ａ、２ｂ・・・２ｎは個々のゲート線を示し、３ａ、
３ｂ・・・３ｎは個々のソース線を示している。４は複
数のゲート線２と複数のソース線３との各交点に形成さ
れたＴＦＴである。６は、各ＴＦＴ４に対応して設けら
れた画素電極である。８は共通電圧が供給される共通電
極（ＣＯＭ）、９は液晶層、１０は保持容量である。各
画素は、共通電極８と個々の画素電極６との間に挟まれ
た液晶層９と保持容量１０から構成されている。１１は
ＴＦＴ４のゲート電極、１２はＴＦＴ４のソース電極、
１３はＴＦＴ４のドレイン電極であり、各ＴＦＴ４のゲ
ート電極１１は対応するゲート線２に、ソース電極１２
は対応するソース線３に、ドレイン電極１３は対応する
画素の画素電極６に、それぞれ接続されている。
て説明する。図５は、従来の液晶表示装置を示す構成図
である。図において、１は液晶パネルで、Ｘ軸方向に平
行に配置された複数のゲート線２と、Ｙ軸方向に平行に
配置された複数のソース線３とを有している。ここで、
２ａ、２ｂ・・・２ｎは個々のゲート線を示し、３ａ、
３ｂ・・・３ｎは個々のソース線を示している。４は複
数のゲート線２と複数のソース線３との各交点に形成さ
れたＴＦＴである。６は、各ＴＦＴ４に対応して設けら
れた画素電極である。８は共通電圧が供給される共通電
極（ＣＯＭ）、９は液晶層、１０は保持容量である。各
画素は、共通電極８と個々の画素電極６との間に挟まれ
た液晶層９と保持容量１０から構成されている。１１は
ＴＦＴ４のゲート電極、１２はＴＦＴ４のソース電極、
１３はＴＦＴ４のドレイン電極であり、各ＴＦＴ４のゲ
ート電極１１は対応するゲート線２に、ソース電極１２
は対応するソース線３に、ドレイン電極１３は対応する
画素の画素電極６に、それぞれ接続されている。
【０００３】１４はゲート線２に接続され、垂直走査に
伴って、ＴＦＴ４のゲートをオンさせるゲートドライバ
ＩＣ、１５はソース線３に接続され、表示画素データを
液晶駆動電圧に変換するソースドライバＩＣである。１
６はゲートドライバＩＣ１４及びソースドライバＩＣ１
５のタイミングを制御するタイミングコントローラ（Ｔ
ＣＯＮ）である。１７は液晶駆動電圧（Ｖｒｅｆ）を生
成する液晶駆動電圧生成回路、１８はＤＣ／ＤＣコンバ
ータ、２０はタイミングコントローラ１６、液晶駆動電
圧生成回路１７、ＤＣ／ＤＣコンバータ１８によって構
成される制御回路である。２１はタイミングコントロー
ラ１６から出力されるサンプリングクロックであるサン
プリングＣＬＫ、２２はタイミングコントローラ１６か
ら出力される画像表示用のデータ（ＤＡＴＡ）、２３は
タイミングコントローラ１６から出力される出力制御信
号、２４はタイミングコントローラ１６から出力される
シフトクロックであるシフトＣＬＫ、２５はタイミング
コントローラ１６から出力されるシフト開始信号であ
る。
伴って、ＴＦＴ４のゲートをオンさせるゲートドライバ
ＩＣ、１５はソース線３に接続され、表示画素データを
液晶駆動電圧に変換するソースドライバＩＣである。１
６はゲートドライバＩＣ１４及びソースドライバＩＣ１
５のタイミングを制御するタイミングコントローラ（Ｔ
ＣＯＮ）である。１７は液晶駆動電圧（Ｖｒｅｆ）を生
成する液晶駆動電圧生成回路、１８はＤＣ／ＤＣコンバ
ータ、２０はタイミングコントローラ１６、液晶駆動電
圧生成回路１７、ＤＣ／ＤＣコンバータ１８によって構
成される制御回路である。２１はタイミングコントロー
ラ１６から出力されるサンプリングクロックであるサン
プリングＣＬＫ、２２はタイミングコントローラ１６か
ら出力される画像表示用のデータ（ＤＡＴＡ）、２３は
タイミングコントローラ１６から出力される出力制御信
号、２４はタイミングコントローラ１６から出力される
シフトクロックであるシフトＣＬＫ、２５はタイミング
コントローラ１６から出力されるシフト開始信号であ
る。
【０００４】３１はロジック電圧（ＶＤＤＤ）、３２は
ゲートＯＮ電圧（ＶＤＤＧ）、３３はゲートＯＦＦ電圧
（ＶＥＥＧ）、３４は液晶駆動電源（ＶＤＤＡ）で、３
１〜３４はＤＣ／ＤＣコンバータ１８から出力される。
３５は液晶駆動電圧生成回路１７から出力される液晶駆
動電圧（Ｖｒｅｆ）である。３６は接地電位（ＧＮＤ）
である。３７は共通電極８に供給される共通電圧（ＶＣ
ＯＭ）である。４１はＤＣ／ＤＣコンバータ１８に入力
される入力電圧、４２はタイミングコントローラ１６に
入力されるコンピュータ等からの入力信号である。
ゲートＯＮ電圧（ＶＤＤＧ）、３３はゲートＯＦＦ電圧
（ＶＥＥＧ）、３４は液晶駆動電源（ＶＤＤＡ）で、３
１〜３４はＤＣ／ＤＣコンバータ１８から出力される。
３５は液晶駆動電圧生成回路１７から出力される液晶駆
動電圧（Ｖｒｅｆ）である。３６は接地電位（ＧＮＤ）
である。３７は共通電極８に供給される共通電圧（ＶＣ
ＯＭ）である。４１はＤＣ／ＤＣコンバータ１８に入力
される入力電圧、４２はタイミングコントローラ１６に
入力されるコンピュータ等からの入力信号である。
【０００５】図６は、従来の液晶駆動方法を示すタイミ
ング図である。図において、１４、１５、２１〜２５、
３２〜３４は図５におけるものと同一のものである。図
７は、液晶表示装置のＤＣ／ＤＣコンバータを示す構成
図であり、特許第２６５５３２８号公報に開示されたも
のである。図において、１、２、１４、１８、２４、２
５、３２、３３、３６、４１は図５におけるものと同一
のものである。２６はＤＣ／ＤＣコンバータ１８から出
力されるゲートドライバＩＣ１４の出力を全てオンにす
るゲートａｌｌＯＮ（ＲＥＳ）信号である。
ング図である。図において、１４、１５、２１〜２５、
３２〜３４は図５におけるものと同一のものである。図
７は、液晶表示装置のＤＣ／ＤＣコンバータを示す構成
図であり、特許第２６５５３２８号公報に開示されたも
のである。図において、１、２、１４、１８、２４、２
５、３２、３３、３６、４１は図５におけるものと同一
のものである。２６はＤＣ／ＤＣコンバータ１８から出
力されるゲートドライバＩＣ１４の出力を全てオンにす
るゲートａｌｌＯＮ（ＲＥＳ）信号である。
【０００６】次に、従来の液晶駆動装置の動作の概略を
説明する。ソースドライバＩＣ１５は、タイミングコン
トローラ１６から供給されるデータ２２を１ゲート線分
（例えば、ゲート線２ａ分）、サンプリングＣＬＫ２１
によって、サンプリングし、保持する。また、液晶駆動
電圧生成回路１７より、液晶駆動電圧３５が供給されて
いる。ゲート線２ａ分のデータがソースドライバＩＣ１
５に保持された後、タイミングコントローラ１６からの
シフト開始信号２５とシフトＣＬＫ２４によって、ゲー
トドライバＩＣ１４の出力が行われ、ゲート線２ａに接
続されている全てのＴＦＴ４のゲート電極１１に電圧が
印加され、ゲートがオンされる。その直後、タイミング
コントローラ１６によって、全てのソースドライバＩＣ
１５の出力が行われ、全てのソース線３に、先ほどサン
プリングしたデータ２２に応じた液晶駆動電圧３５を供
給し、ゲート電極１１がオンされているゲート線２ａに
接続されたＴＦＴ４のソース電極１２を介して、ドレイ
ン電極１３及び画素電極６に供給し、液晶層９及び保持
容量１０に電圧を蓄積させる。
説明する。ソースドライバＩＣ１５は、タイミングコン
トローラ１６から供給されるデータ２２を１ゲート線分
（例えば、ゲート線２ａ分）、サンプリングＣＬＫ２１
によって、サンプリングし、保持する。また、液晶駆動
電圧生成回路１７より、液晶駆動電圧３５が供給されて
いる。ゲート線２ａ分のデータがソースドライバＩＣ１
５に保持された後、タイミングコントローラ１６からの
シフト開始信号２５とシフトＣＬＫ２４によって、ゲー
トドライバＩＣ１４の出力が行われ、ゲート線２ａに接
続されている全てのＴＦＴ４のゲート電極１１に電圧が
印加され、ゲートがオンされる。その直後、タイミング
コントローラ１６によって、全てのソースドライバＩＣ
１５の出力が行われ、全てのソース線３に、先ほどサン
プリングしたデータ２２に応じた液晶駆動電圧３５を供
給し、ゲート電極１１がオンされているゲート線２ａに
接続されたＴＦＴ４のソース電極１２を介して、ドレイ
ン電極１３及び画素電極６に供給し、液晶層９及び保持
容量１０に電圧を蓄積させる。
【０００７】上記動作の中で、ソースドライバＩＣ１５
がサンプリングしたデータ２２を液晶駆動電圧３５に変
換した後、ソースドライバＩＣ１５はタイミングコント
ローラ１６の制御によって、次のゲート線分（例えば、
ゲート線２ｂ分）のデータ２２のサンプリングを開始す
る。以降、上記動作を繰り返すことにより、コンピュー
タ等、入力信号の表示データを良好に表示する。
がサンプリングしたデータ２２を液晶駆動電圧３５に変
換した後、ソースドライバＩＣ１５はタイミングコント
ローラ１６の制御によって、次のゲート線分（例えば、
ゲート線２ｂ分）のデータ２２のサンプリングを開始す
る。以降、上記動作を繰り返すことにより、コンピュー
タ等、入力信号の表示データを良好に表示する。
【０００８】上記動作を行っているＴＦＴ−ＬＣＤにお
いて、動作を停止する場合、通常、入力電圧４１をオフ
する。入力電圧４１がオフされると、制御回路２０に供
給される電圧が無くなり、ソースドライバＩＣ１５、ゲ
ートドライバＩＣ１４にそれぞれ供給されている信号、
電圧も無くなる。それによって、液晶パネル１のＴＦＴ
４のゲート電極１１はオンされなくなり、液晶層９及び
保持容量１０に蓄積された液晶駆動電圧は、外部放電経
路が無くなる。外部放電経路が無くなったため、蓄積さ
れた液晶駆動電圧は、比較的長時間保持されたままであ
るが、自然放電によって、ゆっくりと減少し、表示画面
は次第にクリアされる。
いて、動作を停止する場合、通常、入力電圧４１をオフ
する。入力電圧４１がオフされると、制御回路２０に供
給される電圧が無くなり、ソースドライバＩＣ１５、ゲ
ートドライバＩＣ１４にそれぞれ供給されている信号、
電圧も無くなる。それによって、液晶パネル１のＴＦＴ
４のゲート電極１１はオンされなくなり、液晶層９及び
保持容量１０に蓄積された液晶駆動電圧は、外部放電経
路が無くなる。外部放電経路が無くなったため、蓄積さ
れた液晶駆動電圧は、比較的長時間保持されたままであ
るが、自然放電によって、ゆっくりと減少し、表示画面
は次第にクリアされる。
【０００９】
【発明が解決しようとする課題】上記のような動作を行
うＴＦＴ−ＬＣＤにおいて、近年、大画面、高精細へと
急速に技術開発が行われている。その結果、画素数の増
加、画素電極の高開口率化、ＴＦＴの高性能化（保持特
性向上）などにより、液晶層９及び保持容量１０の増
加、ＴＦＴリーク電流の減少により、蓄積された液晶駆
動電圧が放電し難くなっている。したがって、電源オフ
時に、蓄積された液晶駆動電圧が自然放電により、放電
するまで時間がかかり、表示ムラとなって見えてしま
う。
うＴＦＴ−ＬＣＤにおいて、近年、大画面、高精細へと
急速に技術開発が行われている。その結果、画素数の増
加、画素電極の高開口率化、ＴＦＴの高性能化（保持特
性向上）などにより、液晶層９及び保持容量１０の増
加、ＴＦＴリーク電流の減少により、蓄積された液晶駆
動電圧が放電し難くなっている。したがって、電源オフ
時に、蓄積された液晶駆動電圧が自然放電により、放電
するまで時間がかかり、表示ムラとなって見えてしま
う。
【００１０】これに対して、例えば図７の特許第２６５
５３２８号公報のように、入力電圧４１が低下したこと
を検知し、蓄積された液晶駆動電圧が放電するまで、電
圧保持回路によって、ゲートドライバＩＣ１４出力を全
てオンにして放電を早めるような特許が出願されてい
る。しかしながら、この方式だけでは、先に述べた高容
量に蓄積された液晶駆動電圧を放電させるには、充分な
放電経路が確保できず、放電に時間がかかる。また、Ｌ
ＣＤモニタ用途などに見られる入力電圧４１は入力され
たままで、入力信号４２のみ遮断された場合には、機能
しないため、表示ムラや、液晶層９に直流電圧が印加さ
れたままとなり、液晶の信頼性低下につながる。
５３２８号公報のように、入力電圧４１が低下したこと
を検知し、蓄積された液晶駆動電圧が放電するまで、電
圧保持回路によって、ゲートドライバＩＣ１４出力を全
てオンにして放電を早めるような特許が出願されてい
る。しかしながら、この方式だけでは、先に述べた高容
量に蓄積された液晶駆動電圧を放電させるには、充分な
放電経路が確保できず、放電に時間がかかる。また、Ｌ
ＣＤモニタ用途などに見られる入力電圧４１は入力され
たままで、入力信号４２のみ遮断された場合には、機能
しないため、表示ムラや、液晶層９に直流電圧が印加さ
れたままとなり、液晶の信頼性低下につながる。
【００１１】この発明は、上記のような課題を解決する
ためになされたものであり、高容量に蓄えられた液晶駆
動電圧を充分早く放電させることができ、また、入力電
圧の低下がなく入力信号のみ遮断される場合でも、蓄え
られた液晶駆動電圧を放電できる液晶表示装置を得るこ
とを目的としている。
ためになされたものであり、高容量に蓄えられた液晶駆
動電圧を充分早く放電させることができ、また、入力電
圧の低下がなく入力信号のみ遮断される場合でも、蓄え
られた液晶駆動電圧を放電できる液晶表示装置を得るこ
とを目的としている。
【００１２】
【課題を解決するための手段】この発明に係わる液晶表
示装置においては、ゲート線とこのゲート線に交差する
ように設けられたソース線から信号が供給されるスイッ
チング素子と、このスイッチング素子に接続された画素
電極と、この画素電極に対向して配置され、画素電極と
の間に液晶を挟持する共通電極を有する画素がマトリク
ス状に設けられた表示パネルと、この液晶パネルのゲー
ト線に、スイッチング素子をオンにする第一の電圧及び
スイッチング素子をオフにする第二の電圧を有する第一
の信号を供給する第一の駆動回路と、液晶パネルのソー
ス線に第二の信号を供給する第二の駆動回路と、外部か
らの入力信号に応じて第一の駆動回路及び第二の駆動回
路に制御信号を供給するタイミングコントローラと、外
部からの入力信号を検出する入力信号検出回路を備え、
入力信号検出回路によって第一の状態から第二の状態へ
の移行が検出されたとき、第一の駆動回路は第一の電圧
をもつ第一の信号を全てのゲート線に出力するものであ
る。
示装置においては、ゲート線とこのゲート線に交差する
ように設けられたソース線から信号が供給されるスイッ
チング素子と、このスイッチング素子に接続された画素
電極と、この画素電極に対向して配置され、画素電極と
の間に液晶を挟持する共通電極を有する画素がマトリク
ス状に設けられた表示パネルと、この液晶パネルのゲー
ト線に、スイッチング素子をオンにする第一の電圧及び
スイッチング素子をオフにする第二の電圧を有する第一
の信号を供給する第一の駆動回路と、液晶パネルのソー
ス線に第二の信号を供給する第二の駆動回路と、外部か
らの入力信号に応じて第一の駆動回路及び第二の駆動回
路に制御信号を供給するタイミングコントローラと、外
部からの入力信号を検出する入力信号検出回路を備え、
入力信号検出回路によって第一の状態から第二の状態へ
の移行が検出されたとき、第一の駆動回路は第一の電圧
をもつ第一の信号を全てのゲート線に出力するものであ
る。
【００１３】また、ゲート線とこのゲート線に交差する
ように設けられたソース線から信号が供給されるスイッ
チング素子と、このスイッチング素子に接続された画素
電極と、この画素電極に対向して配置され、画素電極と
の間に液晶を挟持する共通電極を有する画素がマトリク
ス状に設けられた表示パネルと、この液晶パネルのゲー
ト線に、スイッチング素子をオンにする第一の電圧及び
スイッチング素子をオフにする第二の電圧を有する第一
の信号を供給する第一の駆動回路と、液晶パネルのソー
ス線に第二の信号を供給し、第二の信号を液晶に蓄積さ
せる第二の駆動回路と、外部からの入力信号に応じて第
一の駆動回路及び第二の駆動回路に制御信号を供給する
タイミングコントローラと、外部から入力される電圧を
もとにして第二の駆動回路に第二の駆動回路用駆動電源
を供給するコンバータを備え、第一の状態から第二の状
態に移行したとき、第一の駆動回路は第一の電圧をもつ
第一の信号を全てのゲート線に出力すると共に、コンバ
ータは第二の駆動回路用駆動電源を接地電位に設定し
て、第二の駆動回路及び第二の駆動回路用駆動電源を通
じて、液晶に蓄積された第二の信号を放電させるもので
ある。
ように設けられたソース線から信号が供給されるスイッ
チング素子と、このスイッチング素子に接続された画素
電極と、この画素電極に対向して配置され、画素電極と
の間に液晶を挟持する共通電極を有する画素がマトリク
ス状に設けられた表示パネルと、この液晶パネルのゲー
ト線に、スイッチング素子をオンにする第一の電圧及び
スイッチング素子をオフにする第二の電圧を有する第一
の信号を供給する第一の駆動回路と、液晶パネルのソー
ス線に第二の信号を供給し、第二の信号を液晶に蓄積さ
せる第二の駆動回路と、外部からの入力信号に応じて第
一の駆動回路及び第二の駆動回路に制御信号を供給する
タイミングコントローラと、外部から入力される電圧を
もとにして第二の駆動回路に第二の駆動回路用駆動電源
を供給するコンバータを備え、第一の状態から第二の状
態に移行したとき、第一の駆動回路は第一の電圧をもつ
第一の信号を全てのゲート線に出力すると共に、コンバ
ータは第二の駆動回路用駆動電源を接地電位に設定し
て、第二の駆動回路及び第二の駆動回路用駆動電源を通
じて、液晶に蓄積された第二の信号を放電させるもので
ある。
【００１４】また、コンバータは、外部から入力される
電圧をもとにして共通電極に共通電圧を供給すると共
に、第一の状態から第二の状態に移行したとき、コンバ
ータは、共通電圧を接地電位に設定し、共通電極を通じ
て、液晶に蓄積された第二の信号を放電させるものであ
る。さらに、液晶に蓄積された第二の信号の放電は、第
二の駆動回路の出力回路に設けられた保護ダイオードを
用いて行われるものである。
電圧をもとにして共通電極に共通電圧を供給すると共
に、第一の状態から第二の状態に移行したとき、コンバ
ータは、共通電圧を接地電位に設定し、共通電極を通じ
て、液晶に蓄積された第二の信号を放電させるものであ
る。さらに、液晶に蓄積された第二の信号の放電は、第
二の駆動回路の出力回路に設けられた保護ダイオードを
用いて行われるものである。
【００１５】また、画素電極には、保持容量が接続され
ており、第二の駆動回路は、第二の信号を保持容量に蓄
積させ、保持容量に蓄積された第二の信号は、第一の状
態から第二の状態への移行のとき、第二の駆動回路及び
第二の駆動回路用駆動電源を通じて放電されるものであ
る。また、第一の状態から第二の状態に移行したとき、
第一の電圧は、所定時間後に接地電位にされるものであ
る。
ており、第二の駆動回路は、第二の信号を保持容量に蓄
積させ、保持容量に蓄積された第二の信号は、第一の状
態から第二の状態への移行のとき、第二の駆動回路及び
第二の駆動回路用駆動電源を通じて放電されるものであ
る。また、第一の状態から第二の状態に移行したとき、
第一の電圧は、所定時間後に接地電位にされるものであ
る。
【００１６】加えて、外部からの入力信号を検出する入
力信号検出回路を備え、第一の状態から第二の状態への
移行の検出は、入力信号検出回路によって行われるもの
である。また、入力信号検出回路は、外付けであるもの
である。
力信号検出回路を備え、第一の状態から第二の状態への
移行の検出は、入力信号検出回路によって行われるもの
である。また、入力信号検出回路は、外付けであるもの
である。
【００１７】
【発明の実施の形態】この発明の実施の形態を以下に説
明する。 実施の形態１．図１は、この発明の実施の形態１による
液晶表示装置を示す構成図である。図において、１は液
晶パネルで、Ｘ軸方向に平行に配置された複数のゲート
線２と、Ｙ軸方向に平行に配置された複数のソース線３
とを有している。ここで、２ａ、２ｂ・・・２ｎは個々
のゲート線を示し、３ａ、３ｂ・・・３ｎは個々のソー
ス線を示している。４は複数のゲート線２と複数のソー
ス線３との各交点に形成されたＴＦＴである。６は各Ｔ
ＦＴ４に対応して設けられた画素電極である。８は共通
電圧が供給される共通電極（ＣＯＭ）、９は画素電極６
及び共通電極８によって挟持された液晶層、１０は画素
電極６に接続された保持容量である。各画素は、共通電
極８と個々の画素電極６と、これらの間に挟まれた液晶
層９と保持容量１０から構成され、マトリクス状に配置
されて液晶パネルを構成している。１１はＴＦＴ４のゲ
ート電極、１２はＴＦＴ４のソース電極、１３はＴＦＴ
４のドレイン電極であり、各ＴＦＴ４のゲート電極１１
は対応するゲート線２に、ソース電極１２は対応するソ
ース線３に、ドレイン電極１３は対応する画素の画素電
極６に、それぞれ接続されている。
明する。 実施の形態１．図１は、この発明の実施の形態１による
液晶表示装置を示す構成図である。図において、１は液
晶パネルで、Ｘ軸方向に平行に配置された複数のゲート
線２と、Ｙ軸方向に平行に配置された複数のソース線３
とを有している。ここで、２ａ、２ｂ・・・２ｎは個々
のゲート線を示し、３ａ、３ｂ・・・３ｎは個々のソー
ス線を示している。４は複数のゲート線２と複数のソー
ス線３との各交点に形成されたＴＦＴである。６は各Ｔ
ＦＴ４に対応して設けられた画素電極である。８は共通
電圧が供給される共通電極（ＣＯＭ）、９は画素電極６
及び共通電極８によって挟持された液晶層、１０は画素
電極６に接続された保持容量である。各画素は、共通電
極８と個々の画素電極６と、これらの間に挟まれた液晶
層９と保持容量１０から構成され、マトリクス状に配置
されて液晶パネルを構成している。１１はＴＦＴ４のゲ
ート電極、１２はＴＦＴ４のソース電極、１３はＴＦＴ
４のドレイン電極であり、各ＴＦＴ４のゲート電極１１
は対応するゲート線２に、ソース電極１２は対応するソ
ース線３に、ドレイン電極１３は対応する画素の画素電
極６に、それぞれ接続されている。
【００１８】１４はゲート線２に接続され、垂直走査に
伴って、ＴＦＴ４のゲートをオンさせる第一の駆動回路
であるゲートドライバＩＣ、１４ａはゲートドライバＩ
Ｃ１４の出力回路であるゲートドライバＩＣ出力回路
で、シフトレジスタ／レベルシフタと共にゲートドライ
バＩＣ１４を構成する。１５はソース線３に接続され、
表示画素データを液晶駆動電圧（第二の信号）に変換す
る第二の駆動回路であるソースドライバＩＣ、１５ａは
ソースドライバＩＣ１５の出力回路であるソースドライ
バＩＣ出力回路、１５ｂは接地電位と液晶駆動電源３４
に接続されているソースドライバＩＣ１５の出力保護回
路であるソースドライバＩＣ出力保護ダイオードであ
る。１６は外部からの入力信号４２をもとに、ゲートド
ライバＩＣ１４及びソースドライバＩＣ１５のタイミン
グを制御するタイミングコントローラ（ＴＣＯＮ）であ
る。１７は液晶駆動電圧（Ｖｒｅｆ）を生成する液晶駆
動電圧生成回路、１８は外部からの入力電圧に基づいて
種々の電圧を出力するＤＣ／ＤＣコンバータ、２０はタ
イミングコントローラ１６、液晶駆動電圧生成回路１
７、ＤＣ／ＤＣコンバータ１８によって構成される制御
回路である。
伴って、ＴＦＴ４のゲートをオンさせる第一の駆動回路
であるゲートドライバＩＣ、１４ａはゲートドライバＩ
Ｃ１４の出力回路であるゲートドライバＩＣ出力回路
で、シフトレジスタ／レベルシフタと共にゲートドライ
バＩＣ１４を構成する。１５はソース線３に接続され、
表示画素データを液晶駆動電圧（第二の信号）に変換す
る第二の駆動回路であるソースドライバＩＣ、１５ａは
ソースドライバＩＣ１５の出力回路であるソースドライ
バＩＣ出力回路、１５ｂは接地電位と液晶駆動電源３４
に接続されているソースドライバＩＣ１５の出力保護回
路であるソースドライバＩＣ出力保護ダイオードであ
る。１６は外部からの入力信号４２をもとに、ゲートド
ライバＩＣ１４及びソースドライバＩＣ１５のタイミン
グを制御するタイミングコントローラ（ＴＣＯＮ）であ
る。１７は液晶駆動電圧（Ｖｒｅｆ）を生成する液晶駆
動電圧生成回路、１８は外部からの入力電圧に基づいて
種々の電圧を出力するＤＣ／ＤＣコンバータ、２０はタ
イミングコントローラ１６、液晶駆動電圧生成回路１
７、ＤＣ／ＤＣコンバータ１８によって構成される制御
回路である。
【００１９】３１はロジック電圧（ＶＤＤＤ）、３２は
ＴＦＴ４のゲートをオンさせる第一の電圧であるゲート
ＯＮ電圧（ＶＤＤＧ）、３３はＴＦＴ４のゲートをオフ
させる第二の電圧であるゲートＯＦＦ電圧（ＶＥＥ
Ｇ）、３４はソースドライバＩＣ１５を駆動する電源す
なわち第二の駆動回路用駆動電源である液晶駆動電源
（ＶＤＤＡ）で、３１〜３４はＤＣ／ＤＣコンバータ１
８から出力される。３６は接地電位（ＧＮＤ）である。
３７は共通電極８に供給される共通電圧（ＶＣＯＭ）で
ある。４１はＤＣ／ＤＣコンバータ１８に入力される外
部からの入力電圧、４２はタイミングコントローラ１６
に入力されるコンピュータ等外部からの入力信号であ
る。４３は制御回路２０に設けられ、入力信号４２の検
出を行う入力信号検出回路、４４は入力信号検出回路の
出力である電源制御信号である。なお、液晶パネル１の
構成は、図５におけるものと同じであり、液晶表示装置
が第一の状態のとき、画像を表示し、第二の状態のと
き、画像を表示しない。
ＴＦＴ４のゲートをオンさせる第一の電圧であるゲート
ＯＮ電圧（ＶＤＤＧ）、３３はＴＦＴ４のゲートをオフ
させる第二の電圧であるゲートＯＦＦ電圧（ＶＥＥ
Ｇ）、３４はソースドライバＩＣ１５を駆動する電源す
なわち第二の駆動回路用駆動電源である液晶駆動電源
（ＶＤＤＡ）で、３１〜３４はＤＣ／ＤＣコンバータ１
８から出力される。３６は接地電位（ＧＮＤ）である。
３７は共通電極８に供給される共通電圧（ＶＣＯＭ）で
ある。４１はＤＣ／ＤＣコンバータ１８に入力される外
部からの入力電圧、４２はタイミングコントローラ１６
に入力されるコンピュータ等外部からの入力信号であ
る。４３は制御回路２０に設けられ、入力信号４２の検
出を行う入力信号検出回路、４４は入力信号検出回路の
出力である電源制御信号である。なお、液晶パネル１の
構成は、図５におけるものと同じであり、液晶表示装置
が第一の状態のとき、画像を表示し、第二の状態のと
き、画像を表示しない。
【００２０】図２は、この発明の実施の形態１による液
晶表示装置のＤＣ／ＤＣコンバータを示す構成図であ
る。図において、１、２、３、１４、１５、１８、３１
〜３４、３６、３７、４１、４４は図１におけるものと
同一のものである。１８ａはＤＣ／ＤＣコンバータ１８
の出力を切り替えるＤＣ／ＤＣコンバータ出力切り替え
回路であり、電源回路、制御部、タイマ回路と共にＤＣ
／ＤＣコンバータ１８を構成している。２４はタイミン
グコントローラ１６から出力されるシフトクロックであ
るシフトＣＬＫ、２５はタイミングコントローラ１６か
ら出力されるシフト開始信号である。図３は、この発明
の実施の形態１による液晶駆動方法を示すタイミング図
であり、信号遮断時の動作シーケンスを示している。図
において、１４、３１〜３４、３６、３７、４１〜４４
は図１におけるものと同一のものである。
晶表示装置のＤＣ／ＤＣコンバータを示す構成図であ
る。図において、１、２、３、１４、１５、１８、３１
〜３４、３６、３７、４１、４４は図１におけるものと
同一のものである。１８ａはＤＣ／ＤＣコンバータ１８
の出力を切り替えるＤＣ／ＤＣコンバータ出力切り替え
回路であり、電源回路、制御部、タイマ回路と共にＤＣ
／ＤＣコンバータ１８を構成している。２４はタイミン
グコントローラ１６から出力されるシフトクロックであ
るシフトＣＬＫ、２５はタイミングコントローラ１６か
ら出力されるシフト開始信号である。図３は、この発明
の実施の形態１による液晶駆動方法を示すタイミング図
であり、信号遮断時の動作シーケンスを示している。図
において、１４、３１〜３４、３６、３７、４１〜４４
は図１におけるものと同一のものである。
【００２１】次に、動作について説明する。制御回路２
０上に、入力信号４２の有無を検出する入力信号検出回
路４３を設け、その出力信号である電源制御信号４４を
ＤＣ／ＤＣコンバータ１８及びゲートドライバＩＣ１４
に送る。入力信号４２が無くなると、入力信号検出回路
４３にて検知し、電源制御信号４４をＬＯＷにする。入
力信号検出回路４３は、ロジックにて構成可能であり、
例えばタイミングコントローラ１６の内部に配置するこ
とにより、回路を小型にすることも可能である。また、
ロジック信号により制御可能なため、入力信号検出回路
４３を無くし、直接コンピュータ等の入力信号４２に電
源制御信号４４を設けて、コンピュータなどの信号源か
ら、ＤＣ／ＤＣコンバータ１８の出力を制御することも
可能である。
０上に、入力信号４２の有無を検出する入力信号検出回
路４３を設け、その出力信号である電源制御信号４４を
ＤＣ／ＤＣコンバータ１８及びゲートドライバＩＣ１４
に送る。入力信号４２が無くなると、入力信号検出回路
４３にて検知し、電源制御信号４４をＬＯＷにする。入
力信号検出回路４３は、ロジックにて構成可能であり、
例えばタイミングコントローラ１６の内部に配置するこ
とにより、回路を小型にすることも可能である。また、
ロジック信号により制御可能なため、入力信号検出回路
４３を無くし、直接コンピュータ等の入力信号４２に電
源制御信号４４を設けて、コンピュータなどの信号源か
ら、ＤＣ／ＤＣコンバータ１８の出力を制御することも
可能である。
【００２２】電源制御信号４４がＬＯＷになると、ＤＣ
／ＤＣコンバータ１８は液晶駆動電源３４、共通電圧
（ＶＣＯＭ）３７、ゲートＯＦＦ電圧（ＶＥＥＧ）３３
を出力切り替え回路１８ａによって、確実に接地電位に
接続する。図２では、アナログスイッチによる切り替え
を表示したが、接地電位にする方法は、例えば、数十ｋ
Ω以上の放電抵抗を各々の電圧出力部とＧＮＤ間に入れ
る方法や、トランジスタを用いて、各電圧出力部を接地
電位に切り替える方法などでも良い。電源制御信号４４
は、ゲートドライバＩＣ１４の出力オールＯＮ機能端子
（図７では、ゲートａｌｌＯＮ（ＲＥＳ）信号２６が入
力される端子）にも接続されるようになっており、電源
制御信号４４のＬＯＷで、ゲートドライバＩＣ１４の全
ての出力が、ゲートＯＮ電圧（ＶＤＤＧ）３２になるよ
うになっている。ここで、出力オールＯＮ機能端子のロ
ジックは、Ｈｉｇｈアクティブでも良い。ゲートドライ
バＩＣ１４の出力を全てゲートＯＮ電圧３２にすること
と、その機能を動作させるため、ロジック電圧（ＶＤＤ
Ｄ）３１はＤＣ／ＤＣコンバータ１８のタイマ回路など
の制御によって、立ち下げない。ゲートドライバＩＣ１
４の全ての出力が、ゲートＯＮ電圧３２になると、液晶
パネル１に配置されたゲート線２を経由して、ＴＦＴ４
のゲート電極１１が全てオンされる。全てのゲート電極
１１がオンされると、全ての画素電極６は、ＴＦＴ４を
経由して、ソース線３に接続される。
／ＤＣコンバータ１８は液晶駆動電源３４、共通電圧
（ＶＣＯＭ）３７、ゲートＯＦＦ電圧（ＶＥＥＧ）３３
を出力切り替え回路１８ａによって、確実に接地電位に
接続する。図２では、アナログスイッチによる切り替え
を表示したが、接地電位にする方法は、例えば、数十ｋ
Ω以上の放電抵抗を各々の電圧出力部とＧＮＤ間に入れ
る方法や、トランジスタを用いて、各電圧出力部を接地
電位に切り替える方法などでも良い。電源制御信号４４
は、ゲートドライバＩＣ１４の出力オールＯＮ機能端子
（図７では、ゲートａｌｌＯＮ（ＲＥＳ）信号２６が入
力される端子）にも接続されるようになっており、電源
制御信号４４のＬＯＷで、ゲートドライバＩＣ１４の全
ての出力が、ゲートＯＮ電圧（ＶＤＤＧ）３２になるよ
うになっている。ここで、出力オールＯＮ機能端子のロ
ジックは、Ｈｉｇｈアクティブでも良い。ゲートドライ
バＩＣ１４の出力を全てゲートＯＮ電圧３２にすること
と、その機能を動作させるため、ロジック電圧（ＶＤＤ
Ｄ）３１はＤＣ／ＤＣコンバータ１８のタイマ回路など
の制御によって、立ち下げない。ゲートドライバＩＣ１
４の全ての出力が、ゲートＯＮ電圧３２になると、液晶
パネル１に配置されたゲート線２を経由して、ＴＦＴ４
のゲート電極１１が全てオンされる。全てのゲート電極
１１がオンされると、全ての画素電極６は、ＴＦＴ４を
経由して、ソース線３に接続される。
【００２３】ソースドライバＩＣ１５の出力部には、通
常静電気対策のため、ソースドライバＩＣ出力保護ダイ
オード１５ｂが配置されている。液晶駆動電源３４がオ
フされると、通常ソースドライバＩＣ１５の出力部は、
ハイインピーダンスになるが、この発明では、先に述べ
たように、液晶駆動電源３４は接地電位に確実に接続さ
れているため、ソースドライバＩＣ出力保護ダイオード
１５ｂが順方向となり、ソースドライバＩＣ１５の出力
部は、ソースドライバＩＣ出力保護ダイオード１５ｂを
経由して接地電位となる。
常静電気対策のため、ソースドライバＩＣ出力保護ダイ
オード１５ｂが配置されている。液晶駆動電源３４がオ
フされると、通常ソースドライバＩＣ１５の出力部は、
ハイインピーダンスになるが、この発明では、先に述べ
たように、液晶駆動電源３４は接地電位に確実に接続さ
れているため、ソースドライバＩＣ出力保護ダイオード
１５ｂが順方向となり、ソースドライバＩＣ１５の出力
部は、ソースドライバＩＣ出力保護ダイオード１５ｂを
経由して接地電位となる。
【００２４】上記のように放電経路が確保され、液晶層
９及び保持容量１０に蓄積された液晶駆動電圧は、ＴＦ
Ｔ４→ソース線３→ソースドライバＩＣ出力保護ダイオ
ード１５ｂ→液晶駆動電源３４（但し、接地電位）のよ
うに放電される。また、放電時間ｔ後、ゲートＯＮ電圧
３２及びロジック電圧（ＶＤＤＤ）３１を立ち下げるこ
とにより、液晶層９及び保持容量１０に蓄積された液晶
駆動電圧を速やかに放電することが可能となる。ゲート
ＯＮ電圧３２、ロジック電圧３１の立ち下げは、ＤＣ／
ＤＣコンバータ１８のタイマを使用して放電時間ｔを考
慮してオフし、液晶駆動電源３４などと同様に出力部に
放電抵抗や、トランジスタ、アナログスイッチを設け
て、速やかに接地電位とする。
９及び保持容量１０に蓄積された液晶駆動電圧は、ＴＦ
Ｔ４→ソース線３→ソースドライバＩＣ出力保護ダイオ
ード１５ｂ→液晶駆動電源３４（但し、接地電位）のよ
うに放電される。また、放電時間ｔ後、ゲートＯＮ電圧
３２及びロジック電圧（ＶＤＤＤ）３１を立ち下げるこ
とにより、液晶層９及び保持容量１０に蓄積された液晶
駆動電圧を速やかに放電することが可能となる。ゲート
ＯＮ電圧３２、ロジック電圧３１の立ち下げは、ＤＣ／
ＤＣコンバータ１８のタイマを使用して放電時間ｔを考
慮してオフし、液晶駆動電源３４などと同様に出力部に
放電抵抗や、トランジスタ、アナログスイッチを設け
て、速やかに接地電位とする。
【００２５】実施の形態２．図４は、この発明の実施の
形態２による液晶表示装置のＤＣ／ＤＣコンバータを示
す構成図である。図において、１８、３４、３６、３７
は図１におけるものと同一のものである。４５は共通電
圧３７を保護するように接続されたダイオードである。
共通電圧３７にソースドライバＩＣ出力保護ダイオード
１５ｂと同様に、ダイオード４５を挿入し、その電源を
液晶駆動電源３４から供給するようにする。それによっ
て、実施の形態１の動作の中で、液晶駆動電源３４を接
地電位にする制御を行うことにより、必然的に、共通電
圧３７は、ダイオード４５を経由して接地電位にするこ
とができ、回路を簡略化できると共に、液晶層９及び保
持容量１０に蓄えられた液晶駆動電圧を、共通電極８を
経由して放電することも可能となり、放電時間ｔをさら
に短くすることもできる。
形態２による液晶表示装置のＤＣ／ＤＣコンバータを示
す構成図である。図において、１８、３４、３６、３７
は図１におけるものと同一のものである。４５は共通電
圧３７を保護するように接続されたダイオードである。
共通電圧３７にソースドライバＩＣ出力保護ダイオード
１５ｂと同様に、ダイオード４５を挿入し、その電源を
液晶駆動電源３４から供給するようにする。それによっ
て、実施の形態１の動作の中で、液晶駆動電源３４を接
地電位にする制御を行うことにより、必然的に、共通電
圧３７は、ダイオード４５を経由して接地電位にするこ
とができ、回路を簡略化できると共に、液晶層９及び保
持容量１０に蓄えられた液晶駆動電圧を、共通電極８を
経由して放電することも可能となり、放電時間ｔをさら
に短くすることもできる。
【００２６】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。ゲート
線とこのゲート線に交差するように設けられたソース線
から信号が供給されるスイッチング素子と、このスイッ
チング素子に接続された画素電極と、この画素電極に対
向して配置され、画素電極との間に液晶を挟持する共通
電極を有する画素がマトリクス状に設けられた表示パネ
ルと、この液晶パネルのゲート線に、スイッチング素子
をオンにする第一の電圧及びスイッチング素子をオフに
する第二の電圧を有する第一の信号を供給する第一の駆
動回路と、液晶パネルのソース線に第二の信号を供給す
る第二の駆動回路と、外部からの入力信号に応じて第一
の駆動回路及び第二の駆動回路に制御信号を供給するタ
イミングコントローラと、外部からの入力信号を検出す
る入力信号検出回路を備え、入力信号検出回路によって
第一の状態から第二の状態への移行が検出されたとき、
第一の駆動回路は第一の電圧をもつ第一の信号を全ての
ゲート線に出力するので、外部からの入力信号の検出に
よって、液晶パネルに蓄積されている電荷を放電させる
ことができる。
れているので、以下に示すような効果を奏する。ゲート
線とこのゲート線に交差するように設けられたソース線
から信号が供給されるスイッチング素子と、このスイッ
チング素子に接続された画素電極と、この画素電極に対
向して配置され、画素電極との間に液晶を挟持する共通
電極を有する画素がマトリクス状に設けられた表示パネ
ルと、この液晶パネルのゲート線に、スイッチング素子
をオンにする第一の電圧及びスイッチング素子をオフに
する第二の電圧を有する第一の信号を供給する第一の駆
動回路と、液晶パネルのソース線に第二の信号を供給す
る第二の駆動回路と、外部からの入力信号に応じて第一
の駆動回路及び第二の駆動回路に制御信号を供給するタ
イミングコントローラと、外部からの入力信号を検出す
る入力信号検出回路を備え、入力信号検出回路によって
第一の状態から第二の状態への移行が検出されたとき、
第一の駆動回路は第一の電圧をもつ第一の信号を全ての
ゲート線に出力するので、外部からの入力信号の検出に
よって、液晶パネルに蓄積されている電荷を放電させる
ことができる。
【００２７】また、ゲート線とこのゲート線に交差する
ように設けられたソース線から信号が供給されるスイッ
チング素子と、このスイッチング素子に接続された画素
電極と、この画素電極に対向して配置され、画素電極と
の間に液晶を挟持する共通電極を有する画素がマトリク
ス状に設けられた表示パネルと、この液晶パネルのゲー
ト線に、スイッチング素子をオンにする第一の電圧及び
スイッチング素子をオフにする第二の電圧を有する第一
の信号を供給する第一の駆動回路と、液晶パネルのソー
ス線に第二の信号を供給し、第二の信号を液晶に蓄積さ
せる第二の駆動回路と、外部からの入力信号に応じて第
一の駆動回路及び第二の駆動回路に制御信号を供給する
タイミングコントローラと、外部から入力される電圧を
もとにして第二の駆動回路に第二の駆動回路用駆動電源
を供給するコンバータを備え、第一の状態から第二の状
態に移行したとき、第一の駆動回路は第一の電圧をもつ
第一の信号を全てのゲート線に出力すると共に、コンバ
ータは第二の駆動回路用駆動電源を接地電位に設定し
て、第二の駆動回路及び第二の駆動回路用駆動電源を通
じて、液晶に蓄積された第二の信号を放電させるので、
第二の状態に移行したとき、速やかな第二の信号を放電
を行うことができる。
ように設けられたソース線から信号が供給されるスイッ
チング素子と、このスイッチング素子に接続された画素
電極と、この画素電極に対向して配置され、画素電極と
の間に液晶を挟持する共通電極を有する画素がマトリク
ス状に設けられた表示パネルと、この液晶パネルのゲー
ト線に、スイッチング素子をオンにする第一の電圧及び
スイッチング素子をオフにする第二の電圧を有する第一
の信号を供給する第一の駆動回路と、液晶パネルのソー
ス線に第二の信号を供給し、第二の信号を液晶に蓄積さ
せる第二の駆動回路と、外部からの入力信号に応じて第
一の駆動回路及び第二の駆動回路に制御信号を供給する
タイミングコントローラと、外部から入力される電圧を
もとにして第二の駆動回路に第二の駆動回路用駆動電源
を供給するコンバータを備え、第一の状態から第二の状
態に移行したとき、第一の駆動回路は第一の電圧をもつ
第一の信号を全てのゲート線に出力すると共に、コンバ
ータは第二の駆動回路用駆動電源を接地電位に設定し
て、第二の駆動回路及び第二の駆動回路用駆動電源を通
じて、液晶に蓄積された第二の信号を放電させるので、
第二の状態に移行したとき、速やかな第二の信号を放電
を行うことができる。
【００２８】また、コンバータは、外部から入力される
電圧をもとにして共通電極に共通電圧を供給すると共
に、第一の状態から第二の状態に移行したとき、コンバ
ータは、共通電圧を接地電位に設定し、共通電極を通じ
て、液晶に蓄積された第二の信号を放電させるので、一
層すみやかに第二の信号の放電を行うことができる。さ
らに、液晶に蓄積された第二の信号の放電は、第二の駆
動回路の出力回路に設けられた保護ダイオードを用いて
行われるので、ソース線から第二の駆動回路用駆動電源
へと放電を行うことができる。
電圧をもとにして共通電極に共通電圧を供給すると共
に、第一の状態から第二の状態に移行したとき、コンバ
ータは、共通電圧を接地電位に設定し、共通電極を通じ
て、液晶に蓄積された第二の信号を放電させるので、一
層すみやかに第二の信号の放電を行うことができる。さ
らに、液晶に蓄積された第二の信号の放電は、第二の駆
動回路の出力回路に設けられた保護ダイオードを用いて
行われるので、ソース線から第二の駆動回路用駆動電源
へと放電を行うことができる。
【００２９】また、画素電極には、保持容量が接続され
ており、第二の駆動回路は、第二の信号を保持容量に蓄
積させ、保持容量に蓄積された第二の信号は、第一の状
態から第二の状態への移行のとき、第二の駆動回路及び
第二の駆動回路用駆動電源を通じて放電されるので、保
持容量に蓄積された第二の信号の放電もすみやかに行う
ことができる。また、第一の状態から第二の状態に移行
したとき、第一の電圧は、所定時間後に接地電位にされ
るので、一層すみやかに第二の信号の放電を行うことが
できる。
ており、第二の駆動回路は、第二の信号を保持容量に蓄
積させ、保持容量に蓄積された第二の信号は、第一の状
態から第二の状態への移行のとき、第二の駆動回路及び
第二の駆動回路用駆動電源を通じて放電されるので、保
持容量に蓄積された第二の信号の放電もすみやかに行う
ことができる。また、第一の状態から第二の状態に移行
したとき、第一の電圧は、所定時間後に接地電位にされ
るので、一層すみやかに第二の信号の放電を行うことが
できる。
【００３０】加えて、外部からの入力信号を検出する入
力信号検出回路を備え、第一の状態から第二の状態への
移行の検出は、入力信号検出回路によって行われるの
で、外部からの入力電圧がある場合でも、第一の状態か
ら第二の状態への移行を検出することができる。また、
入力信号検出回路は、外付けであるので、外部から入力
させることができる。
力信号検出回路を備え、第一の状態から第二の状態への
移行の検出は、入力信号検出回路によって行われるの
で、外部からの入力電圧がある場合でも、第一の状態か
ら第二の状態への移行を検出することができる。また、
入力信号検出回路は、外付けであるので、外部から入力
させることができる。
【図１】 この発明の実施の形態１による液晶表示装置
を示す構成図である。
を示す構成図である。
【図２】 この発明の実施の形態１による液晶表示装置
のＤＣ／ＤＣコンバータを示す構成図である。
のＤＣ／ＤＣコンバータを示す構成図である。
【図３】 この発明の実施の形態１による液晶駆動方法
を示すタイミング図である。
を示すタイミング図である。
【図４】 この発明の実施の形態２による液晶表示装置
のＤＣ／ＤＣコンバータを示す構成図である。
のＤＣ／ＤＣコンバータを示す構成図である。
【図５】 従来の液晶表示装置を示す構成図である。
【図６】 従来の液晶駆動方法を示すタイミング図であ
る。
る。
【図７】 従来の液晶表示装置のＤＣ／ＤＣコンバータ
を示す構成図である。
を示す構成図である。
１ 液晶パネル、２ ゲート線、３ ソース線、４ Ｔ
ＦＴ、６ 画素電極、８ 共通電極（ＣＯＭ）、９ 液
晶、１０ 保持容量、１１ ゲート電極、１２ ソース
電極、１３ ドレイン電極、１４ ゲートドライバＩ
Ｃ、１４ａ ゲートドライバＩＣ出力回路、１５ ソー
スドライバＩＣ、１５ａ ソースドライバＩＣ出力回
路、１５ｂ ソースドライバＩＣ出力保護ダイオード、
１６ タイミングコントローラ（ＴＣＯＮ）、１７ 液
晶駆動電圧生成回路、１８ ＤＣ／ＤＣコンバータ、１
８ａ ＤＣ／ＤＣコンバータ出力切り替え回路、２０
制御回路、２１ サンプリングＣＬＫ、２２ データ、
２３ 出力制御信号、２４ シフトＣＬＫ、 ２５ シ
フト開始信号、３１ ロジック電圧（ＶＤＤＤ）、３２
ゲートＯＮ電圧（ＶＤＤＧ）、３３ ゲートＯＦＦ電
圧（ＶＥＥＧ）、３４ 液晶駆動電源（ＶＤＤＡ）、３
５ 液晶駆動電圧（Ｖｒｅｆ）、３６ 接地電位、３７
共通電圧（ＶＣＯＭ）、４１ 入力電圧、４２ 入力
信号、４３ 入力信号検出回路、４４ 電源制御信号、
４５ ダイオード。
ＦＴ、６ 画素電極、８ 共通電極（ＣＯＭ）、９ 液
晶、１０ 保持容量、１１ ゲート電極、１２ ソース
電極、１３ ドレイン電極、１４ ゲートドライバＩ
Ｃ、１４ａ ゲートドライバＩＣ出力回路、１５ ソー
スドライバＩＣ、１５ａ ソースドライバＩＣ出力回
路、１５ｂ ソースドライバＩＣ出力保護ダイオード、
１６ タイミングコントローラ（ＴＣＯＮ）、１７ 液
晶駆動電圧生成回路、１８ ＤＣ／ＤＣコンバータ、１
８ａ ＤＣ／ＤＣコンバータ出力切り替え回路、２０
制御回路、２１ サンプリングＣＬＫ、２２ データ、
２３ 出力制御信号、２４ シフトＣＬＫ、 ２５ シ
フト開始信号、３１ ロジック電圧（ＶＤＤＤ）、３２
ゲートＯＮ電圧（ＶＤＤＧ）、３３ ゲートＯＦＦ電
圧（ＶＥＥＧ）、３４ 液晶駆動電源（ＶＤＤＡ）、３
５ 液晶駆動電圧（Ｖｒｅｆ）、３６ 接地電位、３７
共通電圧（ＶＣＯＭ）、４１ 入力電圧、４２ 入力
信号、４３ 入力信号検出回路、４４ 電源制御信号、
４５ ダイオード。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 権藤 賢二 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内 Ｆターム(参考） 2H093 NC01 NC11 NC22 NC52 ND12 ND35 5C006 AA11 AC22 AF53 AF67 AF78 BB16 BC16 BF42 FA14 FA34 5C080 AA10 BB05 DD05 DD18 DD30 EE25 FF11 GG02 JJ02 JJ04
Claims (8)
- 【請求項１】 表示パネルに画像を表示する第一の状態
及び表示パネルに画像を表示しない第二の状態を交互に
有する液晶表示装置において、ゲート線とこのゲート線
に交差するように設けられたソース線から信号が供給さ
れるスイッチング素子と、このスイッチング素子に接続
された画素電極と、この画素電極に対向して配置され、
画素電極との間に液晶を挟持する共通電極を有する画素
がマトリクス状に設けられた表示パネル、この液晶パネ
ルのゲート線に、スイッチング素子をオンにする第一の
電圧及びスイッチング素子をオフにする第二の電圧を有
する第一の信号を供給する第一の駆動回路、上記液晶パ
ネルのソース線に第二の信号を供給する第二の駆動回
路、外部からの入力信号に応じて上記第一の駆動回路及
び第二の駆動回路に制御信号を供給するタイミングコン
トローラ、外部からの入力信号を検出する入力信号検出
回路を備え、上記入力信号検出回路によって第一の状態
から第二の状態への移行が検出されたとき、第一の駆動
回路は上記第一の電圧をもつ第一の信号を全てのゲート
線に出力することを特徴とする液晶表示装置。 - 【請求項２】 表示パネルに画像を表示する第一の状態
及び表示パネルに画像を表示しない第二の状態を交互に
有する液晶表示装置において、ゲート線とこのゲート線
に交差するように設けられたソース線から信号が供給さ
れるスイッチング素子と、このスイッチング素子に接続
された画素電極と、この画素電極に対向して配置され、
画素電極との間に液晶を挟持する共通電極を有する画素
がマトリクス状に設けられた表示パネル、この液晶パネ
ルのゲート線に、スイッチング素子をオンにする第一の
電圧及びスイッチング素子をオフにする第二の電圧を有
する第一の信号を供給する第一の駆動回路、上記液晶パ
ネルのソース線に第二の信号を供給し、上記第二の信号
を上記液晶に蓄積させる第二の駆動回路、外部からの入
力信号に応じて上記第一の駆動回路及び第二の駆動回路
に制御信号を供給するタイミングコントローラ、外部か
ら入力される電圧をもとにして第二の駆動回路に第二の
駆動回路用駆動電源を供給するコンバータを備え、上記
第一の状態から第二の状態に移行したとき、第一の駆動
回路は上記第一の電圧をもつ第一の信号を全てのゲート
線に出力すると共に、上記コンバータは上記第二の駆動
回路用駆動電源を接地電位に設定して、第二の駆動回路
及び第二の駆動回路用駆動電源を通じて、上記液晶に蓄
積された第二の信号を放電させることを特徴とする液晶
表示装置。 - 【請求項３】 コンバータは、外部から入力される電圧
をもとにして共通電極に共通電圧を供給すると共に、第
一の状態から第二の状態に移行したとき、上記コンバー
タは、共通電圧を接地電位に設定し、共通電極を通じ
て、液晶に蓄積された第二の信号を放電させることを特
徴とする請求項２記載の液晶表示装置。 - 【請求項４】 液晶に蓄積された第二の信号の放電は、
第二の駆動回路の出力回路に設けられた保護ダイオード
を用いて行われることを特徴とする請求項２または請求
項３のいずれか一項記載の液晶表示装置。 - 【請求項５】 画素電極には、保持容量が接続されてお
り、第二の駆動回路は、第二の信号を上記保持容量に蓄
積させ、保持容量に蓄積された第二の信号は、第一の状
態から第二の状態への移行のとき、第二の駆動回路及び
第二の駆動回路用駆動電源を通じて放電されることを特
徴とする請求項２〜請求項４のいずれか一項記載の液晶
表示装置。 - 【請求項６】 第一の状態から第二の状態に移行したと
き、第一の電圧は、所定時間後に接地電位にされること
を特徴とする請求項２〜請求項５のいずれか一項記載の
液晶表示装置。 - 【請求項７】 外部からの入力信号を検出する入力信号
検出回路を備え、第一の状態から第二の状態への移行の
検出は、上記入力信号検出回路によって行われることを
特徴とする請求項２〜請求項６のいずれか一項記載の液
晶表示装置。 - 【請求項８】 入力信号検出回路は、外付けであること
を特徴とする請求項１または請求項７記載の液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19461399A JP4180743B2 (ja) | 1999-07-08 | 1999-07-08 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19461399A JP4180743B2 (ja) | 1999-07-08 | 1999-07-08 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001022326A true JP2001022326A (ja) | 2001-01-26 |
| JP4180743B2 JP4180743B2 (ja) | 2008-11-12 |
Family
ID=16327461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19461399A Expired - Fee Related JP4180743B2 (ja) | 1999-07-08 | 1999-07-08 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4180743B2 (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002323875A (ja) * | 2001-04-24 | 2002-11-08 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| KR20030027201A (ko) * | 2001-09-14 | 2003-04-07 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 잔상 제거방법 및 그 회로 |
| JP2004302159A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Display Technologies Corp | 液晶表示装置 |
| WO2005012986A1 (ja) * | 2003-08-01 | 2005-02-10 | Sony Corporation | 液晶表示装置およびその駆動方法 |
| JP2005049637A (ja) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | 駆動回路及びその保護方法、電気光学装置並びに電子機器 |
| US6961034B2 (en) | 2000-01-25 | 2005-11-01 | Nec Lcd Technologies, Ltd. | Liquid crystal display device for preventing and afterimage |
| JP2006047500A (ja) * | 2004-08-02 | 2006-02-16 | Seiko Epson Corp | 表示パネル駆動回路、表示装置及び電子機器 |
| JP2006215562A (ja) * | 2005-02-02 | 2006-08-17 | Samsung Electronics Co Ltd | 液晶表示装置の駆動装置及びこれを備えた液晶表示装置 |
| WO2007007768A1 (ja) * | 2005-07-14 | 2007-01-18 | Sharp Kabushiki Kaisha | アクティブマトリクス型液晶表示装置およびその駆動方法 |
| JP2008164843A (ja) * | 2006-12-27 | 2008-07-17 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| KR100848552B1 (ko) * | 2001-12-28 | 2008-07-25 | 엘지디스플레이 주식회사 | 액정 패널의 잔상 제거장치 및 방법 |
| KR100920374B1 (ko) * | 2002-12-16 | 2009-10-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| CN1956033B (zh) * | 2005-10-28 | 2010-07-21 | 三星电子株式会社 | 显示装置、用于驱动该显示装置的装置及驱动该显示装置的方法 |
| JP5384634B2 (ja) * | 2009-06-17 | 2014-01-08 | シャープ株式会社 | シフトレジスタ、表示駆動回路、表示パネル、表示装置 |
| JP5458218B1 (ja) * | 2012-12-03 | 2014-04-02 | カラーリンク・ジャパン 株式会社 | 光学装置 |
| WO2014087448A1 (ja) * | 2012-12-03 | 2014-06-12 | カラーリンク・ジャパン 株式会社 | 光学装置 |
| JP2017097174A (ja) * | 2015-11-25 | 2017-06-01 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
| WO2018230452A1 (ja) * | 2017-06-16 | 2018-12-20 | シャープ株式会社 | 液晶表示装置およびその駆動方法 |
| US10482837B2 (en) | 2016-12-05 | 2019-11-19 | Mitsubishi Electric Corporation | Liquid crystal display and method of driving liquid crystal display |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015060198A1 (ja) | 2013-10-21 | 2015-04-30 | シャープ株式会社 | 表示装置 |
-
1999
- 1999-07-08 JP JP19461399A patent/JP4180743B2/ja not_active Expired - Fee Related
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6961034B2 (en) | 2000-01-25 | 2005-11-01 | Nec Lcd Technologies, Ltd. | Liquid crystal display device for preventing and afterimage |
| JP2002323875A (ja) * | 2001-04-24 | 2002-11-08 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| KR20030027201A (ko) * | 2001-09-14 | 2003-04-07 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 잔상 제거방법 및 그 회로 |
| KR100848552B1 (ko) * | 2001-12-28 | 2008-07-25 | 엘지디스플레이 주식회사 | 액정 패널의 잔상 제거장치 및 방법 |
| KR100920374B1 (ko) * | 2002-12-16 | 2009-10-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| JP2004302159A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Display Technologies Corp | 液晶表示装置 |
| JP4544827B2 (ja) * | 2003-03-31 | 2010-09-15 | シャープ株式会社 | 液晶表示装置 |
| JP2005049637A (ja) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | 駆動回路及びその保護方法、電気光学装置並びに電子機器 |
| US7408535B2 (en) | 2003-07-29 | 2008-08-05 | Seiko Epson Corporation | Driving circuit, method for protecting the same, electro-optical apparatus, and electronic apparatus |
| WO2005012986A1 (ja) * | 2003-08-01 | 2005-02-10 | Sony Corporation | 液晶表示装置およびその駆動方法 |
| JP2006047500A (ja) * | 2004-08-02 | 2006-02-16 | Seiko Epson Corp | 表示パネル駆動回路、表示装置及び電子機器 |
| JP2006215562A (ja) * | 2005-02-02 | 2006-08-17 | Samsung Electronics Co Ltd | 液晶表示装置の駆動装置及びこれを備えた液晶表示装置 |
| WO2007007768A1 (ja) * | 2005-07-14 | 2007-01-18 | Sharp Kabushiki Kaisha | アクティブマトリクス型液晶表示装置およびその駆動方法 |
| JP4536776B2 (ja) * | 2005-07-14 | 2010-09-01 | シャープ株式会社 | アクティブマトリクス型液晶表示装置 |
| US8736534B2 (en) | 2005-07-14 | 2014-05-27 | Sharp Kabushiki Kaisha | Active matrix liquid crystal display device and method of driving the same |
| JPWO2007007768A1 (ja) * | 2005-07-14 | 2009-01-29 | シャープ株式会社 | アクティブマトリクス型液晶表示装置およびその駆動方法 |
| TWI421832B (zh) * | 2005-10-28 | 2014-01-01 | Samsung Display Co Ltd | 顯示器裝置，驅動顯示器裝置之裝置及方法 |
| CN1956033B (zh) * | 2005-10-28 | 2010-07-21 | 三星电子株式会社 | 显示装置、用于驱动该显示装置的装置及驱动该显示装置的方法 |
| US8188964B2 (en) | 2006-12-27 | 2012-05-29 | Toshiba Matsushita Display Technology Co., Ltd. | Liquid crystal display device |
| JP2008164843A (ja) * | 2006-12-27 | 2008-07-17 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP5384634B2 (ja) * | 2009-06-17 | 2014-01-08 | シャープ株式会社 | シフトレジスタ、表示駆動回路、表示パネル、表示装置 |
| AU2012395866B2 (en) * | 2012-12-03 | 2017-03-16 | Colorlink Japan, Ltd. | Optical device |
| WO2014087448A1 (ja) * | 2012-12-03 | 2014-06-12 | カラーリンク・ジャパン 株式会社 | 光学装置 |
| WO2014087447A1 (ja) * | 2012-12-03 | 2014-06-12 | カラーリンク・ジャパン 株式会社 | 光学装置 |
| US9523866B2 (en) | 2012-12-03 | 2016-12-20 | Colorlink Japan, Ltd. | Optical device provided to an eye glass or a helmet having a frontal transmittance and a peripheral transmittance |
| JP5458218B1 (ja) * | 2012-12-03 | 2014-04-02 | カラーリンク・ジャパン 株式会社 | 光学装置 |
| AU2012395867B2 (en) * | 2012-12-03 | 2017-05-11 | Colorlink Japan, Ltd. | Optical device |
| US9678362B2 (en) | 2012-12-03 | 2017-06-13 | Colorlink Japan, Ltd. | Optical device provided to an eye glass or a helmet having a voltage control unit that switches a voltage cyclically |
| JP2017097174A (ja) * | 2015-11-25 | 2017-06-01 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
| US10482837B2 (en) | 2016-12-05 | 2019-11-19 | Mitsubishi Electric Corporation | Liquid crystal display and method of driving liquid crystal display |
| US10643564B2 (en) | 2016-12-05 | 2020-05-05 | Mitsubishi Electric Corporation | Liquid crystal display and method of driving liquid crystal display |
| WO2018230452A1 (ja) * | 2017-06-16 | 2018-12-20 | シャープ株式会社 | 液晶表示装置およびその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4180743B2 (ja) | 2008-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001022326A (ja) | 液晶表示装置 | |
| US6961034B2 (en) | Liquid crystal display device for preventing and afterimage | |
| US6064360A (en) | Liquid crystal display | |
| US9659542B2 (en) | Gate driving unit and display device having the same | |
| US8390552B2 (en) | Display device, and circuit and method for driving the same | |
| US7015904B2 (en) | Power sequence apparatus for device driving circuit and its method | |
| US20090009459A1 (en) | Display Device and Method for Driving Same | |
| US7190343B2 (en) | Liquid crystal display and driving method thereof | |
| JPH11271707A (ja) | 液晶表示装置 | |
| JP4984391B2 (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
| US20130069930A1 (en) | Shift register, scanning signal line drive circuit, and display device | |
| JP2001282205A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| US8344977B2 (en) | Liquid crystal display and driving method thereof | |
| JP4544827B2 (ja) | 液晶表示装置 | |
| JPH01170986A (ja) | 電源オフ時の液晶表示消去方法 | |
| JP4204204B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2000214830A (ja) | 液晶電源制御装置 | |
| EP1352382A1 (en) | A liquid crystal display device with afterimage reduction when power is turned off | |
| KR101127865B1 (ko) | 과전류보호회로를 구비한 액정표시장치 | |
| JP3660838B2 (ja) | 液晶表示装置 | |
| JP2003216114A (ja) | 平面表示装置 | |
| JP2003122311A (ja) | 画像表示パネルの放電方法、画像表示パネルの放電装置、画像表示パネル、画像表示装置 | |
| JP2002221941A (ja) | 液晶表示装置、及び液晶表示装置を用いた画像表示装置 | |
| JPH04251892A (ja) | 液晶表示装置 | |
| KR101117983B1 (ko) | 액정표시장치 및 이의 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080828 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |