KR100879706B1 - 디스플레이 구동회로 - Google Patents

디스플레이 구동회로 Download PDF

Info

Publication number
KR100879706B1
KR100879706B1 KR1020070065343A KR20070065343A KR100879706B1 KR 100879706 B1 KR100879706 B1 KR 100879706B1 KR 1020070065343 A KR1020070065343 A KR 1020070065343A KR 20070065343 A KR20070065343 A KR 20070065343A KR 100879706 B1 KR100879706 B1 KR 100879706B1
Authority
KR
South Korea
Prior art keywords
voltage
unit
output
voltages
latch
Prior art date
Application number
KR1020070065343A
Other languages
English (en)
Other versions
KR20090001162A (ko
Inventor
강태경
명준형
김진욱
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020070065343A priority Critical patent/KR100879706B1/ko
Priority to TW097124368A priority patent/TWI399720B/zh
Priority to JP2008169274A priority patent/JP2009015323A/ja
Priority to US12/165,652 priority patent/US8232985B2/en
Priority to CN2008101272582A priority patent/CN101334977B/zh
Publication of KR20090001162A publication Critical patent/KR20090001162A/ko
Application granted granted Critical
Publication of KR100879706B1 publication Critical patent/KR100879706B1/ko
Priority to JP2012001305A priority patent/JP5504289B2/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 래치업 방지부를 구비하여 래치업의 발생을 방지할 수 있는 디스플레이 구동회로에 관한 것이다.
본 발명에 따른 디스플레이 구동회로는, 외부로부터 동일한 크기의 입력전압을 인가받아 서로 다른 크기의 전압을 각각 생성하는 제1 내지 제3 전압 생성부 및 상기 제2 전압 생성부와 연결되고, 상기 제2 전압 생성부로부터 출력되는 전압 중 하위 전압을 인가받아 기 설정된 시간 동안 접지시키는 래치업 방지부를 포함하여, 상기 제2 전압 생성부로부터 출력되는 제2 구동전압을 접지연결된 다수의 스위칭수단을 포함하는 래치업 방지부와 연결하여 기 설정된 시간동안 제2 구동전압을 접지시킴으로써 래치업의 발생을 방지할 수 있으며 구동회로의 크기를 줄일 수 있는 효과가 있다.
래치업, LDC, 레벨 시프팅, 관통전류, 구동전압, 셀, 디코더

Description

디스플레이 구동회로{Operating circuit of Display}
도 1은 종래 기술에 의한 디스플레이 구동회로의 블럭도.
도 2a 및 도 2b는 도 1에 구성된 제1 전압 생성부의 트랜지스터를 나타낸 회로도 및 단면도.
도 3은 도 1의 제2 전압 생성부를 나타낸 블럭도.
도 4는 도 3의 제2 전압 생성부 내의 레벨 시프팅부 회로도.
도 5는 종래 기술에 의한 또 다른 실시예를 나타낸 블럭도.
도 6은 본 발명에 따른 디스플레이 구동회로의 블럭도.
도 7은 본 발명에 따른 디스플레이 구동회로의 래치업 방지부의 제1 실시예를 나타낸 블럭도.
도 8은 본 발명에 따른 디스플레이 구동회로의 래치업 방지부의 제2 실시예를 나타낸 블럭도.
< 도면의 주요부분에 대한 부호의 설명 >
310 : 제1 전압 생성부 320 : 제2 전압 생성부
330 : 제3 전압 생성부 340 : 래치업 방지부
341, 343 : 컨트롤 로직부 342, 345 : 레벨 시프팅부
344 : 디코딩부 C : 제어신호
D1~D8 : 선택신호 VL, VL1~VL8 : 게이트 전압
VCH, VCL : 제1 및 제2 소스전압
VGH, VGL : 제1 및 제2 구동전압
본 발명은 래치업을 방지하기 위한 디스플레이 구동회로에 관한 것으로, 보다 자세하게는 제2 전압 생성부로부터 출력되는 제2 구동전압을 다수의 스위칭수단으로 구성되는 래치업 방지부와 연결하여 기 설정된 시간동안 제2 구동전압을 접지시킴으로써 래치업의 발생을 방지할 수 있는 디스플레이 구동회로에 관한 것이다.
일반적으로, LCD(Liquid Crystal Dispaly)는 인가전압에 따른 액정의 투과도 변화를 이용하여 각종 장치에서 발생되는 여러가지 전기적인 정보를 시각적 정보로 변환시켜 전달하는 전기소자이며, 자기발광성이 없어 후광이 필요하지만 소비전력이 적고 휴대용으로 사용하기 용이함에 따라 점차적으로 그 사용빈도가 증가하고 있는 평판 디스플레이의 일종이다
이러한 LCD를 구동시키기 위한 구동장치는 LCD의 패널을 구동시키기 위한 구동전압과 이의 주변장치를 구동시키기 위한 다수의 전압을 생성하기 위한 다수의 전압 생성부로 이루어지며, 생성된 각 전압을 순차적인 시간의 흐름에 따라 공급함으로써 전기적인 정보를 시각적 정보로 디스플레이하게 된다.
이하, 관련도면을 참조하여 종래 기술에 의한 디스플레이 구동회로에 대하여 설명한다.
도 1은 종래 기술에 의한 디스플레이 구동회로의 블럭도, 도 2a 및 도 2b는 도 1에 구성된 제1 전압 생성부의 트랜지스터를 나타낸 회로도 및 단면도이고, 도 3은 도 1의 제2 전압 생성부를 나타낸 블럭도이며, 도 4는 도 3의 제2 전압 생성부의 회로도이다.
먼저, 도 1에 도시한 바와 같이, 종래 기술에 의한 디스플레이 구동회로는, 각각 서로 다른 전압을 생성하기 위한 제1 내지 제3 전압 생성부(110, 120, 130)로 구성된다.
여기서, 상기 제1 전압 생성부(110)는 디스플레이 패널(미도시 함) 및 제2 전압 생성부(120)와 연결되고, 외부로부터 공급되는 입력전압(VCI)을 인가받아 디스플레이 패널을 동작시키기 위한 제1 소스전압(VCH)을 출력하여 디스플레이 패널에 공급한다.
상기 제2 전압 생성부(120)는 상기 디스플레이 패널, 제1 및 제3 전압 생성부(110, 130)와 연결되고, 상기 입력전압(VCI)을 인가받아 디스플레이 패널의 각 셀을 온/오프시키기 위한 제1 및 제2 구동전압(VGH, VGL)을 출력함으로써 디스플레이 패널을 온/오프시킨다.
또한, 상기 제3 전압 생성부(130)는 상기 디스플레이 패널 및 제2 전압 생성부(120)와 연결되고, 상기 입력전압(VCI)을 인가받아 디스플레이 패널을 동작시키기 위한 제2 소스전압(VCL)을 출력하여 상기 디스플레이 패널에 공급한다.
특히, 상기 제2 전압 생성부(120)는 상기 제1 전압 생성부(110) 및 제3 전압 생성부(130)에서 제1 및 제2 소스전압(VCH, VCL)이 모두 생성된 후 제2 구동전압(VGL)을 생성해야 한다.
이때, 상기 제1 전압 생성부(110)를 구성하는 소자 중 트랜지스터(M1)를 나타낸 도 2a에 도시한 바와 같이, 상기 트랜지스터(M1)는 이와 연결된 커패시터(C1)를 충전시키기 위해 항상 일정한 크기의 전압을 전달해야 하지만, 상기 입력전압(VCI)의 초기 인가시 과도한 전류가 발생하게 되어 래치업이 발생되는 문제점이 있었다.
즉, 상기 트랜지스터(M1)의 단면을 나타낸 도 2b에 도시한 바와 같이, 상기 트랜지스터(M1)는 정상상태인 제1 소스전압(VCH)이 입력전압(VCI)보다 높을 경우 도시한 (1)의 경로만을 통해 전류가 흐르지만, 상기 입력전압(VCI)의 초기 인가시 이의 출력전압인 제1 소스전압(VCH)은 초기값으로 0V를 갖는 커패시터(C1)에 의해 0V로 초기화되어 도시한 (2)의 경로를 통해 트랜지스터(M1)의 내부로 과도한 전류가 발생하게 된다.
상기 입력전압(VCI)의 초기 인가시 발생된 과도한 전류에 의해 상기 트랜지스터(M1) 내부에 도시한 (2)의 경로를 통해 N 웰(Nwell)의 홀(Hole)이 충만하게 되고, 상기 충만된 홀은 도시한 (3)의 경로를 통해 회로기판의 하부로 유입됨에 따라 상기 회로기판 하부의 전압이 상승하게 된다.
이때, 상기 회로기판 하부는 상기 제2 전압 생성부(120)에서 발생되는 제2 구동전압(VGL)이 발생하는 곳으로써, 상기 회로기판 하부의 전압이 상승되는 것은 상기 제2 구동전압(VGL)이 상승하는 것과 같은 것이다. 특히, 상기 디스플레이 구동회로에서 출력되는 제1 및 제2 소스전압(VCH, VCL)과 제1 및 제2 구동전압(VGH, VGL)은 순차적으로 출력되어야 하지만, 상기와 같이 (3)의 경로를 통해 회로기판 하부의 전압이 상승하게 되면 상기 제2 구동전압(VGL)이 출력되기 이전에 상기 제2 구동전압(VGL)이 일정전압을 갖게 됨에 따라 래치업(latch-up)이 발생되는 문제점이 있었다.
또한, 도 3에 도시한 바와 같이, 상기 제2 전압 생성부(120)는 로직신호 생성부(121), 레벨 시프팅부(122) 및 차지부(123)로 이루어지며, 상기 차지부(123)의 동작이 완료된 후 제2 구동전압(VGL)이 출력된다.
그러나, 상기 레벨 시프팅부(122)를 나타낸 회로도인 도 4에 도시한 바와 같이, 상기 레벨 시프팅부(122)에서 도시한 (1) 경로를 통해 제1 및 제2 소스전압(VCH, VCL)과 제1 구동전압(VGH)에서 제2 구동전압(VGL)으로의 관통전류가 발생하게 된다. 상기 (1) 경로를 통해 발생된 관통전류에 의해 상기 제2 구동전압(VGL)은 이의 발생순서 이전에 출력됨에 따라 래치업이 발생되는 문제점이 있었다.
그리고, 종래 기술에 의한 또 다른 실시예를 나타낸 블럭도인 도 5에 도시한 바와 같이, 상기 래치업의 발생을 방지하기 위한 또 다른 실시예는 상기 회로기판의 하부에 상기 제2 구동전압(VGL) 발생시점 이전까지 상기 제2 구동전압(VGL)을 접지시키기 위한 쇼트키 다이오드(Schottky diode: 240)를 상기 제2 전압 생성부(220)와 연결한다. 이때, 상기 쇼트키 다이오드(240)의 애노드는 상기 제2 전압 생성부(220)의 제2 구동전압(VGL) 출력단자(미도시함)에 연결되고 캐소드는 접지연결된다.
이에 따라, 상기 도 2a 및 도 2b와 도 3 및 도 4에 도시한 바와 같은 원인에 의해 발생되는 제2 구동전압(VGL)이 상기 쇼트키 다이오드(240)의 통전전압 보다 높을 경우 상기 제2 구동전압(VGL)을 접지시킴에 따라 래치업의 발생을 방지할 수 있다.
그러나, 상기 쇼트키 다이오드(240)는 디스플레이 구동회로 제작시 이와 함께 제작되는 것이 아니라 별도로 제작되어 상기 디스플레이 구동회로에 부착하게 됨에 따라 쇼트키 다이오드(240)의 재료비 만큼 가격이 상승하는 문제점이 있었다.
또한, 상기 쇼트키 다이오드(240)가 상기 디스플레이 구동회로에 부착되기 위해서는 이의 크기 만큼의 공간이 필요하게 됨으로써 상기 쇼트키 다이오드(240)의 크기 만큼 상기 디스플레이 구동회로의 크기가 증가하는 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위해 이루어진 것으로, 본 발명의 목적은, 제2 전압 생성부로부터 출력되는 제2 구동전압을 접지연결된 다수의 스위칭수단을 포함하는 래치업 방지부와 연결하여 기 설정된 시간동안 제2 구동전압을 접지시킴으로써 래치업의 발생을 방지하며 크기를 줄일 수 있는 디스플레이 구동회로를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 디스플레이 구동회로는, 외부로부터 동일한 크기의 입력전압을 인가받아 서로 다른 크기의 전압을 각각 생성하는 제1 내지 제3 전압 생성부; 및 상기 제2 전압 생성부와 연결되고, 상기 제2 전압 생성부로부터 출력되는 전압 중 하위 전압을 인가받아 기 설정된 시간 동안 접지시키는 래치업 방지부;를 포함한다.
이때, 본 발명의 제1 실시예에 따른 디스플레이 구동회로의 래치업 방지부는, 상기 제2 전압 생성부로부터 출력되는 전압 중 상기 하위 전압의 공급을 제어하기 위한 제어신호를 출력하는 컨트롤 로직부; 상기 컨트롤 로직부와 연결되고, 상기 컨트롤 로직부로부터 제어신호를 인가받아 상기 제어신호에 해당하는 게이트 전압을 출력하는 레벨 시프팅부; 및 게이트가 상기 레벨 시프팅부와 연결되고 소스가 상기 제2 전압 생성부와 연결되며 드레인이 접지된 스위칭수단;을 포함하는 것을 특징으로 한다.
특히, 상기 스위칭수단의 소스는 상기 제2 전압 생성부로부터 출력되는 전압 중 하위 전압이 출력되는 출력단자와 연결되고, 상기 스위칭수단은 NMOS 트랜지스터 또는 PMOS 트랜지스터 중 선택된 어느 하나인 것을 특징으로 한다.
또한, 본 발명의 제2 실시예에 따른 상기 래치업 방지부는, 상기 제2 전압 생성부로부터 출력되는 전압 중 하위 전압의 공급을 제어하기 위한 제어신호를 출 력하는 컨트롤 로직부; 상기 컨트롤 로직부와 연결되고, 상기 제어신호와 사용자에 의해 기 설정된 디코딩신호를 인가받아 다수의 선택신호를 출력하는 디코딩부; 상기 컨트롤 로직부 및 디코딩부와 연결되고, 상기 컨트롤 로직부로부터 제어신호 및 상기 디코딩부로부터 다수의 선택신호를 각각 인가받아 다수의 게이트 전압을 출력하는 레벨 시프팅부; 및 상기 레벨 시프팅부와 연결되고, 상기 다수의 게이트 전압을 인가받아 상기 제2 전압 생성부로부터 출력되는 전압 중 하위 전압을 접지시키는 스위칭부;를 포함한다.
특히, 상기 스위칭부는, 각각 게이트가 상기 레벨 시프팅부와 연결되고 소스가 상기 제2 전압 생성부와 연결되며 드레인이 접지된 다수의 스위칭수단을 포함하는 것을 특징으로 한다.
이때, 상기 스위칭수단의 각 소스는 상기 제2 전압 생성부로부터 출력되는 전압 중 하위 전압이 출력되는 출력단자와 연결되고, 상기 다수의 스위칭수단은 NMOS 트랜지스터 또는 PMOS 트랜지스터 중 선택된 어느 하나인 것을 특징으로 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련된 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다.
이하, 관련도면을 참조하여 본 발명에 따른 디스플레이 구동회로에 대하여 보다 상세히 설명한다.
도 6은 본 발명에 따른 디스플레이 구동회로를 개략적으로 나타낸 블럭도이다.
우선, 도 6에 도시한 바와 같이, 본 발명에 따른 디스플레이 구동회로는, 제1 전압 생성부(310), 제2 전압 생성부(320), 제3 전압 생성부(330) 및 래치업 방지부(340)를 포함한다.
여기서, 상기 제1 전압 생성부(310)는 상기 제2 전압 생성부(320)와 연결되고, 외부로부터 공급되는 입력전압(VCI)을 인가받아 이를 일정전압으로 변환시킴으로써 디스플레이 패널(미도시함)을 동작시키기 위한 제1 소스전압(VCH)을 생성하고 상기 생성된 제1 소스전압(VCH)을 상기 디스플레이 패널에 공급한다. 이때, 상기 제1 소스전압(VCH)은 상기 디스플레이 패널에 공급되는 전압 중 상위 전압으로써 5.5V를 갖는다.
또한, 상기 제2 전압 생성부(320)는 상기 제1 전압 생성부(310), 제3 전압 생성부(330) 및 래치업 방지부(340)와 연결되고, 상기 입력전압(VCI)을 인가받아 상기 제1 전압 생성부(310) 및 제3 전압 생성부(330)로부터 제1 및 제2 소스전압(VCH, VCL)이 생성된 후 상기 인가된 입력전압(VCI)을 일정전압으로 변환시켜 제1 및 제2 구동전압(VGH, VGL)을 생성하여 이를 제1 및 제2 출력단자(N1, N2)를 통 해 출력한다.
이때, 상기 제2 전압 생성부(320)에서 생성되는 제1 및 제2 구동전압(VGH, VGL)은 상기 디스플레이 패널을 이루는 각 셀을 온/오프시키는 전압으로써 상위 전압인 제1 구동전압(VGH)은 16.5V를 가지며 하위 전압인 제2 구동전압(VGL)은 -13.5V를 갖는다.
그리고, 상기 제3 전압 생성부(330)는 상기 제2 전압 생성부(320)와 연결되고, 상기 상기 입력전압(VCI)을 인가받아 이를 일정전압으로 변환시켜 상기 디스플레이 패널을 동작시키기 위한 제2 소스전압(VCL)을 생성하고 상기 생성된 제2 소스전압(VCL)을 상기 제1 소스전압(VCH)과 함께 상기 디스플레이 패널에 공급한다. 이때, 상기 제2 소스전압(VCL)은 상기 제1 소스전압(VCH)와 함께 디스플레이 패널에 공급되는 전압 중 하위 전압으로써 -2.75V를 갖는다. 이에 따라 상기 디스플레이 패널은 5.5V에서 -2.75V까지 스윙하는 제1 및 제2 소스전압(VCH, VCL)을 공급받아 동작함으로써 전기적 신호를 시각적 정보로 변환하여 디스플레이 한다.
상기 래치업 방지부(340)는 상기 제2 전압 생성부(320)의 제2 구동전압(VGL)이 출력되는 제2 출력단자(N2)와 연결되고, 상기 제2 전압 생성부(320)로부터 출력되는 제2 구동전압(VGL)을 인가받아 상기 제2 구동전압(VGL)이 발생해야 할 시간 이전에 종래 제1 전압 생성부(110) 및 제2 전압 생성부(120)의 문제점에 의해 생성되던 제2 구동전압(VGL)을 기 설정된 시간 동안 접지시킴으로써 이에 의해 발생되던 래치업의 발생을 방지할 수 있는 장점이 있다.
이하, 상기 래치업 방지부(340)의 제1 및 제2 실시예에 대하여 관련도면을 참조하여 상세히 설명한다.
실시예 1
도 7은 본 발명에 따른 디스플레이 구동회로의 래치업 방지부의 제1 실시예를 나타낸 블럭도이다.
도 7에 도시한 바와 같이, 본 발명에 따른 디스플레이 구동회로의 래치업 방지부(340)는, 컨트롤 로직부(341), 레벨 시프팅부(342) 및 스위칭수단(M0)으로 이루어진다.
여기서, 상기 컨트롤 로직부(341)는 상기 레벨 시프팅부(342)와 연결되고, 상기 제2 전압 생성부(320)로부터 출력되는 제1 및 제2 구동전압(VGH, VGL) 중 상기 디스플레이 패널을 오프시키기 위한 하위 전압인 제2 구동전압(VGL)의 공급을 제어하기 위한 제어신호(C)를 생성하여 출력한다.
상기 레벨 시프팅부(342)는 상기 컨트롤 로직부(341) 및 스위칭수단(M0)과 연결되고 상기 컨트롤 로직부(341)로부터 출력된 제어신호(C)를 인가받아 상기 제어신호(C)에 해당되는 게이트 전압(VL)을 출력한다.
또한, 상기 스위칭수단(M0)은 게이트가 상기 레벨 시프팅부(342)와 연결되고 소스가 상기 제2 전압 생성부(320)의 제2 출력단자(N2)와 연결되며 드레인이 접지 연결된다. 한편, 상기 스위칭수단(M0)은 NMOS 트랜지스터 또는 PMOS 트랜지스터 중 선택된 어느 하나를 사용할 수 있으며 상기 스위칭수단(M0)의 종류에 따라 회로 연 결은 변경 가능하다.
이때, 상기 스위칭수단(M0)은 상기 레벨 시프팅부(342)로부터 출력된 게이트 전압(VL)을 인가받아 상기 게이트 전압(VL)에 의해 온/오프 됨으로써 상기 제2 전압 생성부(320)의 제2 출력단자(N2)로부터 출력되거나 제1 전압 생성부(310) 및 제2 전압 생성부(320)로부터 발생되는 제2 구동전압(VGL)을 접지시킬 수 있다.
예를 들어, 상기 제1 및 제3 전압 생성부(310, 330)에서 제1 및 제2 소스전압(VCH, VCL)의 생성이 완료되지 않아 제2 구동전압(VGL)의 생성이 이루어지지 않아야 할 경우, 상기 컨트롤 로직부(341)에서는 상기 제1 전압 생성부(310)의 트랜지스터 및 제2 전압 생성부(320)의 관통전류에 의해 생성되는 제2 구동전압(VGL)을 접지시키기 위한 제어신호(C)를 출력한다.
상기 제2 구동전압(VGL)을 접지시키기 위한 제어신호(C)가 출력되면 이를 상기 레벨 시프팅부(342)에서 인가받고 상기 레벨 시프팅부(342)는 상기 스위칭수단(M0)을 온시키기 위한 게이트 전압(VL)을 출력한다. 이때, 상기 게이트 전압(VL)을 인가받은 스위칭수단(M0)은 이에 의해 턴 온되어 상기 생성된 제2 구동전압(VGL)을 접지시킴으로써, 상기 제2 구동전압(VGL)에 의해 발생되던 레치업의 발생을 방지할 수 있게 됨에 따라 디스플레이 구동회로의 손상을 방지할 수 있는 이점이 있다.
또한, 상기 래치업 방지부(340)는 상기 제1 내지 제3 전압 생성부(310, 320, 330)의 제작시 동일 기판에 제작할 수 있어 래치업의 발생을 방지하기 위해 쇼트키 다이오드를 별도로 제작하여 부착해야 했던 종래의 구동회로보다 회로의 크기를 줄 일 수 있고 공간적 여유로 인하여 구동회로와 디스플레이 패널과의 연성회로기판을 통한 연결을 용이하게 할 수 있으며, 생산 공정의 단축 및 재료비를 절감시킬 수 있어 생산효율을 향상시킬 수 있는 장점이 있다.
실시예 2
도 8은 본 발명에 따른 디스플레이 구동회로의 래치업 방지부의 제2 실시예를 나타낸 블럭도이다.
우선, 도 8에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 디스플레이 구동회로의 래치업 방지부(340)는 컨트롤 로직부(343)), 디코딩부(344), 레벨 시프팅부(345) 및 스위칭부(346)로 이루어진다.
여기서, 상기 컨트롤 로직부(343)는 상기 디코딩부(344) 및 레벨 시프팅부(345)와 연결되고, 상기 제2 전압 생성부(320)로부터 출력되는 제1 및 제2 구동전압(VGH, VGL) 중 상기 디스플레이 패널을 오프시키기 위한 하위 전압인 제2 구동전압(VGL)의 공급을 제어하기 위한 제어신호(C)를 생성하여 상기 디코딩부(344) 및 레벨 시프팅부(345)에 전달한다.
상기 디코딩부(344)는 상기 컨트롤 로직부(343) 및 레벨 시프팅부(345)와 연결되고, 상기 컨트롤 로직부(343)로부터 제어신호(C)를 인가받으며 사용자에 의해 기 설정된 디코딩신호(D0)를 인가받아 다수의 선택신호(D1~D8)를 출력한다. 이때, 상기 디코딩부(344)는 상기 컨트롤 로직부(343)에서 출력된 제어신호(C)가 상기 스위칭부(346)를 오프시키기 위한 신호일 경우 상기 다수의 선택신호(D1~D8)를 출력 하지 않는다. 그리고, 상기 디코딩신호(D0)는 상기 스위칭부(346)에 구비되는 다수의 스위칭수단(M1~M8)을 선택하기 위한 신호로써 이는 사용자가 사전에 설정하여 입력한다.
또한, 상기 레벨 시프팅부(345)는 상기 컨트롤 로직부(343), 디코딩부(344) 및 스위칭부(346)와 연결되고, 상기 컨트롤 로직부(343)로부터 출력된 제어신호(C)를 인가받아 상기 제어신호(C)에 해당하는 다수의 게이트 전압(VL1~VL8)을 생성하여 출력하는데 상기 디코딩부(345)로부터 인가된 선택신호(D1~D8)에 해당하는 게이트 전압(VL1~VL8)만 제어신호(C)에 해당하는 전압을 출력한다.
한편, 상기 컨트롤 로직부(343)로부터 출력된 제어신호(C)가 상기 스위칭부(346)를 오프시키기 위한 신호일 경우 상기 레벨 시프팅부(345)는 상기 스위칭부(346)를 오프시키기 위한 게이트 전압(VL1~VL8)을 출력한다.
아울러, 상기 스위칭부(346)는 다수의 스위칭수단(M1~M8)으로 이루어지고 상기 레벨 시프팅부(345) 및 제2 전압 생성부(320)의 제2 출력단자(N2)와 연결되며, 다수의 게이트 전압(VL1~VL8)을 인가받아 상기 제2 구동전압(VGL)을 접지시킨다.
이때, 각 스위칭수단(M1~M8)은 게이트가 상기 레벨 시프팅부(345)와 연결되고 소스가 상기 제2 전압 생성부(320)의 제2 출력단자(N2)와 연결되며 드레인이 접지 연결된다. 이렇게 연결된 스위칭수단(M1~M8)은 상기 제1 내지 제8 게이트 전압(VL1~VL8)에 의해 온/오프되며 이에 따라 상기 제2 구동전압(VGL)을 접지시킨다. 한편, 상기 제1 내지 제8 스위칭수단(M1~M8)은 NMOS 트랜지스터 또는 PMOS 트랜지스터 중 선택된 어느 하나를 사용할 수 있으며 이에 따른 연결관계 또한 변경 가능 하다.
상기 제2 실시예에 따른 래치업 방지부(340)의 동작을 예를 들어 설명하면, 상기 제1 및 제3 전압 생성부(310, 330)에서 제1 및 제2 소스전압(VCH, VCL)의 생성이 완료되지 않은 즉, 제2 구동전압(VGL)의 생성이 이루어지지 않아야 할 시간일 경우, 상기 컨트롤 로직부(341)에서는 상기 제1 전압 생성부(310)의 트랜지스터 및 제2 전압 생성부(320)의 관통전류에 의해 생성되는 제2 구동전압(VGL)을 접지시키기 위한 제어신호(C)를 출력한다.
상기 제2 구동전압(VGL)을 접지시키기 위한 제어신호(C)가 출력되면 이를 상기 디코딩부(344) 및 레벨 시프팅부(345)에서 인가받고 상기 디코딩부(344)는 사용자에 의해 기 설정된 디코딩신호(D0)에 해당하는 선택신호(D1~D8)를 출력한다.
만약, 상기 스위칭부(346)의 스위칭수단(M1~M8) 중 4개의 스위칭수단(M1~M4)만을 사용하기로 설정된 경우 상기 디코딩신호(D0)에 의해 상기 디코딩부(344)는 '11110000'의 선택신호(D1~D8)를 출력하고 6개의 스위칭수단(M1~M6)을 사용하기로 설정된 경우 '11111100'의 선택신호(D1~D8)를 출력한다.
상기 선택신호(D0~D8)가 출력되면 상기 레벨 시프팅부(345)에서는 이를 인가받아 상기 선택신호(D0~D8)에 해당하는 게이트 전압(VL1~VL8)을 출력한다. 이때, 상기 레벨 시프팅부(345)는 상기 인가된 선택신호(D0~D8)가 '11110000'일 경우 제1 내지 제4 게이트 전압(VL1~VL4)을 하이 레벨(High Level)로 출력하고 제5 내지 제8 게이트 전압(VL1~VL8)을 로우 레벨(Low Level)로 출력하여 상기 스위칭부(346)에 전달한다.
상기 제1 내지 제8 게이트 전압(VL1~VL8)을 인가받은 스위칭부(346)는 상기 제1 내지 제8 게이트 전압(VL1~VL8)에 의해 온/오프 되어 상기 제2 구동전압(VGL)을 접지시킨다. 상기 제1 내지 제4 게이트 전압(VL1~VL4)이 하이 레벨이고 제5 내지 제8 게이트 전압(VL5~VL8)이 로우 레벨일 경우 상기 제1 내지 제4 스위칭수단(M1~M4)이 온 되어 상기 제2 구동전압을 접지시키고 제5 내지 제8 스위칭수단(M5~M8)은 오프 된다.
만약, 상기 제1 및 제3 전압 생성부(310, 330)에서 제1 및 제2 소스전압(VCH, VCL)의 생성이 완료되어 상기 제2 구동전압(VGL)이 생성되어야 할 시간일 경우, 상기 컨트롤 로직부(341)에서는 상기 제2 전압 생성부(320)에서 생성되는 제2 구동전압(VGL)을 접지시키기 않고 디스플레이 패널에 공급하기 위한 제어신호(C)를 출력한다.
이때, 상기 제어신호(C)에 의해 상기 디코딩부(344) 및 레벨 시프팅부(345)는 동작을 하지 않거나 또는 상기 레벨 시프팅부(345)에서 '00000000'의 로우 레벨을 갖는 게이트 전압(VL1~VL8)을 출력함으로써 상기 스위칭수단(M1~M8)을 모두 오프시킴에 따라 상기 제2 구동전압(VGL)을 접지시키지 않고 상기 디스플레이 패널에 공급한다.
이에 따라, 본 발명의 제2 실시예에 따른 래치업 방지부(340)는, 상기와 같은 동작에 의해 상기 제2 구동전압(VGL)이 생성되어야 할 시점 이전에 생성될 경우 이를 접지시키고 그 이후에 디스플레이 패널로의 공급이 원활히 이루어지도록 함으로써 래치업의 발생을 방지하게 되어 디스플레이 구동회로의 손상을 방지할 수 있 는 이점이 있다.
특히, 상기 래치업 방지부(340)는 상기 제1 내지 제3 전압 생성부(310, 320, 330)의 제작시 동일 기판에 제작할 수 있게 됨에 따라 래치업의 발생을 방지하기 위해 쇼트키 다이오드를 별도로 제작하여 부착해야 했던 종래의 구동회로보다 회로의 크기를 줄일 수 있고 공간적 여유로 인하여 구동회로와 디스플레이 패널과의 연성회로기판을 통한 연결을 용이하게 할 수 있으며, 생산 공정의 단축 및 재료비를 절감시킬 수 있어 생산효율을 향상시킬 수 있는 장점이 있다.
이상에서 설명한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
상술한 바와 같이, 본 발명에 따른 디스플레이 구동회로는, 제2 전압 생성부로부터 출력되는 제2 구동전압을 접지연결된 다수의 스위칭수단을 포함하는 래치업 방지부와 연결하여 기 설정된 시간 동안 제2 구동전압을 접지시킴으로써 래치업의 발생을 방지함에 따라 디스플레이 구동회로의 신뢰성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명에 따른 디스플레이 구동회로는, 디스플레이 구동회로 제작시 상기 래치업 방지부를 동시에 제작할 수 있어 디스플레이 구동회로와 디스플레이 패널과의 연결이 용이하고 구동회로의 크기를 줄일 수 있다. 아울러, 디스플레이 구동회로의 생산 공정을 단순화시킬 수 있으며 재료비를 절감시킬 수 있는 효과가 있다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 외부로부터 동일한 크기의 입력전압을 인가받아 서로 다른 크기의 전압을 각각 생성하는 제1 내지 제3 전압 생성부; 및
    상기 제2 전압 생성부와 연결되고, 상기 제2 전압 생성부로부터 출력되는 전압 중 하위 전압을 인가받아 기 설정된 시간 동안 접지시키는 래치업 방지부;
    를 포함하며,
    상기 래치업 방지부는,
    상기 제2 전압 생성부로부터 출력되는 전압 중 하위 전압의 공급을 제어하기 위한 제어신호를 출력하는 컨트롤 로직부;
    상기 컨트롤 로직부와 연결되고, 상기 제어신호와 사용자에 의해 기 설정된 디코딩신호를 인가받아 다수의 선택신호를 출력하는 디코딩부;
    상기 컨트롤 로직부 및 디코딩부와 연결되고, 상기 컨트롤 로직부로부터 제어신호 및 상기 디코딩부로부터 다수의 선택신호를 각각 인가받아 다수의 게이트 전압을 출력하는 레벨 시프팅부; 및
    상기 레벨 시프팅부와 연결되고, 상기 다수의 게이트 전압을 인가받아 상기 제2 전압 생성부로부터 출력되는 전압 중 하위 전압을 접지시키는 스위칭부;
    를 포함하는 것을 특징으로 하는 디스플레이 구동회로.
  6. 제5항에 있어서, 상기 스위칭부는,
    각각 게이트가 상기 레벨 시프팅부와 연결되고 소스가 상기 제2 전압 생성부와 연결되며 드레인이 접지된 다수의 스위칭수단을 포함하는 것을 특징으로 하는 디스플레이 구동회로.
  7. 제6항에 있어서,
    상기 스위칭수단의 각 소스는 상기 제2 전압 생성부로부터 출력되는 전압 중 하위 전압이 출력되는 출력단자와 연결되는 것을 특징으로 하는 디스플레이 구동회로.
  8. 제7항에 있어서,
    상기 다수의 스위칭수단은 NMOS 트랜지스터 또는 PMOS 트랜지스터 중 선택된 어느 하나인 것을 특징으로 하는 디스플레이 구동회로.
KR1020070065343A 2007-06-29 2007-06-29 디스플레이 구동회로 KR100879706B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070065343A KR100879706B1 (ko) 2007-06-29 2007-06-29 디스플레이 구동회로
TW097124368A TWI399720B (zh) 2007-06-29 2008-06-27 Display drive circuit
JP2008169274A JP2009015323A (ja) 2007-06-29 2008-06-27 ディスプレイ駆動回路
US12/165,652 US8232985B2 (en) 2007-06-29 2008-06-30 Display driving circuit including a latch-up prevention unit
CN2008101272582A CN101334977B (zh) 2007-06-29 2008-06-30 显示器驱动电路
JP2012001305A JP5504289B2 (ja) 2007-06-29 2012-01-06 ディスプレイ駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065343A KR100879706B1 (ko) 2007-06-29 2007-06-29 디스플레이 구동회로

Publications (2)

Publication Number Publication Date
KR20090001162A KR20090001162A (ko) 2009-01-08
KR100879706B1 true KR100879706B1 (ko) 2009-01-22

Family

ID=40197544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065343A KR100879706B1 (ko) 2007-06-29 2007-06-29 디스플레이 구동회로

Country Status (5)

Country Link
US (1) US8232985B2 (ko)
JP (2) JP2009015323A (ko)
KR (1) KR100879706B1 (ko)
CN (1) CN101334977B (ko)
TW (1) TWI399720B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130025057A (ko) 2011-09-01 2013-03-11 삼성전자주식회사 디스플레이 드라이버용 전원 회로
US9857707B2 (en) 2014-11-14 2018-01-02 Canon Kabushiki Kaisha Toner
US11522361B2 (en) 2019-02-19 2022-12-06 Honeywell International Inc. Single event latch-up protection for fault current residing inside the normal operating current range
CN110120196B (zh) * 2019-04-04 2021-05-07 深圳市华星光电半导体显示技术有限公司 电平转换控制电路与阵列基板驱动电路
CN113192450B (zh) * 2021-04-27 2023-10-31 京东方科技集团股份有限公司 一种显示装置以及使用方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020080239A (ko) * 2001-04-10 2002-10-23 가부시키가이샤 히타치세이사쿠쇼 전원회로를 내장한 반도체 집적회로, 액정표시 제어장치및 휴대용 전자기기

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3887093B2 (ja) * 1998-01-29 2007-02-28 株式会社 沖マイクロデザイン 表示装置
JP3809405B2 (ja) * 2001-08-03 2006-08-16 キヤノン株式会社 画像表示装置
JP3959253B2 (ja) * 2001-10-02 2007-08-15 株式会社日立製作所 液晶表示装置及び携帯型表示装置
JP2003243613A (ja) * 2002-02-20 2003-08-29 Hitachi Ltd 高耐圧アナログスイッチ集積回路
JP4315418B2 (ja) * 2002-04-02 2009-08-19 シャープ株式会社 画像表示装置
US7698573B2 (en) * 2002-04-02 2010-04-13 Sharp Corporation Power source apparatus for display and image display apparatus
JP3854905B2 (ja) * 2002-07-30 2006-12-06 株式会社 日立ディスプレイズ 液晶表示装置
KR100564575B1 (ko) * 2003-09-23 2006-03-29 삼성전자주식회사 부하제어 부스팅 장치, 부하량에 따라 자동적으로부스팅을 결정하고 커패시터 수가 적은 부스팅 파워시스템 및 그 방법
JP2005189834A (ja) * 2003-12-03 2005-07-14 Renesas Technology Corp 半導体装置およびその試験方法
JP4965069B2 (ja) * 2004-10-21 2012-07-04 ラピスセミコンダクタ株式会社 半導体集積回路
KR20060079593A (ko) * 2005-01-03 2006-07-06 삼성전자주식회사 래치-업을 방지한 통합 구동 칩 및 이를 이용한 표시장치
JP4984391B2 (ja) * 2005-01-07 2012-07-25 カシオ計算機株式会社 表示駆動装置及び表示装置並びにその駆動制御方法
KR100751454B1 (ko) * 2005-09-07 2007-08-23 삼성전자주식회사 디스플레이 장치
US7355437B2 (en) * 2006-03-06 2008-04-08 Altera Corporation Latch-up prevention circuitry for integrated circuits with transistor body biasing
KR100741471B1 (ko) * 2006-09-29 2007-07-20 삼성전자주식회사 래치-업이 발생하지 않는 부스팅 스킴
US7817388B2 (en) * 2008-03-27 2010-10-19 Himax Technologies Limited Latch-up protection circuit for LCD driver IC

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020080239A (ko) * 2001-04-10 2002-10-23 가부시키가이샤 히타치세이사쿠쇼 전원회로를 내장한 반도체 집적회로, 액정표시 제어장치및 휴대용 전자기기

Also Published As

Publication number Publication date
TWI399720B (zh) 2013-06-21
JP5504289B2 (ja) 2014-05-28
TW200917196A (en) 2009-04-16
US20090021505A1 (en) 2009-01-22
JP2012118541A (ja) 2012-06-21
CN101334977B (zh) 2011-07-27
KR20090001162A (ko) 2009-01-08
US8232985B2 (en) 2012-07-31
CN101334977A (zh) 2008-12-31
JP2009015323A (ja) 2009-01-22

Similar Documents

Publication Publication Date Title
CN106486082B (zh) 移位寄存器及其驱动方法、栅极驱动装置
US8395612B2 (en) Display driving circuit and display driving circuit
US20150171833A1 (en) Gate driver circuit outputting superimposed pulses
KR101809290B1 (ko) 레벨 시프터, 인버터 회로 및 시프트 레지스터
KR102656430B1 (ko) 시프트 레지스터 및 이를 이용한 표시장치
KR100370332B1 (ko) 주사선 구동 회로를 갖는 평면 표시 장치, 및 그 구동 방법
KR100879706B1 (ko) 디스플레이 구동회로
US7535451B2 (en) Liquid crystal drive method, liquid crystal display system, and liquid crystal drive control device in which one specified bit is changed at a switch between a positive phase and a negative phase
CN102201192B (zh) 电平移位电路、数据驱动器及显示装置
JP3841083B2 (ja) 昇圧回路、電源回路及び液晶駆動装置
JP5577930B2 (ja) 集積回路装置及び電子機器
US7295198B2 (en) Voltage booster circuit, power supply circuit, and liquid crystal driver
JP2009017546A (ja) レベルシフタ、界面駆動回路及び映像表示系統
US11100876B2 (en) Latch circuit based on thin-film transistor, pixel circuit and driving method, display apparatus
CN101388187B (zh) 应用于开关机的重置电路
JP2006208517A (ja) 半導体回路
KR101747969B1 (ko) 액정표시장치
KR20070101474A (ko) 연산 증폭기
JP2001265297A (ja) 走査線駆動回路およびその走査線駆動回路を有する平面表示装置ならびにその駆動方法
KR101137855B1 (ko) 표시장치의 구동회로 및 이의 구동방법
KR20080061825A (ko) 평판표시장치용 직류-직류 변환회로와 그 구동방법
JP2000163002A (ja) 半導体集積回路、液晶表示装置及び逆極性電圧生成回路
KR20090072736A (ko) 클럭신호 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 12