KR20060079593A - 래치-업을 방지한 통합 구동 칩 및 이를 이용한 표시장치 - Google Patents

래치-업을 방지한 통합 구동 칩 및 이를 이용한 표시장치 Download PDF

Info

Publication number
KR20060079593A
KR20060079593A KR1020050000031A KR20050000031A KR20060079593A KR 20060079593 A KR20060079593 A KR 20060079593A KR 1020050000031 A KR1020050000031 A KR 1020050000031A KR 20050000031 A KR20050000031 A KR 20050000031A KR 20060079593 A KR20060079593 A KR 20060079593A
Authority
KR
South Korea
Prior art keywords
power
output
unit
potential level
voltage
Prior art date
Application number
KR1020050000031A
Other languages
English (en)
Inventor
채종석
이건호
김범준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050000031A priority Critical patent/KR20060079593A/ko
Publication of KR20060079593A publication Critical patent/KR20060079593A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

래치-업 상태를 방지한 통합 구동 칩 및 이를 이용한 액정표시장치가 개시된다. 통합 구동 칩은 승압 회로부, 전원입력부, 전원출력부 및 래치-업 방지부를 포함한다. 승압 회로부는 기준 전압에 의해 소정 레벨 승압된 복수 개의 출력전원을 생성한다. 전원입력부는 승압 회로부를 구동하는 전원전압을 제공한다. 전원출력부는 승압 회로부에서 출력되어 전원전압의 전위 레벨로 형성된 제1 출력전원에 의해 프리 챠지되며, 프리 챠지된 전위 레벨을 기준으로 승압 회로부에서 생성된 제2 출력전원을 출력한다. 래치-업 방지부는 전원입력부와 전원출력부를 연결하고, 제1 출력전원이 전원전압의 전위 레벨보다 낮은 경우 활성화되어 전원출력부의 전위 레벨을 상기 전원입력부의 전위 레벨에 근사한 전위 레벨로 형성한다. 래치-업 현상을 방지하여 표시장치의 표시 품질을 향상시킬 수 있다.

Description

래치-업을 방지한 통합 구동 칩 및 이를 이용한 표시장치{UNIFIED DRIVING INTEGRATED CIRCUIT PREVENT LATCH-UP AND DISPLAY DEVICE USING THE SAME}
도 1은 일반적인 통합 구동 칩을 개략적으로 도시한 회로도이다.
도 2a와 도2b는 도 1에 도시된 회로가 고온에서 동작하는 경우의 전압 승압지연 현상을 도시한 개념도이다.
도 3은 도 1에 도시된 회로가 고온에서 동작하는 경우의 출력 파형도이다.
도 4는 본 발명의 일 실시에에 의한 액정표시장치를 개략적으로 도시한 블록도이다.
도 5는 본 발명의 일 실시예에 의한 TFT 기판으로 구성한 디스플레이 유닛을 개략적으로 도시한 도면이다.
도 6은 본 발명의 일 실시예에 의한 통합 구동 칩을 개략적으로 도시한 회로도이다.
도 7은 본 발명의 일 실시예에 의한 통합 구동 칩이 고온에서 동작하는 경우의 출력 파형도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100, 300 : 통합 구동 칩 110, 310 : 승압 회로부
120, 320 : 제1 전원입력라인 130, 330 : 제1 전원출력라인
140, 340 : 제2 전원입력라인 150, 350 : 제2 전원출력라인
200 : 디스플레이 유닛 210 : 게이트 구동부
220 : 액정표시패널
본 발명은 통합 구동 칩 및 이를 이용한 표시장치에 관한 것으로서, 보다 상세하게는 래치-업 현상을 방지한 통합 구동 칩 및 이를 갖는 표시장치에 관한 것이다.
일반적으로 액정표시장치는 전계의 세기에 따라서 광투과도가 변경되는 액정을 이용하여 디스플레이를 수행하는 장치로 정의할 수 있다. 이와 같은 액정표시장치는 얇은 두께를 갖는 평판 타입의 표시장치로 구현할 수 있는 장점을 갖는다.
이와 같은 장점을 갖는 액정표시장치는 휴대폰과 같은 통신 장치 및 휴대용 컴퓨터 또는 데스크탑용 컴퓨터의 디스플레이 장치로 폭넓게 사용되고 있다.
상기한 액정표시장치는 구동 방식의 차이로 스위칭 소자 및 TN액정을 이용한 액티브 매트릭스(Active matrix) 표시방식과 STN 액정을 이용한 패시브 매트릭스(passive matrix)표시 방식으로 분류할 수 있다.
이 두 방식의 큰 차이점은 액티브 매트릭스 표시 방식은 TFT-LCD(Thin Film Transistor-Liquid Crystal Display)에 사용되며, 이것은 TFT를 스위치로 이용하여 LCD를 구동하는 방식이다. 패시브 매트릭스 표시 방식은 상기 액티브 매트릭스 표 시 방식과는 달리 트랜지스터를 사용하지 않기 때문에 이와 관련한 복잡한 회로를 필요로 하지 않는다.
상기 TFT-LCD는 TFT 기판, TFT 기판에 대향하는 컬러필터(color filter) 기판 및 상기 양 기판 사이에 개재되어 전기적인 신호가 인가됨에 따라 광의 투과율을 변경시키는 액정으로 이루어진 액정표시패널(liquid crystal display panel)을 포함한다. 상기 TFT는 상기 액정표시패널에 전기적 신호를 전달 및 제어하는 역할을 수행한다. 이에 의해 상기 액정은 분자 배열을 달리하여 광의 투과를 제어하고, 투과된 광은 칼라 필터를 통과하면서 원하는 색과 영상을 표시한다.
상기한 바와 같이, TFT-LCD로 소정의 영상을 표시하기 위해서는 스위칭 트랜지스터(ST)의 게이트에 게이트 하이 전압과 게이트 로우 전압이 선택적으로 제공되어야 한다. 이를 위해, 게이트 하이 전압과 게이트 로우 전압을 생성하여 제공해야 하는데 이에 관해 설명하면 다음과 같다.
도 1은 일반적인 통합 구동 칩을 개략적으로 도시한 회로도이고, 도 2a와 도2b는 도 1에 도시된 회로가 고온에서 동작하는 경우의 전압 승압지연 현상을 도시한 개념도이며, 도 3은 도 1에 도시된 회로가 고온에서 동작하는 경우의 출력 파형도이다.
도 1 내지 도 2b를 참고하면, 일반적인 통합 구동 칩(100)은 승압 회로부(110), 제1 전원입력라인(120), 제1 전원출력라인(130), 제2 전원입력라인(140), 제2 전원출력라인(150) 및 복수 개의 트랜지스터들(Tr1, Tr2)로 형성된다.
도 1에는 통합 구동 칩(100) 구성 요소 중 액정표시패널을 구동하기 위한 복 수 개의 전원전압을 생성하여 제공하는 승압 회로부(110)의 출력부가 도시된다. 특히, 상기 복수 개의 전원전압 중에서 액정표시패널의 스위칭 소자인 TFT의 구동을 제어하는 게이트 하이 전압(VGH)와 게이트 로우 전압(VGL)을 출력하는 출력부가 도시된다.
승압 회로부(110)는 외부로부터 제공되는 제1 전원전압(VCI)과 제2 전원전압(VSS)에 의해 구동되고, 액정표시패널을 구동하기 위한 복수 개의 전원전압을 출력한다. 제1 출력전원(DDVDH)은 제1 입력전원(VCI)에 의해 구동된 승압 회로부(150)에 의해 생성되어 제1 전원출력라인(130)으로 출력된다. 제1 출력전원(DDVDH)은 액정표시패널로 제공하는 복수 개의 전원전압을 승압 회로부(150)에서 출력하기 위한 기준전원으로 사용된다.
이 때, 승압 회로부(110)는 게이트 하이 전압(VGH)을 생성하여 액정표시장치에 제공함에 있어서, 복수 개의 전원전압을 생성하는 기준전압으로 사용되는 제1 출력전원(DDVDH)을 생성하여 제1 전원출력라인(130)으로 출력한다. 제1 출력전원(DDVDH)은 제1 전원전압(VCI)의 전위 레벨에 근사한 전위 레벨로 형성되고, 제1 출력전원(DDVDH)에 의해 제1 전원출력라인(130)은 제1 전원전압(VCI)의 전위 레벨에 근사한 전위 레벨로 프리 챠지된다. 이에 의해, 승압 회로부(110)는 제1 출력전원을 승압하여 게이트 하이 전압(VGH)을 생성한다. 생성된 게이트 하이 전압(VGH)는 제1 전원출력라인(130)을 통해 액정표시패널로 제공된다.
동일한 원리로, 승압 회로부(110)는 제2 전원입력라인(140)으로부터 제공되는 제2 전원전압(VSS)을 기준으로 게이트 로우 전압(VGL)을 생성하여 2 전원출력라 인(150)의 통해 액정표시패널로 제공한다.
도 2a에 도시된 바와 같이 고온의 조건이 아닌 상태에서는 도 1에 도시된 통합 구동 칩(100)은 제1 전원전압(VCI)이 입력됨에 따라 일정 시간 내에 제1 출력전압(DDVDH)이 승압되어 출력된다. 그러나, 회로의 동작이 고온에서 이루어지는 경우, 고온으로 갈수록 전류의 흐름 속도는 저하된다. 따라서, 도 1에 도시된 바와 같이 통합 구동 칩(100)을 설계하면, 도 2b와 도 3에 도시된 바와 같이 제1 전원출력라인(130)의 전위 레벨의 상승 시간이 지연된다(RELEASE DDVDH). 도 3에 도시된 그래프의 x축 방향은 시간을 의미하고, 하나의 단위 눈금이 200ns이며, y축 방향은 전압을 의미하고, 하나의 단위 눈금이 1V로 형성된다.
상기한 전위 레벨 상승의 지연 시간으로 인하여 도 1에 도시된 회로가 구동 시 제1 전원출력라인(130)을 프리 챠지하기 위해 승압 회로부(110)에서 출력되는 제1 출력전원(DDVDH)이 제1 전원입력라인(120)을 통해 제공되는 제1 입력전원(VCI)보다 낮은 레벨로 형성될 경우 제1 트랜지스터(Tr1)가 턴-온되어 제1 전원입력라인(120)에 흐르는 전류가 제2 전원출력라인(150)으로 흐르게 된다.
또한, 상기한 이유로 고전위로 형성된 제2 전원출력라인(150)의 전위에 의해 제2 트랜지스터(Tr2)가 활성화되어 제1 전원출력라인(130)에 흐르는 전류가 제2 전원입력라인(140)으로 이동하게 된다.
따라서, 제1 전원출력라인(130)에 전위가 승압을 이루지 못하게 되어 통합 구동 칩(100)은 래치-업(Latch-Up) 상태에 빠지게 된다. 이로 인하여 모든 승압단이 승압을 이루지 못하게 되고, 액정표시장치에서 화면 흐림 현상이나 영상을 표시 하지 못하는 등의 문제점이 발생하게 된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 래치-업 상태를 방지할 수 있는 통합 구동 칩을 제공하는데 있다.
본 발명의 다른 목적은 래치-업 상태를 방지함으로써, 표시 품질을 향상시킨 표시장치를 제공하는데 있다.
상기한 본 발명의 목적을 달성하기 위하여 하나의 특징에 따른 통합 구동 칩은 승압 회로부, 전원입력라인, 전원출력라인 및 래치-업 방지부를 포함한다. 상기 전원입력라인은 상기 승압 회로부를 구동하는 전원전압을 제공한다. 상기 전원출력라인은 상기 승압 회로부에서 출력되어 상기 전원전압의 전위 레벨로 형성된 제1 출력전원에 의해 프리 챠지되며, 상기 프리 챠지 된 전위 레벨을 기준으로 상기 승압 회로부에서 생성된 제2 출력전원을 출력한다. 상기 래치-업 방지부는 상기 전원입력라인과 상기 전원출력라인을 연결하고, 상기 제1 출력전원이 상기 전원전압의 전위 레벨보다 낮은 경우 활성화되어 상기 전원출력라인의 전위 레벨을 상기 전원입력라인의 전위 레벨에 근사한 전위 레벨로 형성한다.
상기 래치-업 방지부는 상기 전원입력라인과 상기 전원출력라인의 전위차에 의해 활성화되는 스위칭 소자로 형성하고, 상기 스위칭 소자는 쇼트키 다이오드로 형성한다.
상기한 본 발명의 목적을 달성하기 위하여 다른 하나의 특징에 따른 통합 구 동 칩은 승압 회로부, 제1 전원입력부, 제1 전원출력부, 제2 전원입력부, 제2 전원출력부 및 래치-업 방지부를 포함한다. 상기 제1 전원입력부는 상기 승압 회로부를 구동하는 제1 전원전압을 제공하고, 상기 제1 전원출력부는 상기 승압 회로부에서 출력되어 상기 제1 전원전압의 전위 레벨로 형성된 제1 출력전원에 의해 프리 챠지되며, 상기 프기 챠지된 전위 레벨을 기준으로 상기 승압 회로부에서 생성된 제2 출력전원을 출력한다. 상기 제2 전원입력부는 상기 승압 회로부를 구동하는 제2 전원전압을 제공한다. 상기 제2 전원출력부는 상기 승압 회로부에 의해 생성되고, 상기 제2 전원전압의 전위 레벨을 기준으로 상기 제2 전원전압의 전위 레벨에 근사한 전위 레벨로 형성되는 제3 출력전원을 출력한다. 상기 래치-업 방지부는 상기 제1 전원입력부와 상기 제1 전원출력부를 연결하고, 상기 제1 출력전원이 상기 제1 전원전압의 전위 레벨보다 낮은 경우 활성화되어 상기 제1 전원출력부의 전위 레벨을 상기 제1 전원입력부의 전위 레벨에 근사한 전위 레벨로 형성한다.
상기한 본 발명의 다른 목적을 달성하기 위하여 하나의 특징에 따른 표시장치는 표시패널, 게이트 구동부 및 통합 구동 칩을 포함한다. 상기 표시패널은 영상을 표시한다. 상기 게이트 구동부는 상기 표시패널의 구동을 제어한다. 상기 통합 구동 칩은 상기 게이트 구동부에 상기 표시패널을 구동하기 위한 전기적인 신호들을 제공하는 승압 회로부와, 상기 승압 회로부를 구동하는 전원전압을 제공하는 전원입력라인과, 상기 승압 회로부에서 출력되어 상기 전원전압의 전위 레벨로 형성된 제1 출력전원에 의해 프리 챠지되며, 상기 프리 챠지된 전위 레벨을 기준으로 상기 승압 회로부에서 생성된 제2 출력전원을 출력하는 전원출력라인 및 상기 전원 입력라인과 상기 전원출력라인을 연결하고, 상기 제1 출력전원이 상기 전원전압의 전위 레벨보다 낮은 경우 활성화되어 상기 전원입력라인과 상기 전원출력라인의 전압 레벨을 상기 전원입력라인의 전위 레벨에 근사한 전위 레벨로 형성하는 래치-업 방지부를 구비한다.
이러한 통합 구동 칩 및 이를 이용한 표시장치에 의하면, 고온에서 발생하는 래치-업 상태를 방지하고, 래치-업 상태에 의한 출력전압의 승압 지연 현상을 방지하여 표시장치의 표시 품질을 향상시킬 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 4는 본 발명의 일 실시예에 의한 액정표시장치를 개략적으로 도시한 블록도이고, 도 5는 본 발명의 일 실시예에 의한 TFT 기판으로 구성한 디스플레이 유닛을 개략적으로 도시한 도면이다.
도 4와 도 5를 참고하면, 본 발명의 일 실시예에 의한 액정표시장치는 디스플레이 유닛(200) 및 통합 구동 칩(300)을 포함한다.
디스플레이 유닛(200)은 게이트 구동부(210)와 액정표시패널(220)을 포함한다.
게이트 구동부(210)는 게이트 인쇄회로기판(260) 및 게이트 테이프 캐리어 패키지(Tape Carrier Package; 이하, TCP)(262) 및 게이트 구동 칩(264)을 포함한다.
액정표시패널(220))은 TFT 기판(222), 컬러필터(Color Filter) 기판(도시되 지 않음) 및 TFT 기판(222)과 상기 컬러필터 기판 사이에 위치하는 액정(LC)을 포함한다.
TFT 기판(222)에는 표시 셀 어레이 회로(224)가 형성되고, 소오스 인쇄회로기판(240)과 액정표시패널(220)은 데이터 TCP(242)에 의해 전기적으로 연결되고, 게이트 인쇄회로기판(260)과 액정표시패널(220)은 게이트 TCP(262)에 의해 전기적으로 연결된다. 여기서, 데이터 TCP(242)에는 소오스 인쇄회로기판(240)으로부터 입력되는 데이터 신호를 수평라인별로 액정표시패널(220)에 제공하는 데이터 구동칩(244)이 형성되고, 게이트 TCP(262)에는 게이트 인쇄회로기판(260)으로부터 입력되는 게이트 구동신호를 액정표시패널(220)에 순차적으로 제공하는 게이트 구동 칩(264)이 형성된다.
표시 셀 어레이 회로(224)는 컬럼 방향으로 연장된 m 개의 데이터 라인들(DL1~DLm)과 로우방향으로 연장된 n 개의 스캔 라인들(SL1~SLn)을 포함한다.
상기 데이터 라인들(DL1~DLm)과 스캔 라인들(SL1~SLn)의 각 교차점들에는 TFT로 구성되는 스위칭 트랜지스터(ST)가 형성된다. 일예로, 스위칭 트랜지스터(ST1)의 제1 극인 드레인은 데이터 라인(DL1)에 연결되고, 제2 극인 게이트는 스캔 라인(SL1)에 연결되며, 제3 극인 소오스는 투명화소전극(PE)에 연결된다. 또한, 상기 투명화소전극(PE)과 컬러필터 기판에 형성된 투명공통전극(CE)의 사이에 액정(LC)이 위치하게 된다.
그러므로, 상기 스위칭 트랜지스터(ST)가 선택적으로 활성화되고, 투명화소전극(PE)과 투명공통전극(CE) 사이에 인가된 전압에 의해 액정배열이 제어되어 통 과되는 광량을 제어하여 각 픽셀의 계조 표시를 하게 된다.
통합 구동 칩(300)은 액정표시패널(200)을 구동하기 위한 구동 전압 및 제어 신호들을 생성하여 출력한다. 통합 구동 칩(300)은 일예로, 타이밍 컨트롤러, DC/DC 컨버터(converter), 감마전압 생성부를 포함한 구조로 형성될 수 있다. 통합 구동 칩(300)에서 제공하는 제어 신호 및 생성된 전원전압에 의해 게이트 구동 칩(264) 및 데이터 구동 칩(244)이 구동된다. 게이트 및 데이터 구동 칩(264, 244)은 각각 액정표시패널(220)에 형성된 스캔 라인(SL)과 데이터 라인(DL)에 각각 스캔 신호 및 데이터 신호를 제공하여 액정표시패널에 소정의 영상을 표시한다.
도 6은 본 발명의 일 실시예에 의한 통합 구동 칩을 개략적으로 도시한 회로도이고, 도 7은 본 발명의 일 실시예에 의한 통합 구동 칩이 고온에서 동작하는 경우의 출력 파형도이다. 특히, 통합 구동 칩의 내부 회로 중에서 도 5에 도시된 게이트 TCP(160)에 연결되어, 상기 스캔 라인들(SL)에 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 출력하는 출력부를 도시한 회로도이다.
도 6과 도 7을 참고하면, 본 발명의 일 실시예에 의한 통합 구동 칩(300)은 승압 회로부(310), 제1 전원입력라인(320), 제1 전원출력라인(330), 제2 전원입력라인(340), 제2 전원출력라인(350) 및 래치-업 방지부(360)를 포함한다.
청구 범위에 사용된 전원 입력부, 전원 출력부, 제1 전원입력부, 제1 전원출력부, 제2 전원입력부 및 제2 전원출력부의 용어는 전원입력라인, 전원출력라인, 제1 전원입력라인, 제1 전원 출력라인, 제2 전원입력라인 및 제2 전원출력라인을 각각 지칭한다.
승압 회로부(310)는 통합 구동 칩(300)의 내부에 형성한다. 더욱 상세하게는 도 5에 도시된 액정표시패널(200)에 동작 전압을 인가하는 DC/DC 컨버터(도시되지 않음)의 내부에 형성한다. 승압 회로부(310)는 일정한 기준 전압에 의해 소정 레벨로 승압된 각각의 동작 전압을 게이트 또는 데이터 TCP를 통하여 액정표시패널(200)에 제공한다.
제1 전원입력라인(320)은 외부에서 제공되는 제1 전원전압(VCI)을 승압 회로부(310)로 제공하고, 제공된 제1 전원전압(VCI)에 의해 승압 회로부(310)가 구동한다.
제1 전원출력라인(330)은 제1 전원전압(VCI)에 의해 구동하는 승압 회로부(310)에서 승압이 이루어져 생성된 제1 출력전압(DDVDH)을 액정표시패널, 보다 상세하게는 도 4에 도시된 게이트 구동부(210)로 제공한다. 또한, 제1 출력전압(DDVDH)을 기준으로 소정 레벨로 승압된 게이트 하이 전압(VGH)을 액정표시패널로 제공한다.
제2 전원입력라인(340)은 외부에서 제공되는 제2 전원전압(VSS)을 승압 회로부(310)로 제공한다. 제2 전원전압(VSS)은 접지전원(GND)의 전위 레벨로 제공되며, 제1 전원전압(VCI)과 제2 전원전압(VSS)에 의해 승압 회로부(310)가 구동된다.
제2 전원출력라인(350)은 0 전위의 상태에서 승압 회로부(310)에서 생성된 게이트 로우 전압(VGL)을 입력받고, 이를 액정표시패널로 제공한다. 또한, 제2 전원출력라인(350)은 제2 전원입력라인(340)의 접지전원(GND)을 기준으로 게이트 로우 전압(VGL)을 승압 회로부(310)에서 생성하여 액정표시패널로 제공한다.
또한, 제2 전원출력라인(350)은 제1 다이오드(D1)를 통해 제2 전원입력라인(340)과 연결한다. 이러한 연결 구조를 통해 제2 전원출력라인(350)의 전위 레벨이 제2 전원입력라인(340)의 전위 레벨(GND)보다 높은 레벨로 형성되는 경우 제1 다이오드(D1)를 통해 제2 전원출력라인(350)의 전류가 제2 전원입력라인(340)으로 이동하게 되고, 이에 의해 제2 전원출력라인(340)의 전위 레벨은 제2 전원입력라인(340)의 전위 레벨에 근사한 전위 레벨로 형성된다. 따라서, 제2 전원출력라인(350)을 통해 액정표시패널로 제공되는 게이트 로우 전압(VGL)은 제2 전원입력라인(340)에 의해 승압 회로부(310)로 제공되는 접지전압(GND)과 근사한 전위 레벨로 제공된다.
또한, 통합 구동 칩(300)은 승압 회로부(310)의 구동 및 출력을 제어하기 위한 스위칭 트랜지스터들(Tr1, Tr2)을 더 포함한다.
제1 트랜지스터(Tr1)는 승압 회로부(310)로 인가되는 승압 회로부(310)를 구동하는 제1 전원전압(VCI)의 입력을 제어한다.
제2 트랜지스터(Tr2)는 액정표시패널로 제공되며 TFT를 활성화시키는 게이트 하이 전압(VGH)이 액정표시패널로 선택적으로 제공되도록 제어한다.
일예로, 제1 및 제2 트랜지스터(Tr1, Tr2)는 모스 트랜지스터로 형성되고, 제1 트랜지스터(Tr1)는 피모스(PMOS) 트랜지스터로 형성되며, 제2 트랜지스터(Tr2)는 피모스(NMOS) 트랜지스터로 형성된다.
동작 시, 제1 전원입력라인(320)을 통해 승압 회로부(310)로 제공되는 제1 전원전압(VCI)과 제2 전원입력라인(340)을 통해 승압 회로부(310)로 제공되는 제2 전원전압(VSS)에 의해 승압 회로부(310)가 구동된다. 승압 회로부(310)는 제1 전원출력라인(330)을 통해 출력되는 제1 출력전압(DDVDH)을 제1 전원전압(VCI)의 전위 레벨과 근사한 전위 레벨로 형성한 후, 게이트 하이 전압(VGH)을 생성하여 제1 전원출력라인(330)을 통해 액정표시패널로 제공한다.
또한, 승압 회로부(310)는 제2 전원출력라인(340)을 통해 출력되는 게이트 로우 전압(VGL)을 제2 전원전압(VSS)의 전위 레벨과 근사한 전위 레벨로 형성하여 액정표시패널로 제공한다.
상기한 바와 같이 통합 구동 칩(300)이 고온의 조건 하에서 구동하는 경우 제1 전원출력라인(330)을 통해 액정표시패널로 제공되는 제1 출력전원(DDVDH)이 제1 전원입력라인(320)을 통해 제공되는 제1 전원전원(VCI)보다 낮은 레벨로 형성되면, 제1 트랜지스터(Tr1)가 턴-온되어 제1 전원입력라인(320)에 흐르는 전류가 제2 전원출력라인(350)으로 흐르게 된다.
또한, 고전위로 형성된 제2 전원출력라인(350)의 전위에 의해 제2 트랜지스터(Tr2)가 활성화되어 제1 전원출력라인(330)에 흐르는 전류가 제2 전원입력라인(340)으로 이동하게 된다.
이에 의해 제1 전원출력라인의 전압이 고온으로 갈수록 승압이 지연되기 때문에 승압 회로부가 래치-업 상태로 구동된다.
이를 방지하기 위해 본 발명의 일 실시예에 의한 통합 구동 칩(300)은 제1 전원입력라인(320)과 제2 전원출력라인(330)을 연결한 래치-업 방지부(360)를 포함한다.
래치-업 방지부(360)는 제2 다이오드(D2)를 포함한다. 래치-업 방지부(360)는 제1 전원입력라인(320)의 전위가 제1 전원출력라인(330)의 전위보다 높게 형성된 경우 제2 다이오드(D2)를 통해 제1 전원입력라인(320)의 전류가 제1 전원출력라인(330)으로 이동하게 되어 제1 전원출력라인(330)의 전위가 제1 전원입력라인(320)의 전위 레벨로 프리 챠지된다. 일예로, 제2 다이오드(D2)는 쇼트키 다이오드로 형성된다.
따라서, 도 7의 파형도에서 도시된 바와 같이 고온의 조건 하에서 통합 구동 칩(300)이 동작하는 경우에 승압 회로부(310)에서 승압의 기준 전압으로 사용하는 제1 출력전압(DDVDH)을 미리 제1 전원전압(VCI)을 기준으로 소정의 전위 레벨로 형성하기 때문에 제1 전원출력라인(330)이 전위가 낮아져 승압 회로부(310)가 래치-업 상태로 되는 것을 방지할 수 있다. 도 7에 도시된 그래프의 x축 방향은 시간을 의미하고, 하나의 단위 눈금이 200ns이며, y축 방향은 전압을 의미하고, 하나의 단위 눈금이 1V로 형성된다.
또한, 제1 전원출력라인(330)이 미리 소정의 전위 레벨로 형성되어 있기 때문에 TFT-LCD에 사용되는 스위칭 소자인 TFT에 게이트 하이 전압을 인가하기 위해 승압 회로부(310)에서 전압의 승압 시 승압 시간이 감소되기 때문에 고속 스위칭 동작이 가능하다.
상기와 같은 본 발명에 따르면, 액정표시패널을 구동하기 위한 통합 구동 칩이 래치-업 상태를 도달하는 방지하여 화면 흐림 현상이나 화면이 표시되지 않는 등의 표시불량을 방지함으로써, 액정표시장치의 표시 품질을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 승압 회로부;
    상기 승압 회로부를 구동하는 전원전압을 제공하는 전원입력부;
    상기 승압 회로부에서 출력되어 상기 전원전압의 전위 레벨로 형성된 제1 출력전원에 의해 프리 챠지되며, 상기 프리 챠지 된 전위 레벨을 기준으로 상기 승압 회로부에서 생성된 제2 출력전원을 출력하는 전원출력부; 및
    상기 전원입력부와 상기 전원출력부를 연결하고, 상기 제1 출력전원이 상기 전원전압의 전위 레벨보다 낮은 경우 활성화되어 상기 전원출력부의 전위 레벨을 상기 전원입력부의 전위 레벨에 근사한 전위 레벨로 형성하는 래치-업 방지부를 포함하는 통합 구동 칩.
  2. 제1항에 있어서, 상기 래치-업 방지부는 상기 전원입력부와 상기 전원출력부의 전위차에 의해 활성화되는 스위칭 소자로 형성된 것을 특징으로 하는 통합 구동 칩.
  3. 제2항에 있어서, 상기 스위칭 소자는 쇼트키 다이오드로 형성된 것을 특징으로 하는 통합 구동 칩.
  4. 승압 회로부;
    상기 승압 회로부를 구동하는 제1 전원전압을 제공하는 제1 전원입력부;
    상기 승압 회로부에서 출력되어 상기 제1 전원전압의 전위 레벨로 형성된 제1 출력전원에 의해 프리 챠지되며, 상기 프기 챠지된 전위 레벨을 기준으로 상기 승압 회로부에서 생성된 제2 출력전원을 출력하는 제1 전원출력부;
    상기 승압 회로부를 구동하는 제2 전원전압을 제공하는 제2 전원입력부;
    상기 승압 회로부에 의해 생성되고, 상기 제2 전원전압의 전위 레벨을 기준으로 상기 제2 전원전압의 전위 레벨에 근사한 전위 레벨로 형성되는 제3 출력전원을 출력하는 제2 전원출력부; 및
    상기 제1 전원입력부와 상기 제1 전원출력부를 연결하고, 상기 제1 출력전원이 상기 제1 전원전압의 전위 레벨보다 낮은 경우 활성화되어 상기 제1 전원출력부의 전위 레벨을 상기 제1 전원입력부의 전위 레벨에 근사한 전위 레벨로 형성하는 래치-업 방지부를 포함하는 통합 구동 칩.
  5. 제4항에 있어서, 상기 래치-업 방지부는 상기 제1 전원공급부와 상기 제2 전원공급부의 전위차에 의해 활성화되는 스위칭 소자로 형성된 것을 특징으로 하는 통합 구동 칩.
  6. 제5항에 있어서, 상기 스위칭 소자는 쇼트키 다이오드로 형성된 것을 특징으로 하는 통합 구동 칩.
  7. 영상을 표시하는 표시패널;
    상기 표시패널의 구동을 제어하는 게이트 구동부; 및
    상기 게이트 구동부에 상기 표시패널을 구동하기 위한 전기적인 신호들을 제공하는 승압 회로부와, 상기 승압 회로부를 구동하는 전원전압을 제공하는 전원입력부와, 상기 승압 회로부에서 출력되어 상기 전원전압의 전위 레벨로 형성된 제1 출력전원에 의해 프리 챠지되며, 상기 프리 챠지된 전위 레벨을 기준으로 상기 승압 회로부에서 생성된 제2 출력전원을 출력하는 전원출력부 및 상기 전원입력부와 상기 전원출력부를 연결하고, 상기 제1 출력전원이 상기 전원전압의 전위 레벨보다 낮은 경우 활성화되어 상기 전원입력부와 상기 전원출력부의 전압 레벨을 상기 전원입력부의 전위 레벨에 근사한 전위 레벨로 형성하는 래치-업 방지부를 구비한 통합 구동 칩을 포함하는 것을 특징으로 하는 표시장치.
KR1020050000031A 2005-01-03 2005-01-03 래치-업을 방지한 통합 구동 칩 및 이를 이용한 표시장치 KR20060079593A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050000031A KR20060079593A (ko) 2005-01-03 2005-01-03 래치-업을 방지한 통합 구동 칩 및 이를 이용한 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050000031A KR20060079593A (ko) 2005-01-03 2005-01-03 래치-업을 방지한 통합 구동 칩 및 이를 이용한 표시장치

Publications (1)

Publication Number Publication Date
KR20060079593A true KR20060079593A (ko) 2006-07-06

Family

ID=37171203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050000031A KR20060079593A (ko) 2005-01-03 2005-01-03 래치-업을 방지한 통합 구동 칩 및 이를 이용한 표시장치

Country Status (1)

Country Link
KR (1) KR20060079593A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909964B1 (ko) * 2007-05-14 2009-07-29 삼성전자주식회사 래치업을 방지하는 전압 발생기
CN101334977B (zh) * 2007-06-29 2011-07-27 美格纳半导体有限公司 显示器驱动电路
CN110335571A (zh) * 2019-06-27 2019-10-15 惠科股份有限公司 一种驱动装置、驱动方法和显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909964B1 (ko) * 2007-05-14 2009-07-29 삼성전자주식회사 래치업을 방지하는 전압 발생기
CN101334977B (zh) * 2007-06-29 2011-07-27 美格纳半导体有限公司 显示器驱动电路
CN110335571A (zh) * 2019-06-27 2019-10-15 惠科股份有限公司 一种驱动装置、驱动方法和显示面板

Similar Documents

Publication Publication Date Title
US8605027B2 (en) Shift register, display device having the same and method of driving the same
US8395612B2 (en) Display driving circuit and display driving circuit
RU2488180C1 (ru) Сдвиговый регистр, устройство отображения, снабженное таковым, и способ возбуждения сдвигового регистра
US20170169778A1 (en) Goa circuit of reducing power consumption
JP2004295126A (ja) シフトレジスタ及びこれを有する表示装置
US20150287376A1 (en) Gate driver and display device including the same
US20060022920A1 (en) Display device and driving method thereof
CN101247077A (zh) 升压电路、电源电路及液晶驱动装置
KR20010094921A (ko) 주사선 구동 회로를 갖는 평면 표시 장치, 및 그 구동 방법
JP4204204B2 (ja) アクティブマトリクス型表示装置
KR20040086516A (ko) 쉬프트 레지스터 및 이를 갖는 표시 장치
KR100750448B1 (ko) 표시 장치
KR100862945B1 (ko) 칩 온 글래스 타입의 액정 표시 장치
KR100497455B1 (ko) 액티브 매트릭스형 표시 장치
KR100465472B1 (ko) 액티브 매트릭스형 표시 장치
KR101241139B1 (ko) 액정표시장치 및 이의 구동방법
US20080106316A1 (en) Clock generator, data driver, clock generating method for liquid crystal display device
KR20060079593A (ko) 래치-업을 방지한 통합 구동 칩 및 이를 이용한 표시장치
US20070001988A1 (en) Line-on-glass liquid crystal display apparatus and driving method thereof
JP2014107001A (ja) シフトレジスタ回路および画像表示装置
KR20060072316A (ko) 액정표시장치
KR101272176B1 (ko) 액정표시장치
KR20110030230A (ko) 액정표시장치 구동방법
JP4278314B2 (ja) アクティブマトリクス型表示装置
US20090167745A1 (en) Data line driving circuit, driver I C and display apparatus

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination