JP5172365B2 - 電源回路およびこれを備えた電子機器 - Google Patents

Description

本発明は、過電圧保護機能を有する電源回路、およびこれを備えた電子機器に関する。

近年、携帯電話機、ＰＤＡ［Personal Digital Assistants］、デジタルカメラ等の電子機器に搭載されている液晶表示装置（ＬＣＤ）の照明源（バックライトまたはフロントライト）として、耐久性、発光効率、占有面積等の点で優れている白色発光ダイオードが用いられるようになってきている。

この白色発光ダイオードを発光させるためには、比較的高い順方向電圧が必要である。また、照明源としては複数の白色発光ダイオードが用いられるところ、これらの輝度を均一にするために、それぞれが直列に接続されることが多い。そのため、このような照明源としての白色発光ダイオードの駆動には、携帯機器等に内蔵されている電池からの直流電圧よりも、高い直流電圧が必要となる。

また携帯機器への映像配信等に伴い、ディジタルチューナを搭載する携帯機器が普及しつつあるが、このような携帯機器の電圧源としては、３０Ｖ〜４０Ｖ程度が必要となる。このような場合も、携帯機器に内蔵されている電池からの直流電圧よりも、高い直流電圧が必要となる。

そこで、このような電池からの直流電圧よりも高い直流電圧を発生させる回路として、従来、昇圧型の電源回路が用いられている。かかる電源回路（ＬＥＤドライバ回路）の電気的構成について、図１３を参照しながら説明する。

図１３に示すように当該電源回路１は、リチウムイオン電池等の直流電源１１、入力コンデンサ１２、コイル１３、ダイオード（整流素子）１４、出力コンデンサ１５、抵抗（出力電流設定抵抗）Ｒ１、及び、１つのパッケージにＩＣ化されコイル１３に対するエネルギーの蓄積／放出を切り換えて昇圧動作を行う、昇圧チョッパレギュレータＩＣ２から構成されている。電源回路１は、例えば携帯電話機等の電子機器に搭載されているＬＣＤの照明源である、４個の白色発光ダイオード（ＬＥＤ１〜ＬＥＤ４）を駆動する。

直流電源１１の負極端子はグランドに接続され、正極端子は入力コンデンサ１２を介してグランドに接続されるとともに、コイル１３の一端に接続されている。そして、コイル１３の他端はダイオード１４のアノードに接続され、ダイオード１４のカソードは出力コンデンサ１５を介してグランドに接続されている。また、出力コンデンサ１５と並列に、白色発光ダイオード（ＬＥＤ１〜ＬＥＤ４）と抵抗Ｒ１が接続されている。

また、昇圧チョッパレギュレータＩＣ２は、外部接続用の端子として電源端子Ｖｉｎ、接地端子ＧＮＤ、スイッチ端子Ｖｓｗ、フィードバック端子ＦＢ、コントロール端子（ＯＮ／ＯＦＦ端子）ＣＴＲＬ、および出力電圧モニタ端子ＯＶＰを備えている。そして、電源端子Ｖｉｎは直流電源１の正極端子に接続され、接地端子ＧＮＤはグランドに接続されている。これにより、昇圧チョッパレギュレータＩＣは直流電源１１から動作電力を得ている。なおこの動作電力の電圧は、定電圧回路２０によって所定値に保持される。

また、スイッチ端子Ｖｓｗはコイル１３とダイオード１４との接続点に接続され、出力電圧モニタ端子ＯＶＰはダイオード４のカソードに接続され、フィードバック端子ＦＢは白色発光ダイオード（ＬＥＤ１〜ＬＥＤ４）と抵抗Ｒ１との接続点に接続されている。また、コントロール端子ＣＴＲＬは、外部からＯＮ／ＯＦＦを切り替えるための信号が入力される。

次に、昇圧チョッパレギュレータＩＣ２の内部構成について説明する。昇圧チョッパレギュレータＩＣ２は、Ｎチャンネル型のＦＥＴ（パワートランジスタ)２１、ドライブ回路２２、電流検出コンパレータ２３、発振回路２４、アンプ２５、ＰＷＭ［Pulse Width Modulation］コンパレータ２６、エラーアンプ２７、基準電圧源２８、ソフトスタート回路２９、ＯＮ／ＯＦＦ回路（作動／停止回路）３０、および過電圧保護回路３１などを備えている。

ＦＥＴ２１のドレインはスイッチ端子Ｖｓｗに接続され、ゲートはドライブ回路に接続されている。そしてＦＥＴ２１のソースは、抵抗Ｒ２を介してグランドに接続されている。抵抗Ｒ２の両端は、電流検出コンパレータ２３の２つの入力端子にそれぞれ接続されている。そして電流検出コンパレータ２３の出力と発振回路２４の出力とが、アンプ２５で加算されて、ＰＷＭコンパレータ２６の非反転入力端子に供給される。

またＰＷＭコンパレータ２６の出力と、発振回路２４の出力とが、ドライブ回路２２に供給される。またＰＷＭコンパレータの反転入力端子には、エラーアンプ２７の出力が供給される。なおエラーアンプ２７の反転入力端子はフィードバック端子ＦＢに接続されており、同じく非反転入力端子は、基準電圧Ｖｒｅｆを出力する基準電圧源２８に接続されている。

また、ソフトスタート回路２９、ＯＮ／ＯＦＦ回路３０、および過電圧保護回路３１の出力はドライブ回路２２にそれぞれ供給される。ソフトスタート回路２９およびＯＮ／ＯＦＦ回路３０には、コントロール端子ＣＴＲＬを介して輝度調整信号が供給される。そして、過電圧保護回路３１には、出力電圧モニタ端子ＯＶＰを介して出力電圧Ｖｏが供給される。

次に、当該電源回路１の動作について説明する。ドライブ回路２２がＦＥＴ２１をオン／オフすることにより、直流電源１１からの入力電圧Ｖｉを昇圧した出力電圧Ｖｏを、出力コンデンサ１５の両端に発生させる。即ち、ドライブ回路２２がＦＥＴ２１のゲートに所定のゲート電圧を印加し、ＦＥＴ２１がＯＮの状態であるときには、直流電源１１からの電流がコイル１３に流れ、コイル１３にエネルギーが蓄積される。そして、ドライブ回路２２がＦＥＴ２１のゲートに所定のゲート電圧を印加せず、ＦＥＴ２１がＯＦＦの状態であるときには、蓄積されたエネルギーが放出されることによってコイル１３に逆起電力が発生する。

コイル１３に発生した逆起電力は直流電源１１の入力電圧Ｖｉに加算され、ダイオード１４を介して出力コンデンサ１５を充電する。このような一連の動作を繰り返すことにより昇圧動作が行われ、出力コンデンサ１５の両端に出力電圧Ｖｏが発生する。この出力電圧Ｖｏの発生によって白色発光ダイオード（ＬＥＤ１〜ＬＥＤ４）に出力電流Ｉｏが流れ、白色発光ダイオード（ＬＥＤ１〜ＬＥＤ４）が発光する。

そして、この出力電流Ｉｏの電流値に抵抗Ｒ１の抵抗値を乗じた値となるフィードバック電圧Ｖｆｂが、フィードバック端子ＦＢを介してエラーアンプ２７の反転入力端子に供給され、エラーアンプ２７の非反転入力端子に供給される基準電圧Ｖｒｅｆと比較される。このため、エラーアンプ２７の出力には、フィードバック電圧Ｖｆｂと基準電圧Ｖｒｅｆとの差異に対応した電圧が現れ、この電圧がＰＷＭコンパレータ２６の反転入力端子に供給される。

また、ＰＷＭコンパレータ２６の非反転入力端子には、ＦＥＴ２１がＯＮ状態の時に抵抗Ｒ２を流れる電流に比例する信号と、発振回路２４からの鋸歯状波信号とがアンプ２５で加算され増幅された信号が入力される。これにより当該信号は、先述したエラーアンプ２７の出力電圧レベルと比較される。その結果、エラーアンプ２７からの出力電圧レベルがアンプ２５からの信号レベルより高くなる期間では、ＰＷＭコンパレータのＰＷＭ出力はＬ（Ｌｏｗ）レベルになり、逆にエラーアンプ２７からの出力電圧レベルがアンプ２５からの信号レベルより低くなる期間では、ＰＷＭコンパレータ２６のＰＷＭ出力はＨ（Ｈｉｇｈ）レベルになる。

そして、ドライブ回路２２はＰＷＭコンパレータ２６のＰＷＭ出力を受けて、そのＰＷＭ出力に応じたデューティでＦＥＴ２１のＯＮ／ＯＦＦを切り替える。即ち、ドライブ回路２２は、ＰＷＭコンパレータ２６のＰＷＭ出力がＨレベルのときであって、発振回路２４からのクロック信号の各サイクルの開始のときに、ＦＥＴ２１に所定のゲート電圧を与えてＦＥＴ２１をＯＮにする。一方、ＰＷＭコンパレータ２６のＰＷＭ出力がＬレベルになったときにＦＥＴ２１へのゲート電圧の供給を停止し、ＦＥＴ２１をＯＦＦにする。

このようなＦＥＴ２１のＯＮ／ＯＦＦ制御がなされると、フィードバック電圧Ｖｆｂと基準電圧Ｖｒｅｆとが等しくなるように、昇圧動作が行われることになる。即ち、出力電流Ｉｏは、基準電圧Ｖｒｅｆを抵抗Ｒ１の抵抗値で除した値の電流に維持される。また、ＰＷＭコンパレータ２６で比較される信号には、抵抗Ｒ２を流れる電流に応じた信号、即ち、ＦＥＴ２１がＯＮの時にコイル１３を流れる電流に応じた信号が加算されていることから、コイル１３に流れるピーク電流が制限されるようになっている。

またソフトスタート回路２９は、ドライブ回路２２の動作開始時に、ドライブ回路２２の出力デューティを徐々に変化させることにより、出力電圧Ｖｏを緩やかに上昇させるものである。なお出力電圧Ｖｏを緩やかに上昇させなければ、出力コンデンサ１５が充電されていない場合に、充電のための過大な充電電流が直流電源１から流れることになる。そのため直流電源１がリチウムイオン電池等の電池である場合、電池に負担がかかるとともに、電池電圧がこの過大な充電電流により低下し、電池が本来の終止電圧まで使用できなくなるという問題が発生する。

またＯＮ／ＯＦＦ回路３０は、ＣＴＲＬ端子にＬレベルの外部信号が入力された時に全回路をＯＦＦ状態とする。かかるＯＦＦ状態の時には、回路における消費電流は微小（１ｎＡ程度）となる。

また過電圧保護回路３１は、出力電圧Ｖｏが所定の閾値を超えたこと（出力電圧Ｖｏが過剰となったこと）を検知した場合に、ドライブ回路２２の動作を停止させるための信号（停止信号）を、ドライブ回路２２に出力する。ドライブ回路２２は、この停止信号を受けると動作を停止し、ひいては、ＦＥＴ２１はＯＦＦ状態に固定されて、一連の昇圧動作も停止されることになる。

これにより、当該閾値を超える過電圧が負荷である白色発光ダイオード（ＬＥＤ１〜ＬＥＤ４）や出力コンデンサ５に印加されることを防止している。なお安定化電源として使用される場合、アセンブリミスなどにより出力電圧が想定以上となって、パワートランジスタが破壊されるといったことが防止される。

ここで、過電圧保護回路３１のより具体的な構成を図１４に示す。本図に示すように、出力電圧モニタ端子ＯＶＰを介して入力される出力電圧Ｖｏは、抵抗Ｒ１１と抵抗Ｒ２２によって分圧される。そしてこの分圧された電圧と所定の基準電圧ＶＲＥＦとの差に応じた電圧が、ドライブ回路２２に出力されることとなる。
実開昭６２−１６１５８６号公報 実開昭５８−１８６７４３号公報

上述した電源回路１では、出力電圧Ｖｏが過剰となった場合には、過電圧保護回路３１がドライブ回路２２に停止信号を出力し、ドライブ回路の昇圧動作を停止させることとしている。しかしながら、過電圧保護回路３１からの停止信号がドライブ回路２２に伝わって、ＦＥＴ２１がＯＦＦ状態に固定されるまでの間、ドライブ回路２２はＨレベル（オンデューティ）のＰＷＭ出力を受けることにより、依然としてＦＥＴ２１をＯＮ状態とする可能性がある。

これにより、出力電圧Ｖｏが過剰となっても昇圧動作が継続される期間が発生することになり、その結果、図１１のグラフに破線で示すように、出力電圧Ｖｏが閾値を超えてしまう現象（オーバーシュート）が発生することとなる。

ここで上述した電源回路１においては、出力電圧Ｖｏの大きさは、スイッチ端子Ｖｓｗの電圧にも影響を与える。そのため、出力電圧Ｖｏが過剰になると、スイッチ端子Ｖｓｗに接続されているＦＥＴ２１にも、想定以上の電圧がかかることになる。

そのため、ＦＥＴ２１などの各回路部品の耐電圧特性としては、このオーバーシュートの発生を予め考慮し、その分だけ高めに設定しておく必要がある。このことは、回路特性の効率化（例えば各回路部品の性能を必要最小限のものとすること）を妨げることになり、ＩＣチップや電源装置のコスト増大などを招くことになる。

なおドライブ回路は、通常時において、オンデューティであるＰＷＭ信号の入力に対応して、昇圧動作を行うように構成されている。そのため、ドライブ回路の昇圧動作を停止させるべき時には、ドライブ回路にオンデューティのＰＷＭ信号が入力されないようにしておくことが、ドライブ回路における誤動作防止などの観点から望ましいといえる。

本発明は上述した問題点に鑑み、出力電圧が過剰となった場合にドライブ回路の動作を停止させるにあたり、ＰＷＭ信号の影響による、出力電圧のオーバーシュートの発生を極力抑えることが可能となる電源回路の提供を目的とする。

上記目的を達成するために本発明に係る電源回路は、前段側から入力される入力電圧を、受取った昇圧信号に応じて昇圧させ、後段側に出力電圧として出力する電圧調整回路と、第１端子に前記出力電圧に対応した信号が、第２端子に発振信号が、それぞれ入力されることにより、前記出力電圧に応じたＰＷＭ信号を生成するＰＷＭコンパレータと、該ＰＷＭ信号が入力されるとともに、該ＰＷＭ信号のオンデューティに対応して前記昇圧信号を生成し、前記電圧調整回路に与える動作（「ドライブ動作」とする）を行うドライブ回路と、を備えた電源回路において、前記出力電圧が過電圧状態となった場合に、オンデューティである前記ＰＷＭ信号が前記ドライブ回路に入力されないようにする動作（「ドライブ停止動作」とする）を行う、ドライブ停止回路を備えた構成（第１の構成）とする。

本構成によれば、出力電圧が過電圧状態となった場合には、ドライブ停止回路がドライブ停止動作を行うことにより、ドライブ回路にオンデューティである前記ＰＷＭ信号が入力されないようにすることが可能である。そのため、ＰＷＭ信号の影響による、出力電圧のオーバーシュートの発生を極力抑えることが可能となる。

また、前記出力電圧が過電圧状態となったことを検出し、該検出がなされた場合に、前記ドライブ回路に所定の停止信号を与える過電圧保護回路を備え、該ドライブ回路は、該停止信号を受けたときに、前記ドライブ動作を停止するものである、上記第１の構成に係る電源回路について、該過電圧保護回路は、該停止信号を、前記ドライブ停止回路にも与えるものであり、該ドライブ停止回路は、該停止信号を受けたときに、前記ドライブ停止動作を行う構成（第２の構成）としてもよい。

本構成によれば、過電圧保護回路による過電圧状態の検出結果を、ドライブ回路における動作とドライブ停止回路における動作の双方に活かすことができるため、処理の効率化を図ることが可能となる。

また上記第２の構成において、前記ドライブ停止回路は、前記出力電圧が前記過電圧状態から復帰したことを検知した場合に、前記ドライブ停止動作を中止する処理（「復帰処理」とする）を実行する構成（第３の構成）としてもよい。本構成によれば、出力電圧が過電圧状態から復帰した場合に、通常の動作を再開させることが容易となる。

また上記第３の構成において、前記ドライブ停止回路は、前記復帰処理の実行にあたり、前記ＰＷＭ信号のデューティ比を、所定の期間（「ソフトスタート期間」とする）にわたって徐々に増大させる構成（第４の構成）としてもよい。

本構成によれば、復帰処理によって電源回路が動作を再開するにあたり、ＰＷＭ信号のデューティ比を徐々に増大させることによって、過大な（急激な）入力電流が流れることを極力防ぐことが可能となる。

また上記第４の構成において、前記ソフトスタート期間の長さを、入力電圧に応じて調整する、期間調整部を備えた構成（第５の構成）としてもよい。入力電圧が小さい場合には、出力電圧の昇圧比が高くなるため、出力電圧のオーバーシュートが生じ易くなる。そこで本構成によれば、例えば入力電圧が小さいほどソフトスタート期間が長くなるよう調整させることにより、出力電圧のオーバーシュートを効率よく防ぐことが可能となる。

また上記第４の構成においては、前記ソフトスタート期間の長さを、外部から与えられる信号に応じて調整する、期間調整部を備えた構成（第６の構成）としてもよい。

また上記第５または第６の構成において、前記ドライブ停止回路は、前記第１端子と接地点との接続／非接続を切り替えるトランジスタを、接続状態とすることにより、前記ドライブ停止処理を実現するものである一方、前記出力電圧が前記過電圧状態から復帰した場合に、所定のコンデンサに電流を流し始め、該コンデンサに電荷を蓄積させることにより、該コンデンサの電圧を徐々に変化させる動作を行い、該コンデンサの電圧を前記トランジスタに与えることで、該トランジスタを徐々に非接続状態に近づけることにより、前記復帰処理を実現する構成（第７の構成）としてもよい。

また上記第７の構成において、前記期間調整部は、前記コンデンサの容量、または、該コンデンサに流す電流の大きさを調整することにより、前記ソフトスタート期間の長さを調整する構成（第８の構成）としてもよい。

これらの構成によれば、トランジスタやコンデンサの特性を活かして、上記第５または第６の構成を容易に実現することが可能となる。

また上記第１から第８の何れかの構成において、前記出力電圧が過電圧状態となった場合に、該過電圧状態の発生を表す警告信号を外部に出力する構成（第９の構成）としてもよい。本構成によれば、例えば警告信号を外部の機器に出力させ、当該機器に電源回路の異常を検出させること等が可能となる。

また上記第３から第９の何れかの構成としてより具体的には、前記過電圧保護回路は、前記出力電圧が前記過電圧状態から復帰したことを検出した場合に、該復帰したことを表す復帰信号を、所定の信号伝送経路を経て前記ドライブ停止回路に伝送するものであり、前記ドライブ停止回路は、該復帰信号を受けることにより、該復帰したことを検知する構成（第１０の構成）としてもよい。

また上記第１０の構成において、前記信号伝送経路において、前記復帰信号の伝送を所定の遅延時間だけ遅延させる遅延回路を備え、該遅延回路は、前記発振信号の生成に用いられている発振回路から、発振している信号を受けるとともに、該信号を用いて前記遅延時間を計時する構成（第１１の構成）としてもよい。

本構成によれば、出力電圧が過電圧状態から復帰したときにおいて、復帰処理を実行させるタイミングを意図的に遅らせることが可能となる。また遅延時間の計時は、発振信号の生成に用いられている発振回路が利用されるため、別途発振回路を設けるようなものに比べて、処理の効率化を図ることが可能となる。

また上記第１から第１１の何れかの構成として、より具体的には、前記電圧調整回路の後段側から、ＬＥＤに電力を供給する構成（第１２の構成）としてもよい。また、上記第１から第１２の何れかの構成に係る電源回路を備えた電子機器であれば、上記の各構成に係る利点を享受し得る電子機器とすることが可能である。

上述したように本発明に係る電源回路によれば、出力電圧が過電圧状態となった場合には、ドライブ停止回路がドライブ停止動作を行うことにより、ドライブ回路にオンデューティである前記ＰＷＭ信号が入力されないようにすることが可能である。そのため、ＰＷＭ信号の影響による、出力電圧のオーバーシュートの発生を極力抑えることが可能となる。

本発明の実施形態について、実施例１から実施例６の各々の電源回路を例に挙げて、以下に説明する。

［実施例１］
本発明の実施例１に係る電源回路の構成図を、図１に示す。本図に示すように、当該電源回路（昇圧型のＤＣ−ＤＣコンバータ回路）１は、リチウムイオン電池等の直流電源１１、入力コンデンサ１２、コイル１３、ダイオード（整流素子）１４、出力コンデンサ１５、抵抗（出力電流設定抵抗）Ｒ１、及び、１つのパッケージにＩＣ化されコイル１３に対するエネルギーの蓄積／放出を切り換えて昇圧動作を行う、昇圧チョッパレギュレータＩＣ２から構成されている。電源回路１は、例えば携帯電話機等の電子機器に搭載されているＬＣＤの照明源である、４個の白色発光ダイオード（ＬＥＤ１〜ＬＥＤ４）を駆動する。

直流電源１１の負極端子はグランドに接続され、正極端子は入力コンデンサ１２を介してグランドに接続されるとともに、コイル１３の一端に接続されている。そして、コイル１３の他端はダイオード１４のアノードに接続され、ダイオード１４のカソードは出力コンデンサ１５を介してグランドに接続されている。また、出力コンデンサ１５と並列に、白色発光ダイオード（ＬＥＤ１〜ＬＥＤ４）と抵抗Ｒ１が接続されている。

また、昇圧チョッパレギュレータＩＣ２は、外部接続用の端子として電源端子Ｖｉｎ、接地端子ＧＮＤ、スイッチ端子Ｖｓｗ、フィードバック端子ＦＢ、コントロール端子（ＯＮ／ＯＦＦ端子）ＣＴＲＬ、出力電圧モニタ端子ＯＶＰ、および警告信号出力端子ＡＬＡＲＭを備えている。そして、電源端子Ｖｉｎは直流電源１の正極端子に接続され、接地端子ＧＮＤはグランドに接続されている。これにより、昇圧チョッパレギュレータＩＣは直流電源１１から動作電力を得ている。なおこの動作電力の電圧は、定電圧回路２０によって所定値に保持される。

また、スイッチ端子Ｖｓｗはコイル１３とダイオード１４との接続点に接続され、出力電圧モニタ端子ＯＶＰはダイオード４のカソードに接続され、フィードバック端子ＦＢは白色発光ダイオード（ＬＥＤ１〜ＬＥＤ４）と抵抗Ｒ１との接続点に接続されている。また、コントロール端子ＣＴＲＬは、外部からＯＮ／ＯＦＦを切り替えるための信号が入力される。また警告信号出力端子ＡＬＡＲＭは、後述するように、警告信号を外部に出力するための端子として使用される。

次に、昇圧チョッパレギュレータＩＣ２の内部構成について説明する。昇圧チョッパレギュレータＩＣ２は、Ｎチャンネル型のＦＥＴ（パワートランジスタ)２１、ドライブ回路２２、電流検出コンパレータ２３、発振回路２４、アンプ２５、ＰＷＭ［Pulse Width Modulation］コンパレータ２６、エラーアンプ２７、基準電圧源２８、ソフトスタート回路２９、ＯＮ／ＯＦＦ回路（作動／停止回路）３０、過電圧保護回路３１、およびドライブ停止回路３２などを備えている。

ＦＥＴ２１のドレインはスイッチ端子Ｖｓｗに接続され、ゲートはドライブ回路に接続されている。そしてＦＥＴ２１のソースは、抵抗Ｒ２を介してグランドに接続されている。抵抗Ｒ２の両端は、電流検出コンパレータ２３の２つの入力端子にそれぞれ接続されている。そして電流検出コンパレータ２３の出力と発振回路２４の出力とが、アンプ２５で加算されて、ＰＷＭコンパレータ２６の非反転入力端子に供給される。

またＰＷＭコンパレータ２６の出力と、発振回路２４の出力とが、ドライブ回路２２に供給される。またＰＷＭコンパレータの反転入力端子には、エラーアンプ２７の出力信号が供給される。なおエラーアンプ２７の反転入力端子はフィードバック端子ＦＢに接続されており、同じく非反転入力端子は、基準電圧Ｖｒｅｆを出力する基準電圧源２８に接続されている。

また、ソフトスタート回路２９、ＯＮ／ＯＦＦ回路３０、および過電圧保護回路３１の出力はドライブ回路２２にそれぞれ供給される。ソフトスタート回路２９およびＯＮ／ＯＦＦ回路３０には、コントロール端子ＣＴＲＬを介して輝度調整信号が供給される。そして、過電圧保護回路３１には、出力電圧モニタ端子ＯＶＰを介して出力電圧Ｖｏが供給される。

次に、当該電源回路１の動作について説明する。ドライブ回路２２がＦＥＴ１１をオン／オフすることにより、直流電源１１からの入力電圧Ｖｉを昇圧した出力電圧Ｖｏを、出力コンデンサ１５の両端に発生させる。即ち、ドライブ回路２２がＦＥＴ２１のゲートに所定のゲート電圧を印加し、ＦＥＴ２１がＯＮの状態であるときには、直流電源１１からの電流がコイル１３に流れ、コイル１３にエネルギーが蓄積される。そして、ドライブ回路２２がＦＥＴ２１のゲートに所定のゲート電圧を印加せず、ＦＥＴ２１がＯＦＦの状態であるときには、蓄積されたエネルギーが放出されることによってコイル１３に逆起電力が発生する。

コイル１３に発生した逆起電力は直流電源１１の入力電圧Ｖｉに加算され、ダイオード１４を介して出力コンデンサ１５を充電する。このような一連の動作を繰り返すことにより昇圧動作が行われ、出力コンデンサ１５の両端に出力電圧Ｖｏが発生する。この出力電圧Ｖｏの発生によって白色発光ダイオード（ＬＥＤ１〜ＬＥＤ４）に出力電流Ｉｏが流れ、白色発光ダイオード（ＬＥＤ１〜ＬＥＤ４）が発光する。

そして、この出力電流Ｉｏの電流値に抵抗Ｒ１の抵抗値を乗じた値となるフィードバック電圧Ｖｆｂが、フィードバック端子ＦＢを介してエラーアンプ２７の反転入力端子に供給され、エラーアンプ２７の非反転入力端子に供給される基準電圧Ｖｒｅｆと比較される。このため、エラーアンプ２７の出力には、フィードバック電圧Ｖｆｂと基準電圧Ｖｒｅｆとの差異に対応した電圧が現れ、この電圧がＰＷＭコンパレータ２６の反転入力端子に供給される。

また、ＰＷＭコンパレータ２６の非反転入力端子には、ＦＥＴ２１がＯＮ状態の時に抵抗Ｒ２を流れる電流に比例する信号と、発振回路２４からの鋸歯状波信号とがアンプ２５で加算され増幅された信号が入力される。これにより当該信号は、先述したエラーアンプ２７の出力電圧レベルと比較される。その結果、エラーアンプ２７からの出力電圧レベルがアンプ２５からの信号レベルより高くなる期間では、ＰＷＭコンパレータのＰＷＭ出力はＬ（Ｌｏｗ）レベルになり、逆にエラーアンプ２７からの出力電圧レベルがアンプ２５からの信号レベルより低くなる期間では、ＰＷＭコンパレータ２６のＰＷＭ出力はＨ（Ｈｉｇｈ）レベルになる。

なおＰＷＭコンパレータ２６に入力される信号、およびＰＷＭコンパレータ２６から出力される信号（ＰＷＭ出力）についてのタイミングチャートは、概ね図９に示す通りとなる。この図からも判るように、ＰＷＭ出力は、反転入力端子に入力される信号が大きくなる程、デューティ比は小さくなり、逆に反転入力端子に入力される信号が小さくなる程、デューティ比は大きくなる。

そして、ドライブ回路２２はＰＷＭコンパレータ２６のＰＷＭ出力を受けて、そのＰＷＭ出力に応じたデューティでＦＥＴ２１のＯＮ／ＯＦＦを切り替える。即ち、ドライブ回路２２は、ＰＷＭコンパレータ２６のＰＷＭ出力がＨレベルのときであって、発振回路２４からのクロック信号の各サイクルの開始のときに、ＦＥＴ２１に所定のゲート電圧を与えてＦＥＴ２１をＯＮにする。一方、ＰＷＭコンパレータ２６のＰＷＭ出力がＬレベルになったときにＦＥＴ２１へのゲート電圧の供給を停止し、ＦＥＴ２１をＯＦＦにする。

このようなＦＥＴ２１のＯＮ／ＯＦＦ制御がなされると、フィードバック電圧Ｖｆｂと基準電圧Ｖｒｅｆとが等しくなるように、昇圧動作が行われることになる。即ち、出力電流Ｉｏは、基準電圧Ｖｒｅｆを抵抗Ｒ１の抵抗値で除した値の電流に維持される。また、ＰＷＭコンパレータ２６で比較される信号には、抵抗Ｒ２を流れる電流に応じた信号、即ち、ＦＥＴ２１がＯＮの時にコイル１３を流れる電流に応じた信号が加算されていることから、コイル１３に流れるピーク電流が制限されるようになっている。

またソフトスタート回路２９は、ドライブ回路２２の動作開始時に、ドライブ回路２２の出力デューティを徐々に変化させることにより、出力電圧Ｖｏを緩やかに上昇させるものである。なお出力電圧Ｖｏを緩やかに上昇させなければ、出力コンデンサ１５が充電されていない場合に、充電のための過大な充電電流が直流電源１から流れることになる。そのため直流電源１がリチウムイオン電池等の電池である場合、電池に負担がかかるとともに、電池電圧がこの過大な充電電流により低下し、電池が本来の終止電圧まで使用できなくなるという問題が発生する。

またＯＮ／ＯＦＦ回路３０は、ＣＴＲＬ端子にＬレベルの外部信号が入力された時に全回路をＯＦＦ状態とする。かかるＯＦＦ状態の時には、回路における消費電流は微小（１ｎＡ程度）となる。

また過電圧保護回路３１は、出力電圧Ｖｏが所定の閾値（以下、「電圧上限値」とする）を超えているか否か（つまり、出力電圧Ｖｏが過剰となっているか否か）を検出し、越えている場合にはＨレベルの信号を、超えていない場合にはＬレベルの信号を、ドライブ回路２２およびドライブ停止回路３２に出力する。なおこの信号におけるＬレベルからＨレベルへの立上りは、後述する「停止信号」に相当し、同じくＨレベルからＬレベルへの立下りは、後述する「復帰信号」に相当する。ドライブ回路２２は、この停止信号を受けると動作を停止し、ひいては、ＦＥＴ２１はＯＦＦ状態に固定されて、一連の昇圧動作も停止されることになる。

これにより、当該閾値を超える過電圧が負荷である白色発光ダイオード（ＬＥＤ１〜ＬＥＤ４）や出力コンデンサ５に印加されることを防止している。なお安定化電源として使用される場合、アセンブリミスなどにより出力電圧が想定以上となって、パワートランジスタが破壊されるといったことが防止される。

一方、過電圧保護回路３１は、出力電圧Ｖｏが過剰となった状態から通常の状態に復帰したこと（つまり、出力電圧Ｖｏが、電圧上限値以下になったこと）を検出した場合に、ドライブ回路２２の動作などを復帰させる復帰信号を、ドライブ回路２２およびドライブ停止回路３２に出力する。ドライブ回路２２は、この復帰信号を受けることによって、通常の動作を再開させる。

ここで過電圧保護回路３１のより具体的な構成について、図２を参照しながら以下に説明する。本図に示す通り過電圧保護回路３１は、Ｐチャネル型ＦＥＴ（５１、５２）、Ｎチャネル型ＦＥＴ（５３〜５５）、基準電圧Ｖｒを発生させる基準電圧源５６、定電流源（５７、５８）、インバータ（５９、６０）および抵抗（Ｒ１１、Ｒ１２）が備えられている。

そして、ＦＥＴ５１のソース、ＦＥＴ５２のソース、およびＦＥＴ５５のドレインは、共通の電力供給ラインに接続されている。またＦＥＴ５１のゲートおよびＦＥＴ５２のゲートは、ＦＥＴ５１のドレインに接続されている。またＦＥＴ５３のドレインはＦＥＴ５１のドレインに、同じくゲートは基準電圧源５６の正極端子に、同じくソースは定電流源５７の上流側に接続されている。またＦＥＴ５４のドレインはＦＥＴ５２のドレインに、同じくゲートは抵抗Ｒ１１と抵抗Ｒ１２の間に、同じくソースは定電流源５７の上流側に接続されている。またＦＥＴ５５のゲートはＦＥＴ５２のドレインに、同じくソースは定電流源５８の上流側に接続されている。また基準電圧源の負極端子および定電流源（５７、５８）の下流側は接地されている。

また抵抗Ｒ１１の一端は出力電力モニタ端子ＯＶＰに、他端は抵抗Ｒ１１の一端に接続されている。なお抵抗Ｒ１２の他端は接地されている。またＦＥＴ５５のソースは、インバータ５９とインバータ６０を直列に介して、ドライブ回路２２およびドライブ停止回路３２に接続されている。またインバータ５９とインバータ６０との中間点には、警告信号出力端子ＡＬＡＲＭが接続されている。

このような構成により過電圧保護回路３１においては、出力電圧モニタ端子ＯＶＰに入力された電圧（出力電圧）が抵抗Ｒ１１と抵抗Ｒ１２により分圧され、ＦＥＴ５４のゲートに入力される。これにより、当該分圧された電圧と基準電圧Ｖｒとの比較結果に応じた電流（或いは電圧）、つまり先述した停止信号や復帰信号が、ドライブ回路２２およびドライブ停止回路３２に出力されることになる。

また当該電流（或いは電圧）は、警告信号出力端子ＡＬＡＲＭにも伝送されるようになっている。これにより電源回路１は、出力電圧Ｖｏが過電圧状態となったことを、警告信号出力端子ＡＬＡＲＭを介して外部に報知することが可能となっている。

またドライブ停止回路３２は、過電圧保護回路３１から停止信号を受取った場合には、ＰＷＭコンパレータ２６の反転入力端子と、エラーアンプ２７の出力側とを結ぶ配線をローレベルに固定する処理（ドライブ停止処理）を実行する。また同じく復帰信号を受取った場合には、ドライブ停止処理を中止する処理（復帰処理）を実行する。ここでドライブ停止回路３２の詳細な構成、ならびに、ドライブ停止処理や復帰処理の内容について、図３を参照しながら以下に説明する。

図３に示すように、ドライブ停止回路３２は、Ｐチャネル型のＦＥＴ（４１、４７）、Ｎチャネル型のＦＥＴ（４２〜４６）、およびコンデンサＣを有している。そしてＦＥＴ４１とＦＥＴ４２のゲートは、過電圧保護回路３１の出力側に接続されている。またＦＥＴ４１のソースには、例えば直流電源１から電源端子Ｖｉｎを介した経路を通じて、電力が供給されるようになっている。

またＦＥＴ４１のドレインとＦＥＴ４３のドレイン、ＦＥＴ４３のソースとＦＥＴ４４のドレイン、ＦＥＴ４４のソースとＦＥＴ４５のドレイン、ＦＥＴ４５のソースとＦＥＴ４６のドレイン、およびＦＥＴ４６のソースとＦＥＴ４２のドレインは、それぞれ接続されている。またＦＥＴ４３、ＦＥＴ４４、ＦＥＴ４５、およびＦＥＴ４６のゲートは、それぞれＦＥＴ４２のドレインに接続されている。

またＦＥＴ４７のゲートは、ＦＥＴ４２のドレインに接続されており、同じくソースは、エラーアンプ２７の出力端子に接続されており、同じくドレインは、接地されている。またコンデンサＣの一方の電極は、ＦＥＴ４２のドレインに接続されており、他方の電極は接地されている。

かかる構成により、ドライブ停止回路３２に過電圧保護回路３１より停止信号が入力されると、トランジスタ４２がＯＮとなり、トランジスタ４１がＯＦＦとなる。そのため、トランジスタ４７がＯＮとなり、ＰＷＭコンパレータ２６の反転入力端子はＬレベルに固定される。これにより、ドライブ停止処理が実現されることになる。なおドライブ停止回路３２に用いられている各トランジスタ（４１〜４７）の動作速度は、出力電圧Ｖｏが過電圧状態となったときに即座にドライブ停止処理が実行されるよう、極力速いことが望ましい。

また、ドライブ停止回路３２に過電圧保護回路３１より復帰信号が入力されると、トランジスタ４２がＯＦＦとなり、トランジスタ４１がＯＮとなる。これにより、ドランジスタ４１のドレインの電位は、電力が供給されているソース側の電位とほぼ同等になる。これにより、各ドランジスタ（４３〜４６）からなる定電流回路よりコンデンサＣに定電流が出力され、コンデンサＣは徐々に充電されていく。

そのため、コンデンサＣの電位は徐々に増大することになる。そしてこの電位はトランジスタ４７のゲートに与えられるから、トランジスタのソース−ドレイン間の導通状態（接続状態）は、ＯＮ（接続状態）から、徐々にＯＦＦ（非接続状態）へと近づくことになる。その結果、ＰＷＭコンパレータ２６の反転入力端子は、所定の期間（ソフトスタート期間）において、Ｌレベルへの固定が徐々に解除される。これにより、ＰＷＭコンパレータ２６から出力されるＰＷＭ信号のデューティ比は、ソフトスタート期間にわたって徐々に増大する。このようにして、復帰処理が実現されることになる。

ここで出力電圧Ｖｏが過電圧状態となった場合における過電圧保護回路３１の出力、およびトランジスタ４７のゲート電圧に関するタイミングチャートは、概ね図１０に示す通りとなる。すなわち、過電圧保護回路３１の出力が、ＬレベルからＨレベルに変動した時（出力電圧Ｖｏが過剰となったとき）には、トランジスタ４７のゲート電圧は直ちにＨレベルからＬレベルに変動する（図中のＴ１）。

そしてその後、過電圧保護回路３１の出力がＨレベルからＬレベルに変動した時（出力電圧Ｖｏが過剰状態から通常の状態に復帰したとき）には、トランジスタ４７のゲート電圧は、Ｌレベルから上昇し始める（図中のＴ２）。その後、トランジスタ４７のゲート電圧は、ソフトスタート期間において徐々に上昇し、最終的には通常のＨレベルに到達する（図中のＴ３）。

また、出力電圧Ｖｏが過電圧状態となった場合における出力電圧Ｖｏのグラフを、図１１に示す。なお本図において、実線は本実施例のものを表し、破線は従来のものを表している。本実施例では上述したドライブ停止処理がなされることにより、従来のものに比べて、出力電圧Ｖｏのオーバーシュートが抑えられている。そのため本実施例の電源回路によれば、出力電圧Ｖｏのオーバーシュートを考慮して、ＦＥＴ２１などの各回路部品の耐電圧特性を必要以上に高く設定しておくといった無駄を、極力回避することが可能となっている。

以上に説明した通り、電源回路１は、出力電圧Ｖｏが過電圧状態となった場合に、オンデューティであるＰＷＭ信号がドライブ回路２２に入力されないようにする動作（ドライブ停止動作）を行う、ドライブ停止回路３２を備えている。そのため、ドライブ回路２２にＰＷＭ信号が入力されることにより、出力電圧Ｖｏのオーバーシュートが発生することを、極力抑えることが可能となっている。

またドライブ停止回路３２は、過電圧保護回路３１から信号（復帰信号）を受けることによって、出力電圧Ｖｏが過電圧状態から復帰したことを検知した場合に、復帰処理を実行する。そのためドライブ回路２２に、通常の昇圧動作を再開させることが容易となっている。

またドライブ停止回路３２は、復帰処理の実行にあたり、ＰＷＭ信号のデューティ比を、ソフトスタート期間にわたって徐々に増大させるようになっている。そのため、復帰処理によって昇圧動作が再開されるにあたり、ＰＷＭ信号のデューティ比を徐々に増大させることによって、電源回路１に過大な（急激な）入力電流が流れることを極力防ぐことが可能となっている。

［実施例２］
次に本発明の実施例２について説明する。なお本実施例は、ドライブ停止回路の構成およびこれに関連する事項を除いては、基本的に実施例１と同様であるため、重複した説明は省略する。

本実施例におけるドライブ停止回路３２およびその周辺に係る構成図を、図４に示す。本図に示すように、ドライブ停止回路３２は、Ｐチャネル型のＦＥＴ（４１、４７）、Ｎチャネル型のＦＥＴ（４２〜４６）、コンデンサ（Ｃ１、Ｃ２）、およびスイッチ（ＳＷ１、ＳＷ２）を有している。そしてＦＥＴ４１とＦＥＴ４２のゲートは、過電圧保護回路３１の出力側に接続されている。またＦＥＴ４１のソースには、例えば直流電源１から電源端子Ｖｉｎを介した経路を通じて、電力が供給されるようになっている。

またＦＥＴ４１のドレインとＦＥＴ４３のドレイン、ＦＥＴ４３のソースとＦＥＴ４４のドレイン、ＦＥＴ４４のソースとＦＥＴ４５のドレイン、ＦＥＴ４５のソースとＦＥＴ４６のドレイン、およびＦＥＴ４６のソースとＦＥＴ４２のドレインは、それぞれ接続されている。またＦＥＴ４３、ＦＥＴ４４、ＦＥＴ４５、およびＦＥＴ４６のゲートは、それぞれＦＥＴ４２のドレインに接続されている。

またＦＥＴ４７のゲートは、ＦＥＴ４２のドレインに接続されており、同じくソースは、エラーアンプ２７の出力端子に接続されており、同じくドレインは、接地されている。またコンデンサＣ１の一方の電極は、スイッチＳＷ１を介してＦＥＴ４２のドレインに接続されており、他方の電極は接地されている。またコンデンサＣ２の一方の電極は、スイッチＳＷ２を介してＦＥＴ４２のドレインに接続されており、他方の電極は接地されている。

また電源回路１は、外部からスイッチＳＷ１を制御するための信号が入力される信号入力端子ＥＸＴ１と、外部からスイッチＳＷ２を制御するための信号が入力される信号入力端子ＥＸＴ２とを備えている。そしてスイッチＳＷ１は、信号入力端子ＥＸＴ１に入力された信号に応じて、コンデンサＣ１とＦＥＴ４２のドレインとの接続／非接続を切り替える。またスイッチＳＷ２は、信号入力端子ＥＸＴ２に入力された信号に応じて、コンデンサＣ２とＦＥＴ４２のドレインとの接続／非接続を切り替える。

以上に説明した構成により、本実施例のドライブ停止回路３２においては、ＦＥＴ４７のゲートと接地点との間における電気容量が調整可能となっている。より具体的には、スイッチＳＷ１のみが閉じている場合は、当該電気容量はコンデンサＣ１のみの電気容量となり、スイッチＳＷ２のみが閉じている場合は、当該電気容量はコンデンサＣ２のみの電気容量となり、双方のスイッチ（ＳＷ１、ＳＷ２）が閉じている場合は、当該電気容量は両コンデンサ（Ｃ１、Ｃ２）の電気容量の和となる。

ＦＥＴ４７のゲートと接地点との間における電気容量が変動すると、容量素子が充放電されることによるＦＥＴ４７のゲート電圧の変化速度も、これに伴って変動することになる。その結果、本実施例の電源回路１では、信号入力端子（ＥＸＴ１、ＥＸＴ２）に与える信号を制御することにより、先述したソフトスタート期間を調整することが可能となっている。そのため、例えば電源回路１において、出力電圧Ｖｏのオーバーシュートが発生し易い傾向にある場合には、ソフトスタート期間を長めに設定しておくといったことが可能となっている。

［実施例３］
次に本発明の実施例３について説明する。なお本実施例は、スイッチを制御するための信号の取得経路などを除いては、基本的に実施例２と同様であるため、重複した説明は省略する。

本実施例におけるドライブ停止回路３２およびその周辺に係る構成図を、図５に示す。本図に示すように、電源回路１は、入力電圧検知回路３３を有している。入力電圧検知回路３３は、電源端子Ｖｉｎを介して、入力電圧（直流電源１とコイル３との間における電圧）Ｖｉが入力されるようになっている。

これにより入力電圧検知回路３３は、入力電圧Ｖｉの大きさを常時検知する。そしてこの検知結果に基づいて、各スイッチ（ＳＷ１、ＳＷ２）を制御するための信号を生成し、各スイッチ（ＳＷ１、ＳＷ２）の開閉を制御する。より具体的には、例えば検知された入力電圧Ｖｉを所定の閾値と比較し、入力電圧Ｖｉが小さいほど、先述したソフトスタート期間が長くなるように、各スイッチ（ＳＷ１、ＳＷ２）を制御する。

ここで一般的に電源回路においては、入力電圧Ｖｉが小さいほど、出力電圧Ｖｏを生成するための昇圧動作における昇圧比が高くなり、ひいては、過電圧状態となった場合における出力電圧Ｖｏのオーバーシュートが生じ易くなる。しかし本実施例によれば、入力電圧Ｖｉが小さいほどソフトスタート期間が長くなる（つまり、ソフトスタート期間が、入力電圧に応じて調整される）ため、出力電圧Ｖｏのオーバーシュートを効率よく抑えることが可能となっている。

［実施例４］
次に本発明の実施例４について説明する。なお本実施例は、ドライブ停止回路の構成およびこれに関連する事項を除いては、基本的に実施例１と同様であるため、重複した説明は省略する。

本実施例におけるドライブ停止回路３２およびその周辺に係る構成図を、図６に示す。本図に示すように、ドライブ停止回路３２は、Ｐチャネル型のＦＥＴ（４１、４７）、Ｎチャネル型のＦＥＴ（４２〜４６）、コンデンサＣ、およびスイッチ（ＳＷ１、ＳＷ２）を有している。そしてＦＥＴ４１とＦＥＴ４２のゲートは、過電圧保護回路３１の出力側に接続されている。またＦＥＴ４１のソースには、例えば直流電源１から電源端子Ｖｉｎを介した経路を通じて、電力が供給されるようになっている。

またＦＥＴ４１のドレインとＦＥＴ４３のドレイン、ＦＥＴ４３のソースとＦＥＴ４４のドレイン、ＦＥＴ４４のソースとＦＥＴ４５のドレイン、ＦＥＴ４５のソースとＦＥＴ４６のドレイン、およびＦＥＴ４６のソースとＦＥＴ４２のドレインは、それぞれ接続されている。またＦＥＴ４３、ＦＥＴ４４、ＦＥＴ４５、およびＦＥＴ４６のゲートは、それぞれＦＥＴ４２のドレインに接続されている。

またＦＥＴ４７のゲートは、ＦＥＴ４２のドレインに接続されており、同じくソースは、エラーアンプ２７の出力端子に接続されており、同じくドレインは、接地されている。またコンデンサＣの一方の電極は、ＦＥＴ４２のドレインに接続されており、他方の電極は接地されている。そしてＦＥＴ４３のドレインとソースは、互いにスイッチＳＷ１を介して接続されている。またＦＥＴ４３のゲートとソースは、互いにスイッチＳＷ２を介して接続されている。

また電源回路１は、外部からスイッチＳＷ１とスイッチＳＷ２を制御するための信号が入力される、信号入力端子ＥＸＴを備えている。そしてスイッチＳＷ１およびスイッチＳＷ２は、信号入力端子ＥＸＴに入力された信号に応じて、その開閉を切り替える。

以上に説明した構成により、本実施例のドライブ停止回路３２においては、信号入力端子ＥＸＴに与える信号を制御することにより、各ドランジスタ（４３〜４６）からなる定電流回路の構成変更を通じて、コンデンサＣに流れ込む定電流の大きさが調整可能となっている。これにより、先述したソフトスタート期間を調整することが可能となっている。そのため、例えば電源回路１において、出力電圧Ｖｏのオーバーシュートが発生し易い傾向にある場合には、ソフトスタート期間を長めに設定しておくといったことが可能となっている。

［実施例５］
次に本発明の実施例５について説明する。なお本実施例は、スイッチを制御するための信号の取得経路などを除いては、基本的に実施例４と同様であるため、重複した説明は省略する。

本実施例におけるドライブ停止回路３２およびその周辺に係る構成図を、図７に示す。本図に示すように、電源回路１は、入力電圧検知回路３３を有している。入力電圧検知回路３３は、電源端子Ｖｉｎを介して、入力電圧（直流電源１とコイル３との間における電圧）Ｖｉが入力されるようになっている。

これにより入力電圧検知回路３３は、入力電圧Ｖｉの大きさを常時検知する。そしてこの検知結果に基づいて、各スイッチ（ＳＷ１、ＳＷ２）を制御するための信号を生成し、各スイッチ（ＳＷ１、ＳＷ２）の開閉を制御する。より具体的には、例えば検知された入力電圧Ｖｉを所定の閾値と比較し、入力電圧Ｖｉが小さいほど、先述したソフトスタート期間が長くなるように、各スイッチ（ＳＷ１、ＳＷ２）を制御する。

ここで一般的に電源回路においては、入力電圧Ｖｉが小さいほど、出力電圧Ｖｏを生成するための昇圧動作における昇圧比が高くなり、ひいては、過電圧状態となった場合における出力電圧Ｖｏのオーバーシュートが生じ易くなる。しかし本実施例によれば、入力電圧Ｖｉが小さいほどソフトスタート期間が長くなるため、出力電圧Ｖｏのオーバーシュートを効率よく抑えることが可能となっている。

［実施例６］
次に本発明の実施例６について説明する。なお本実施例は、遅延回路を設けた点およびこれに関連する事項を除いては、基本的に実施例１と同様であるため、重複した説明は省略する。

本実施例におけるドライブ停止回路３２およびその周辺に係る構成図を、図８に示す。本図に示すように、電源回路１は、遅延回路３４を有している。遅延回路３４は、過電圧保護回路３１からドライブ停止回路３２に向かう信号伝達経路に設けられており、過電圧保護回路３１からドライブ停止回路３２への復帰信号の伝送を、所定の遅延時間だけ遅延させる。

より具体的には、遅延回路３４は、過電圧保護回路３１側から復帰信号が入力された時に、遅延時間の計時（カウント）を開始する。ここで遅延回路３４は、発振回路２４から発振している信号を受取るようになっており、この信号を用いて遅延時間の計時を実行する。このとき例えば、発振周期の所定回数分を遅延時間として設定しておくと良い。そして遅延回路３４は、この遅延時間が経過した時に、ドライブ停止回路３２に復帰信号を出力する。なお遅延回路３４は、復帰信号（つまり、過電圧保護回路３１が出力する、立下りの信号）の伝送のみを遅延させることとし、停止信号（立上りの信号）の伝送については遅延させないようになっている。

このような遅延処理がなされることにより、出力電圧Ｖｏが過電圧状態となった場合におけるトランジスタ４７のゲート電圧は、図１２のグラフに示す通りとなる。このように、トランジスタ４７のゲート電圧は、過電圧保護回路３１から復帰信号が出力された時（図中のＴ２）の後も、遅延時間の経過時（図中のＴａ）までは、ローレベルを維持する。遅延時間の経過時からは、先述したソフトスタート期間となるために当該ゲート電圧は徐々に上昇する。そして最終的には（図中のＴ３）、当該ゲート電圧はハイレベルの状態に移行する。

本実施例によれば、出力電圧Ｖｏが過電圧状態から復帰したときにおいて、復帰処理を実行させるタイミングを意図的に遅らせたい場合に、そのような処理が可能となる。また遅延時間の計時は、発振信号（ＰＷＭ信号の生成に使われているもの）の生成に用いられている発振回路２４が利用されるようになっているため、別途発振回路を設けるようなものに比べて、処理の効率化を図ることが可能となっている。

［まとめ］
以上の通り、本発明の実施形態について実施例１〜実施例６の各々を挙げて説明したが、本発明の実施形態はこれらに限定されるものではなく、本発明の主旨を逸脱しない限り、種々の改変を加えることが可能である。また各実施例における技術内容は、矛盾の無い限り、互いに組合わせることが可能である。また本発明に係る電源回路は、ＬＥＤ等に係る電源装置に適用される他、種々の電子機器における電源回路等として適用され得る。

本発明は、ＬＥＤに電力を供給する電源回路などの分野において利用可能である。

実施例１に係る電源装置の構成図である。 実施例１の過電圧保護回路に係る構成図である。 実施例１のドライブ停止回路およびその周辺に係る構成図である。 実施例２のドライブ停止回路およびその周辺に係る構成図である。 実施例３のドライブ停止回路およびその周辺に係る構成図である。 実施例４のドライブ停止回路およびその周辺に係る構成図である。 実施例５のドライブ停止回路およびその周辺に係る構成図である。 実施例６のドライブ停止回路およびその周辺に係る構成図である。 ＰＷＭコンパレータに関わる信号のタイミングチャートである。 実施例１において、出力電圧が過電圧状態となった場合における各信号のタイミングチャートである。 出力電圧が過電圧状態となった場合における、出力電圧のグラフである。 実施例６において、出力電圧が過電圧状態となった場合における各信号のタイミングチャートである。 従来の電源装置の一例に係る構成図である。 従来の過電圧保護回路に係る構成図である。

符号の説明

１ 電源装置
１１ 直流電源
１２ 入力コンデンサ
１３ コイル
１４ ダイオード（整流素子）
１５ 出力コンデンサ
２０ 定電圧回路
２１ ＦＥＴ（スイッチング素子、パワートランジスタ）
２２ ドライブ回路
２３ 電流検出コンパレータ
２４ 発振回路
２５ アンプ
２６ ＰＷＭコンパレータ
２７ エラーアンプ
２８ 基準電圧源
２９ ソフトスタート回路
３０ ＯＮ／ＯＦＦ回路
３１ 過電圧保護回路
３２ ドライブ停止回路
３３ 入力電圧検知回路
３４ 遅延回路
４１〜４７ ＦＥＴ
Ｖｉｎ 電源端子
ＧＮＤ 接地端子
ＣＴＲＬ コントロール端子
ＯＶＰ 出力電圧モニタ端子
ＦＢ フィードバック端子
Ｃ コンデンサ
ＳＷ、ＳＷ１、ＳＷ２ スイッチ
ＥＸＴ、ＥＸＴ１、ＥＸＴ２ 外部入力端子

Claims (10)

1. 前段側から入力される入力電圧を、受取った昇圧信号に応じて昇圧させ、後段側に出力電圧として出力する電圧調整回路と、
   第１端子に前記出力電圧に対応した信号が、第２端子に発振信号が、それぞれ入力されることにより、前記出力電圧に応じたＰＷＭ信号を生成するＰＷＭコンパレータと、
   該ＰＷＭ信号が入力されるとともに、該ＰＷＭ信号のオンデューティに対応して前記昇圧信号を生成し、前記電圧調整回路に与える動作（「ドライブ動作」とする）を行うドライブ回路と、
   オンデューティである前記ＰＷＭ信号が前記ドライブ回路に入力されないようにする動作（「ドライブ停止動作」とする）を行う、ドライブ停止回路と、
   前記出力電圧が過電圧状態となったことを検出し、該検出がなされた場合に、前記ドライブ回路および前記ドライブ停止回路に所定の停止信号を与える過電圧保護回路と、
   を備え、
   前記ドライブ回路は、
   前記停止信号を受けたときに、前記ドライブ動作を停止するものであり、
   前記ドライブ停止回路は、
   前記停止信号を受けたときに、前記ドライブ停止動作を行い、
   前記出力電圧が前記過電圧状態から復帰したことを検知した場合に、前記ドライブ停止動作を中止する処理（「復帰処理」とする）を実行することを特徴とする電源回路。
2. 前記ドライブ停止回路は、
   前記復帰処理の実行にあたり、
   前記ＰＷＭ信号のデューティ比を、所定の期間（「ソフトスタート期間」とする）にわたって徐々に増大させることを特徴とする請求項１に記載の電源回路。
3. 前記ソフトスタート期間の長さを、入力電圧に応じて調整する、期間調整部を備えたことを特徴とする請求項２に記載の電源回路。
4. 前記ソフトスタート期間の長さを、外部から与えられる信号に応じて調整する、期間調整部を備えたことを特徴とする請求項２に記載の電源回路。
5. 前記ドライブ停止回路は、
   前記第１端子と接地点との接続／非接続を切り替えるトランジスタを、接続状態とすることにより、前記ドライブ停止処理を実現するものである一方、
   前記出力電圧が前記過電圧状態から復帰した場合に、所定のコンデンサに電流を流し始め、該コンデンサに電荷を蓄積させることにより、該コンデンサの電圧を徐々に変化させる動作を行い、
   該コンデンサの電圧を前記トランジスタに与えることで、該トランジスタを徐々に非接続状態に近づけることにより、前記復帰処理を実現することを特徴とする請求項３または請求項４に記載の電源回路。
6. 前記期間調整部は、
   前記コンデンサの容量、または、該コンデンサに流す電流の大きさを調整することにより、前記ソフトスタート期間の長さを調整することを特徴とする請求項５に記載の電源回路。
7. 前記出力電圧が過電圧状態となった場合に、該過電圧状態の発生を表す警告信号を外部に出力することを特徴とする請求項１から請求項６の何れかに記載の電源回路。
8. 前記過電圧保護回路は、
   前記出力電圧が前記過電圧状態から復帰したことを検出した場合に、該復帰したことを表す復帰信号を、所定の信号伝送経路を経て前記ドライブ停止回路に伝送するものであり、
   前記ドライブ停止回路は、
   該復帰信号を受けることにより、該復帰したことを検知することを特徴とする請求項１から請求項７の何れかに記載の電源回路。
9. 前記電圧調整回路の後段側から、ＬＥＤに電力を供給することを特徴とする請求項１から請求項８の何れかに記載の電源回路。
10. 請求項１から請求項９の何れかに記載の電源回路を備えたことを特徴とする電子機器。

Images