JP5383397B2 - 過電圧保護回路 - Google Patents

過電圧保護回路 Download PDF

Info

Publication number
JP5383397B2
JP5383397B2 JP2009210194A JP2009210194A JP5383397B2 JP 5383397 B2 JP5383397 B2 JP 5383397B2 JP 2009210194 A JP2009210194 A JP 2009210194A JP 2009210194 A JP2009210194 A JP 2009210194A JP 5383397 B2 JP5383397 B2 JP 5383397B2
Authority
JP
Japan
Prior art keywords
voltage
signal
protection circuit
overvoltage protection
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009210194A
Other languages
English (en)
Other versions
JP2011062002A (ja
Inventor
崇之 進藤
哲二 山口
智之 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Priority to JP2009210194A priority Critical patent/JP5383397B2/ja
Publication of JP2011062002A publication Critical patent/JP2011062002A/ja
Application granted granted Critical
Publication of JP5383397B2 publication Critical patent/JP5383397B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Protection Of Static Devices (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は過電圧保護回路に関し、より詳細には、出力電圧が一定となるようにフィードバック制御を行う過電圧保護回路に関する。
図3に、従来の過電圧保護回路の構成を示す。外部電源VINからインダクタンスとダイオードを介して電圧保持用のキャパシタに電荷が供給され、定電圧Voutが負荷Loadに接続されている。負荷Loadは、例えばLEDであり、グランドとの間に抵抗が直列に接続される。図3では1つの負荷Loadが接続されているが、並列または直接あるいはそれらの組み合わせで複数のLEDが接続されることがある。
負荷Loadと抵抗との間の電位が誤差増幅器21の反転入力端子に入力されている。非反転入力端子には、基準電圧Vrefが入力され、差電圧を増幅した誤差信号COMPが出力される。誤差信号COMPはPWMコンパレータ24に入力され、のこぎり波と比較され、のこぎり波の電圧より高い場合に、PWMコンパレータ24から「Hi」が出力される。のこぎり波は一定の周波数であるため、PWMコンパレータ24からは誤差信号に応じたPWM信号が生成される。PWM信号が、インダクタンスに接続されたMOSトランジスタからなるスイッチを制御することにより、出力電圧Voutは一定となるようにフィードバック制御される。
フィードバック制御であるので位相補償を行う必要があることから、誤差増幅器21の出力端子には抵抗およびキャパシタンスを含む位相補償回路23が接続されている。
負荷Load等に異常が発生し、例えば負荷Loadが切断されたような場合、誤差増幅器21の反転入力端子はグランドレベルとなり、出力電圧Voutが上昇し続ける。過上昇した場合に安定制御するために、出力電圧Voutを抵抗分割した電圧と、所定の基準電圧Vrefとの差信号をOVP増幅器22により増幅し、PWMコンパレータ24に制御信号と入力することで、出力電圧Voutが過電圧になった場合に、MOSスイッチをオフにして、過電圧を防止していた。
また、従来の他の過電圧保護回路として、過電圧を検出すると、誤差増幅器21の動作を停止し、しばらく停止したのちに、復帰させるという回路構成が知られている(特許文献1参照)。
特開平03−040719号公報
過電圧制御のためのフィードバックを安定させるためにも位相補償を十分に設ける必要があり、従来、チップサイズの増大や外付け部品を少なくするために、位相補償用の受動素子を設けずに、増幅器のゲインを下げて発振を防止していた。
しかしながら、増幅器のゲインを下げると過電圧時の電圧精度が低くなってしまうという課題があった。
また、上述の特許文献1では、休止と過電圧検出を繰り返すため、出力電圧Voutがのこぎり波状に変化し、一定の電圧での安定した制御が困難であるという課題があった。
特に、複数チャンネルのLEDを駆動する場合には、いずれかのチャンネルが断線してしまっても、残ったチャンネルを正常に精度よく点灯させる必要があり、過電圧時にも精度よく出力電圧Voutを発生させる点にも課題があった。
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、部品点数を増やさず、増幅器のゲインを下げることなく異常時制御の精度を高めた過電圧保護回路を提供することにある。
上記の課題を解決するために、請求項1に記載の発明は、PWM制御により出力電圧を制御する過電圧保護回路において、出力電圧が接続される負荷を流れる電流に基づいた電圧と所定の第1の基準電圧との差を増幅する誤差増幅器と、前記誤差増幅器の出力信号と基準となるのこぎり波とを比較し、PWM制御信号を生成するPWMコンパレータと、前記PWMコンパレータの前記誤差信号が入力される端子に接続され、誤差信号の位相補償を行うキャパシタンスを含む位相補償部と、前記PWMコンパレータの前記誤差信号が入力される端子と前記誤差増幅器の出力端子に直列に接続される抵抗およびスイッチと、を備え、前記抵抗の端子間に所定の電圧差が発生したときに、前記スイッチをオフして、前記キャパシタに誤差信号を保持することを特徴とする。
請求項2に記載の発明は、請求項1に記載の過電圧保護回路において、前記出力電圧を抵抗分割した信号と所定の第2の基準電圧とを比較し、OVP制御信号を出力するOVPコンパレータをさらに備え、前記OVPコンパレータは前記出力電圧が前記第2の基準電圧を超えたときに前記スイッチをオフすることを特徴とする。
請求項3に記載の発明は、請求項2に記載の過電圧保護回路において、前記第2の基準電圧は、前記負荷が断線した場合に前記抵抗分割した信号が達する電圧レベルであることを特徴とする。
請求項4に記載の発明は、請求項1乃至3のいずれかに記載の過電圧保護回路において、前記負荷は、並列に接続された複数のLEDと、前記LEDの少なくとも1つに所定の時間過電圧状態が続いた場合、前記過電圧状態のLEDを除去するタイマー回路とを含むことを特徴とする。
本発明は、部品点数を増やさず、増幅器のゲインを下げることなく異常時制御の精度を高める効果を奏する。
本発明の一実施形態に係る過電圧保護回路の構成を示す図である。 本発明の一実施形態に係る過電圧保護回路の動作を示す図である。 従来の過電圧保護回路の構成を示す図である。
以下、本発明の実施の形態について、詳細に説明する。
図1に、本発明の一実施形態に係る過電圧保護回路の構成を示す。外部電源VINからインダクタンスとダイオードを介して電圧保持用のキャパシタに電荷が供給され、定電圧Voutが負荷Loadに接続されている。負荷Loadは、例えばLEDであり、グランドとの間に抵抗が直列に接続される。図1では1つの負荷Loadが接続されているが、並列または直接あるいはそれらの組み合わせで複数のLEDが接続され、チャネルフィードバック制御が行えるようにしてもよい。
負荷Loadと抵抗との間の電位が誤差増幅器11の反転入力端子に入力されている。非反転入力端子には、基準電圧Vrefが入力され、差電圧を増幅した誤差信号COMPが出力される。誤差信号COMPはPWMコンパレータ16に入力され、のこぎり波と比較され、のこぎり波の電圧より高い場合に、PWMコンパレータ16から「Hi」が出力される。のこぎり波は一定の周波数であるため、PWMコンパレータ16からは誤差信号に応じたPWM信号が生成される。PWM信号が、インダクタンスに接続されたMOSトランジスタからなるスイッチを制御することにより、出力電圧Voutは一定となるようにフィードバック制御される。
誤差増幅器11の出力端子には抵抗およびキャパシタンスを含む位相補償回路15が接続され、誤差増幅器11の出力端子と位相補償回路15との間に抵抗Roとスイッチ17を備える。
本発明では、従来技術において異常時電圧を検出したOVP増幅器22の代わりに、OVPコンパレータ12を備え、信号OVPBを出力する。OVPコンパレータ12は、コンパレータとして動作すればよいため、電流出力能力の小さい回路で十分である。
また、抵抗の両端子の電圧を入力し比較する電圧差比較器13を備え、論理回路を介してスイッチをオンオフする制御信号を生成する。すなわち、電圧差比較器13は、抵抗間の出電圧により2つの信号EAOBとCOMBを出力し、上記信号OVPBとでスイッチのオンオフを制御する。
図2に、本発明の一実施形態に係る過電圧保護回路の動作を示す。
(正常時の動作)
負荷Loadに異常がなく、正常に動作しているときは、負荷Loadと抵抗に電流が流れるため、抵抗に電圧FBが発生している。この電圧FBは、誤差増幅器11において基準電圧VREFと比較され、誤差信号EAOが所定の電圧に制御されている。動作が安定しているため、誤差増幅器11の出力EAOはほぼ一定になっており、抵抗Roに電流も流れないため、電圧COMもほぼ同電位である。
信号EAOおよび信号COMは電位差比較器13に入力され、電位差比較器13は、
EAO−COMP≧0.2VのときEAOB=Lo
COMP−EAO≧0.2VのときCOMPB=Lo
を出力し、その他の場合はHiを出力する。但し、ここで電位差の基準を0.2Vとしたのは一例であり、0.2Vに限らず正数であればよい。すなわち、EAOがCOMPより一定以上高い電圧である場合はEAOBがLoを出力し、COMPがEAOより一定以上高い場合はCOMPBがLowo出力する。
上述したように、正常動作中は、COMPとEAOはほぼ同電位であるため、EAOBおよびCOMPBはHiであり、フリップフロップ14の出力EAHLDBはHiとなっており、スイッチ17はオンしている。したがって、フィードバック制御され、出力電圧Voutは所定の電圧(例えば33V)に制御されている。
(異常時の動作)
ここで、負荷Loadに異常が発生し、断線したような場合を想定する。このとき負荷Loadに接続される抵抗には電流が流れなくなるため、電圧降下がゼロになり、誤差増幅器11に入力される信号FBはゼロ電位となる。すると、誤差増幅器11の出力EAOおよび信号COMPも上昇しようとするが、抵抗Roに電流が流れるため、EAOとCOMPとの間で電位差を生じ、抵抗Roの分EAOが高い電圧をとなりながらVoutは上昇していく。尚、信号EAOBはHiからLoに変化するが、ここでは動作に影響しない。
信号COMPが上昇するため、出力電圧Voutも上昇し、例えばVoutが40Vを超えると、OVPコンパレータ12に入力されるVoutの抵抗分割された信号も基準信号Vrefを超える。このとき、OVPコンパレータ12の出力信号OVPBがLoに変化し、NOR回路の出力がLoからHiに変化する。そして、その立ち上がりでフリップフロップ14が動作し、信号EAHLDBがHiからLoに変化してスイッチ17をオフにする。
スイッチ17がオフすると、位相補償回路15のキャパシタに信号COMPの電圧が保持され、出力電圧Voutはそのときの電圧に保持される。
また、上述したような負荷Loadとして複数のLEDが接続されている場合(不図示)は、故障したLEDのフィードバックを除外し、残りのLEDに関してチャンネルフィードバック制御を行うことがある。このような場合には負荷Loadが再接続されるため、電圧FBがゼロ電位にならず、出力電圧Voutに応じた高い電圧を生じることになる。
このとき、EAOは信号FBがゼロ電位のときよりも小さくなるが、EAOはCOMPに比べ、再接続された負荷Loadによる電圧降下分小さくなる。その結果、EAOBおよびOVPBがHiに変化し、COMPBはLoからHiに変化するため、フリップフロップ14がリセットされ、EAHLDBがHiに変化し、スイッチ17がオンする。
そこで、誤差増幅器11によるフィードバック制御が再開され、出力Voutは小さくなり、定電圧に近づき、FBも所定電圧に近づき、抵抗Roに電流が流れなくなるため、EAOとCOMPが同電位となり、COMPB信号がHiに戻って、正常動作に遷移することになる。
再接続には例えば、タイマー回路を用いて、所定の時間過電圧状態が続いたら、問題のチャンネルを除去して、残りのチャンネルでフィードバック制御するようにすればよい。
以上のように、本発明では、異常電圧をコンパレータで検出し、誤差増幅器によるフィードバックを停止させるため、異常検出用のフィードバックの位相補償を行う必要がなく、高精度で安定な過電圧保護回路を提供することができる。
11、21 誤差増幅器
12 OVPコンパレータ
13 電圧差比較器
14 フリップフロップ
15 位相補償回路
16、23 PWMコンパレータ
17 スイッチ
22 OVP増幅器

Claims (4)

  1. PWM制御により出力電圧を制御する過電圧保護回路において、
    出力電圧が接続される負荷を流れる電流に基づいた電圧と所定の第1の基準電圧との差を増幅する誤差増幅器と、
    前記誤差増幅器の出力信号と基準となるのこぎり波とを比較し、PWM制御信号を生成するPWMコンパレータと、
    前記PWMコンパレータの前記誤差信号が入力される端子に接続され、誤差信号の位相補償を行うキャパシタンスを含む位相補償部と、
    前記PWMコンパレータの前記誤差信号が入力される端子と前記誤差増幅器の出力端子に直列に接続される抵抗およびスイッチと、を備え、
    前記抵抗の端子間に所定の電圧差が発生したときに、前記スイッチをオフして、前記キャパシタに誤差信号を保持することを特徴とする過電圧保護回路。
  2. 前記出力電圧を抵抗分割した信号と所定の第2の基準電圧とを比較し、OVP制御信号を出力するOVPコンパレータをさらに備え、
    前記OVPコンパレータは前記出力電圧が前記第2の基準電圧を超えたときに前記スイッチをオフすることを特徴とする請求項1に記載の過電圧保護回路。
  3. 前記第2の基準電圧は、前記負荷が断線した場合に前記抵抗分割した信号が達する電圧レベルであることを特徴とする請求項2に記載の過電圧保護回路。
  4. 前記負荷は、
    並列に接続された複数のLEDと、
    前記LEDの少なくとも1つに所定の時間過電圧状態が続いた場合、前記過電圧状態のLEDを除去するタイマー回路と
    を含むことを特徴とする請求項1乃至3のいずれかに記載の過電圧保護回路。
JP2009210194A 2009-09-11 2009-09-11 過電圧保護回路 Expired - Fee Related JP5383397B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009210194A JP5383397B2 (ja) 2009-09-11 2009-09-11 過電圧保護回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009210194A JP5383397B2 (ja) 2009-09-11 2009-09-11 過電圧保護回路

Publications (2)

Publication Number Publication Date
JP2011062002A JP2011062002A (ja) 2011-03-24
JP5383397B2 true JP5383397B2 (ja) 2014-01-08

Family

ID=43948963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009210194A Expired - Fee Related JP5383397B2 (ja) 2009-09-11 2009-09-11 過電圧保護回路

Country Status (1)

Country Link
JP (1) JP5383397B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113331493A (zh) * 2021-05-08 2021-09-03 铂德(深圳)科技有限公司 短路保护电路及电子烟

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636650B2 (ja) * 1987-07-06 1994-05-11 エルコ−株式会社 スイッチングレギュレ−タの過電圧保護回路
JP4236602B2 (ja) * 2004-03-09 2009-03-11 シャープ株式会社 スイッチング電源回路及びそれを用いた電子機器
JP2006211762A (ja) * 2005-01-26 2006-08-10 Sharp Corp レギュレータ及びこれを備えた電子機器
JP4558001B2 (ja) * 2007-05-11 2010-10-06 シャープ株式会社 電源回路
JP5097534B2 (ja) * 2007-07-26 2012-12-12 ローム株式会社 Dc/dcコンバータ及びこれを用いた駆動装置
JP2009106063A (ja) * 2007-10-23 2009-05-14 Sony Corp Dc−dcコンバータ電源装置およびdc−dcコンバータ電源装置の過電圧防止回路
JP5312781B2 (ja) * 2007-12-19 2013-10-09 シャープ株式会社 スイッチング電源回路
JP5172365B2 (ja) * 2008-01-17 2013-03-27 シャープ株式会社 電源回路およびこれを備えた電子機器

Also Published As

Publication number Publication date
JP2011062002A (ja) 2011-03-24

Similar Documents

Publication Publication Date Title
US7859324B2 (en) Power supply unit
US9154037B2 (en) Current-mode buck converter and electronic system using the same
US8912780B2 (en) Switching control circuit
JP4690784B2 (ja) Dc−dcコンバータ
US9041371B2 (en) Switching regulator
JP5118940B2 (ja) 電源装置
US20150207307A1 (en) Boost apparatus with over-current and over-voltage protection function
JP2007049845A (ja) スイッチング・レギュレータ
US9531269B2 (en) Semiconductor device
JPWO2014199816A1 (ja) 過電流検出回路
CN104038059A (zh) 开关调节器以及电子设备
US9306592B2 (en) Semiconductor integrated circuit
CN110121685B (zh) 电源电路
US20140097811A1 (en) Current-limit system and method
JP5091101B2 (ja) ソフトスタート回路及びそのソフトスタート回路を備えた電源回路
JP2017131033A (ja) スイッチング電源装置
JP5383397B2 (ja) 過電圧保護回路
JP2010015471A (ja) レギュレータ装置およびそれを備える電子機器
JP2008011585A (ja) スイッチングレギュレータ
US20170294908A1 (en) Temperature protection device
TW201417432A (zh) 直流-直流轉換器之保護裝置
JP2010081747A (ja) Dc/dcコンバータ制御回路、およびdc/dcコンバータ制御方法
JP2012032940A (ja) 電源制御回路
US20120187931A1 (en) Power Supply Control Circuit and Power Supply Circuit
JP2013198253A (ja) Dc/dcコンバータ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131001

R150 Certificate of patent or registration of utility model

Ref document number: 5383397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees