JP7003003B2 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP7003003B2 JP7003003B2 JP2018117743A JP2018117743A JP7003003B2 JP 7003003 B2 JP7003003 B2 JP 7003003B2 JP 2018117743 A JP2018117743 A JP 2018117743A JP 2018117743 A JP2018117743 A JP 2018117743A JP 7003003 B2 JP7003003 B2 JP 7003003B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- comparator
- output
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
- H02M1/15—Arrangements for reducing ripples from dc input or output using active elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0012—Control circuits using digital or numerical techniques
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0041—Control circuits in which a clock signal is selectively enabled or disabled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
図1は、実施の形態1にかかる電源回路1の構成例を示す図である。
図1に示すように、電源回路1は、昇圧回路11と、選択回路12と、コンパレータ13と、否定論理積回路(以下、NAND回路と称す)14と、抵抗素子R1と、を備える。選択回路12及びコンパレータ13によって比較部10が構成されている。
図2は、選択回路12の具体的な構成例を示す回路図である。
図2に示すように、選択回路12は、インバータINV1と、トランスファゲートTG1と、トランスファゲートTG2と、を有する。トランスファゲートTG1は、PチャネルMOSトランジスタMP1及びNチャネルMOSトランジスタMN1からなる。トランスファゲートTG2は、PチャネルMOSトランジスタMP2及びNチャネルMOSトランジスタMN2からなる。
コンパレータ13は、分圧電圧Vdと基準電圧Vrefとを比較して、比較結果である電圧Vcを出力する。理想的には、コンパレータ13は、電圧Vdが基準電圧Vref以上の場合にLレベルの電圧Vcを出力し、電圧Vdが基準電圧Vref未満の場合にHレベルの電圧Vcを出力する。
続いて、図3を用いて、電源回路1の動作について説明する。
図3は、電源回路1の動作を示すタイミングチャートである。なお、以下では、昇圧回路11を駆動する電源電圧VDDが2V、昇圧回路11の出力電圧Voutのターゲット電圧が10V、抵抗素子R1a,R1bの抵抗比R1a:R1bが9:1、基準電圧Vref1が1.05V、基準電圧Vref2が0.95Vである場合を例に説明する。
図6は、電源回路1の変形例を電源回路1aとして示す図である。
電源回路1aは、電源回路1と比較して、論理和回路(以下、OR回路と称す)15をさらに備える。
図7は、実施の形態2にかかる電源回路2の構成例を示す図である。電源回路2は、電源回路1と比較して、選択回路12の代わりに選択回路21を備える。また、電源回路2には、基準電圧Vref1,Vref2が供給される代わりに基準電圧Vrefのみが供給されている。さらに、抵抗素子R1は、抵抗素子R1a,R1bの代わりに、抵抗素子R1c,R1d,R1eによって構成されている。以下、具体的に説明する。
続いて、図8を用いて、電源回路2の動作について説明する。
図8は、電源回路2の動作を示すタイミングチャートである。なお、以下では、昇圧回路11を駆動する電源電圧VDDが2V、昇圧回路11の出力電圧Voutのターゲット電圧が10V、抵抗素子R1c,R1d,R1eの抵抗比R1c:R1d:R1eが8.95:0.1:0.95、基準電圧Vrefが1Vである場合を例に説明する。
図9は、電源回路2の変形例を電源回路2aとして示す図である。
電源回路2aは、電源回路2と比較して、論理和回路(以下、OR回路と称す)22をさらに備える。
図10は、実施の形態3にかかる電源回路3の構成例を示す図である。電源回路3は、電源回路1と比較して、比較部10の代わりに比較部30を備える。比較部30は、コンパレータ31と、コンパレータ32と、制御回路33と、を有する。
図11は、制御回路33の具体的な構成例を示す図である。
図11に示すように、制御回路33は、排他的論理和回路(XOR回路)331と、Dフリップフロップ332と、を備える。
NAND回路14は、制御回路33の出力電圧Vcoutに基づいて、昇圧回路11に対してクロック信号CLKを出力するか否かを制御する。例えば、制御回路33からLレベルの信号が出力されている場合、NAND回路14は、クロック信号CLKに関わらずHレベルの信号を出力する。つまり、NAND回路14は、昇圧回路11へのクロック信号CLKの供給を停止させる。それに対し、コンパレータ13からHレベルの信号が出力されている場合、NAND回路14は、昇圧回路11へのクロック信号CLK(厳密に言えば、本例ではクロック信号CLKの反転信号)の供給を行う。このとき、昇圧回路11は、出力Voutを昇圧させる。
続いて、図12を用いて、電源回路3の動作について説明する。
図12は、電源回路3の動作を示すタイミングチャートである。なお、以下では、昇圧回路11を駆動する電源電圧VDDが2V、昇圧回路11の出力電圧Voutのターゲット電圧が10V、抵抗素子R1a,R1bの抵抗比R1a:R1bが9:1、基準電圧Vref1が1.05V、基準電圧Vref2が0.95Vである場合を例に説明する。
図13は、電源回路3の変形例を電源回路3aとして示す図である。電源回路3aは、電源回路3と比較して、論理和回路(以下、OR回路と称す)34をさらに備える。
1a 電源回路
2a 電源回路
3a 電源回路
10 比較部
11 昇圧回路
12 選択回路
13 コンパレータ
14 否定論理積回路(NAND回路)
15 論理和回路(OR回路)
21 選択回路
22 論理和回路(OR回路)
30 比較部
31 コンパレータ
32 コンパレータ
33 制御回路
34 論理和回路(OR回路)
331 排他的論理和回路(XOR回路)
332 Dフリップフロップ
INV1 インバータ
MN1,MN2 NチャネルMOSトランジスタ
MP1,MP2 PチャネルMOSトランジスタ
N0,N1,N2 ノード
R1 抵抗素子
R1a,R1b,R1c,R1d,R1e 抵抗素子
TG1 トランスファゲート
TG2 トランスファゲート
Claims (6)
- 外部出力電圧に応じた分圧電圧と、第1基準電圧及び第2基準電圧のそれぞれと、を比較して、比較結果を出力する比較部と、
前記比較部による比較結果に基づいてクロック信号の出力の可否を制御する第1イネーブル回路と、
前記クロック信号が前記第1イネーブル回路を介して供給された場合に、前記外部出力電圧を昇圧する昇圧回路と、
を備え、
前記比較部は、
前記分圧電圧と、前記第1及び第2基準電圧のうち選択された何れかの基準電圧と、を比較して、前記比較部による比較結果として出力するコンパレータと、
前記コンパレータによる比較結果に基づいて、前記第1基準電圧及び前記第2基準電圧の何れかを選択し、前記選択された基準電圧として出力する選択回路と、
を有し、
前記選択回路は、前記分圧電圧が前記選択された基準電圧以上であることを示す比較結果が前記コンパレータから出力された場合に、前記第2基準電圧から前記第2基準電圧よりも高い前記第1基準電圧に選択を切り替えて、前記選択された基準電圧として出力し、かつ、前記分圧電圧が前記選択された基準電圧未満であることを示す比較結果が前記コンパレータから出力された場合に、前記第1基準電圧から前記第2基準電圧に選択を切り替えて、前記選択された基準電圧として出力する、
電源回路。 - 外部出力電圧に応じた分圧電圧と、第1基準電圧及び第2基準電圧のそれぞれと、を比較して、比較結果を出力する比較部と、
前記比較部による比較結果に基づいてクロック信号の出力の可否を制御する第1イネーブル回路と、
前記クロック信号が前記第1イネーブル回路を介して供給された場合に、前記外部出力電圧を昇圧する昇圧回路と、
前記外部出力電圧の変動幅を測定する測定回路と、
前記測定回路による測定結果に基づいて、前記第1基準電圧及び前記第2基準電圧の値を調整する調整回路と、
を備え、
前記比較部は、
前記分圧電圧と、前記第1及び第2基準電圧のうち選択された何れかの基準電圧と、を比較して、前記比較部による比較結果として出力するコンパレータと、
前記コンパレータによる比較結果に基づいて、前記第1基準電圧及び前記第2基準電圧の何れかを選択し、前記選択された基準電圧として出力する選択回路と、
を有する、
電源回路。 - 外部出力電圧に応じた分圧電圧と、第1基準電圧及び第2基準電圧のそれぞれと、を比較して、比較結果を出力する比較部と、
前記比較部による比較結果に基づいてクロック信号の出力の可否を制御する第1イネーブル回路と、
前記クロック信号が前記第1イネーブル回路を介して供給された場合に、前記外部出力電圧を昇圧する昇圧回路と、
を備え、
前記比較部は、
前記分圧電圧と、前記第1基準電圧と、を比較する第1コンパレータと、
前記分圧電圧と、前記第2基準電圧と、を比較する第2コンパレータと、
前記第1コンパレータ及び前記第2コンパレータのそれぞれの比較結果に応じた電圧を、前記比較部による比較結果として出力する制御回路と、
を有し、
前記制御回路は、
前記第1コンパレータによる比較結果と、前記第2コンパレータによる比較結果と、の排他的論理和を出力する排他的論理和回路と、
前記排他的論理和回路の出力電圧の立ち上がりに同期して、前記制御回路の出力電圧を反転させるフリップフロップ回路と、
を有する、
電源回路。 - 外部出力電圧に応じた分圧電圧と、第1基準電圧及び第2基準電圧のそれぞれと、を比較して、比較結果を出力する比較部と、
前記比較部による比較結果に基づいてクロック信号の出力の可否を制御する第1イネーブル回路と、
前記クロック信号が前記第1イネーブル回路を介して供給された場合に、前記外部出力電圧を昇圧する昇圧回路と、
前記外部出力電圧の変動幅を測定する測定回路と、
前記測定回路による測定結果に基づいて、前記第1基準電圧及び前記第2基準電圧の値を調整する調整回路と、
を備え、
前記比較部は、
前記分圧電圧と、前記第1基準電圧と、を比較する第1コンパレータと、
前記分圧電圧と、前記第2基準電圧と、を比較する第2コンパレータと、
前記第1コンパレータ及び前記第2コンパレータのそれぞれの比較結果に応じた電圧を、前記比較部による比較結果として出力する制御回路と、
を有する、
電源回路。 - 外部出力電圧に応じた第1分圧電圧及び第2分圧電圧のうち選択された何れかの分圧電圧と、基準電圧と、を比較するコンパレータと、
前記コンパレータによる比較結果に基づいて、前記第1分圧電圧及び前記第2分圧電圧の何れかを選択し、前記選択された分圧電圧として出力する選択回路と、
前記コンパレータによる比較結果に基づいてクロック信号の出力の可否を制御する第1イネーブル回路と、
前記クロック信号が前記第1イネーブル回路を介して供給された場合に、前記外部出力電圧を昇圧する昇圧回路と、
を備え、
前記選択回路は、前記選択された分圧電圧が前記基準電圧以上であることを示す比較結果が前記コンパレータから出力された場合に、第1分圧電圧から前記第1分圧電圧よりも低い前記第2分圧電圧に選択を切り替えて、前記選択された分圧電圧として出力し、かつ、前記選択された分圧電圧が前記基準電圧未満であることを示す比較結果が前記コンパレータから出力された場合に、前記第2分圧電圧から前記第1分圧電圧に選択を切り替えて、前記選択された分圧電圧として出力する、
電源回路。 - 外部出力電圧に応じた第1分圧電圧及び第2分圧電圧のうち選択された何れかの分圧電圧と、基準電圧と、を比較するコンパレータと、
前記コンパレータによる比較結果に基づいて、前記第1分圧電圧及び前記第2分圧電圧の何れかを選択し、前記選択された分圧電圧として出力する選択回路と、
前記コンパレータによる比較結果に基づいてクロック信号の出力の可否を制御する第1イネーブル回路と、
前記クロック信号が前記第1イネーブル回路を介して供給された場合に、前記外部出力電圧を昇圧する昇圧回路と、
前記外部出力電圧の変動幅を測定する測定回路と、
前記測定回路による測定結果に基づいて、前記第1分圧電圧及び前記第2分圧電圧の値を調整する調整回路と、
を備えた電源回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018117743A JP7003003B2 (ja) | 2018-06-21 | 2018-06-21 | 電源回路 |
CN201910482325.0A CN110635681A (zh) | 2018-06-21 | 2019-06-04 | 电源 |
US16/433,835 US10644580B2 (en) | 2018-06-21 | 2019-06-06 | Power supplies |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018117743A JP7003003B2 (ja) | 2018-06-21 | 2018-06-21 | 電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019221087A JP2019221087A (ja) | 2019-12-26 |
JP7003003B2 true JP7003003B2 (ja) | 2022-01-20 |
Family
ID=68968613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018117743A Active JP7003003B2 (ja) | 2018-06-21 | 2018-06-21 | 電源回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10644580B2 (ja) |
JP (1) | JP7003003B2 (ja) |
CN (1) | CN110635681A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11158390B2 (en) * | 2019-10-02 | 2021-10-26 | Silicon Motion, Inc. | Method and apparatus for performing automatic power control in a memory device with aid of associated detection during initialization phase |
CN114079420A (zh) * | 2020-08-13 | 2022-02-22 | 致新科技股份有限公司 | 过压保护电路 |
CN112968606B (zh) * | 2021-05-18 | 2021-07-27 | 上海南芯半导体科技有限公司 | 一种用于amoled的elvdd结构 |
CN113507198B (zh) * | 2021-09-09 | 2021-12-10 | 武汉市聚芯微电子有限责任公司 | 一种电源驱动装置、方法及设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060261881A1 (en) | 2005-05-20 | 2006-11-23 | Sitronix Technology Corp. | Circuit of voltage multiplier with programmable output |
JP2010057230A (ja) | 2008-08-27 | 2010-03-11 | Nec Electronics Corp | 電圧生成回路及びその動作制御方法 |
JP2010124590A (ja) | 2008-11-19 | 2010-06-03 | Seiko Instruments Inc | 昇圧回路 |
JP2012100376A (ja) | 2010-10-29 | 2012-05-24 | Mitsumi Electric Co Ltd | スイッチング電源装置 |
JP2013258895A (ja) | 2012-05-18 | 2013-12-26 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその駆動方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005020971A (ja) * | 2003-06-30 | 2005-01-20 | Nec Kansai Ltd | 電源回路 |
JP4425727B2 (ja) | 2004-02-27 | 2010-03-03 | Necエレクトロニクス株式会社 | 電源回路 |
JP5154152B2 (ja) * | 2007-07-04 | 2013-02-27 | ルネサスエレクトロニクス株式会社 | 昇圧電源回路 |
CN104022641B (zh) * | 2014-06-05 | 2016-09-07 | 辉芒微电子(深圳)有限公司 | 防过冲且快启动的电荷泵电路及其防过冲的快启动方法 |
US10033268B2 (en) * | 2015-07-10 | 2018-07-24 | Micron Technology, Inc. | Apparatuses and methods for charge pump regulation |
-
2018
- 2018-06-21 JP JP2018117743A patent/JP7003003B2/ja active Active
-
2019
- 2019-06-04 CN CN201910482325.0A patent/CN110635681A/zh active Pending
- 2019-06-06 US US16/433,835 patent/US10644580B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060261881A1 (en) | 2005-05-20 | 2006-11-23 | Sitronix Technology Corp. | Circuit of voltage multiplier with programmable output |
JP2010057230A (ja) | 2008-08-27 | 2010-03-11 | Nec Electronics Corp | 電圧生成回路及びその動作制御方法 |
JP2010124590A (ja) | 2008-11-19 | 2010-06-03 | Seiko Instruments Inc | 昇圧回路 |
JP2012100376A (ja) | 2010-10-29 | 2012-05-24 | Mitsumi Electric Co Ltd | スイッチング電源装置 |
JP2013258895A (ja) | 2012-05-18 | 2013-12-26 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2019221087A (ja) | 2019-12-26 |
US10644580B2 (en) | 2020-05-05 |
CN110635681A (zh) | 2019-12-31 |
US20190393766A1 (en) | 2019-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7003003B2 (ja) | 電源回路 | |
JP4257196B2 (ja) | 半導体装置および半導体装置の駆動方法 | |
US9323263B2 (en) | Low dropout regulator with hysteretic control | |
US7667529B2 (en) | Charge pump warm-up current reduction | |
JP2020510397A (ja) | 低ドロップアウトレギュレータ | |
TWI652564B (zh) | 用以穩定一供應電壓之裝置及方法 | |
CN111934545B (zh) | 升压电路及其控制方法 | |
JP2005278383A (ja) | 電源回路 | |
CN112053728B (zh) | 电压产生电路以及半导体装置 | |
JP2011193579A (ja) | 半導体装置 | |
JP2010183284A (ja) | 発振回路、及びメモリシステム | |
JP5486221B2 (ja) | Dc−dcコンバータの制御回路、dc−dcコンバータ及び電子機器 | |
TW200828311A (en) | Adaptive regulator for idle state in a charge pump circuit of a memory device | |
KR102506190B1 (ko) | 발진회로 및 반도체 집적회로 | |
TWI408691B (zh) | 內部電壓產生器 | |
US9733655B2 (en) | Low dropout regulators with fast response speed for mode switching | |
JP2014187838A (ja) | 半導体集積回路 | |
JP7091113B2 (ja) | 半導体装置、および半導体装置の制御方法 | |
KR20090085468A (ko) | 멀티 레벨 펌핑전압 발생장치 | |
JP2010098804A (ja) | 昇圧回路 | |
JP2022129460A (ja) | 分圧回路、負帰還回路、及びパワーオンリセット回路 | |
JP4835237B2 (ja) | 電流源回路、およびこれを含むコンパレータ | |
JP5520524B2 (ja) | メモリ書込用電源回路 | |
CN116207977A (zh) | 电荷泵型升压电路 | |
JP2020123995A (ja) | チャージポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7003003 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |