JP3233035B2 - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータInfo
- Publication number
- JP3233035B2 JP3233035B2 JP21132696A JP21132696A JP3233035B2 JP 3233035 B2 JP3233035 B2 JP 3233035B2 JP 21132696 A JP21132696 A JP 21132696A JP 21132696 A JP21132696 A JP 21132696A JP 3233035 B2 JP3233035 B2 JP 3233035B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- switch element
- converter
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＣ−ＤＣコンバ
ータに関し、特に、スイッチ素子、ブートストラップ回
路、パルス幅変調回路、ＦＥＴドライブ回路及び誤差増
幅器を備える他励降圧型のＤＣ−ＤＣコンバータに関す
る。
ータに関し、特に、スイッチ素子、ブートストラップ回
路、パルス幅変調回路、ＦＥＴドライブ回路及び誤差増
幅器を備える他励降圧型のＤＣ−ＤＣコンバータに関す
る。
【０００２】
【従来の技術】図３に、従来の他励降圧型のＤＣ−ＤＣ
コンバータ５０の基本回路図を示す。図３において、入
力端子Ｖ１、Ｖ１’と出力端子Ｖ２、Ｖ２’との間に、
入力コンデンサＣｉ、スイッチ素子、例えばＮチャネル
ＭＯＳ−ＦＥＴ（以下、Ｎ−ＭＯＳＦＥＴ）Ｑ１、ダイ
オードＤ１、平滑回路１が挿入されている。また、入力
端子Ｖ１、Ｖ１’間には、電源Ｖが、出力端子Ｖ２、Ｖ
２’間には、出力負荷抵抗Ｒが接続されている。さら
に、Ｎ−ＭＯＳＦＥＴＱ１のドレインとソースとの間に
は、Ｎ−ＭＯＳＦＥＴＱ１がオフしたときに、入力電圧
Ｖｉと、Ｎ−ＭＯＳＦＥＴＱ１とダイオードＤ１との接
続点Ｂの電圧との差をダイオードＤＢを介してコンデン
サＣＢに充電する回路、いわゆるブートストラップ回路
２が接続され、ブートストラップ回路２のダイオードＤ
ＢとコンデンサＣＢとの接続点ＡとＮ−ＭＯＳＦＥＴＱ
１のゲートとの間には、ＦＥＴドライブ回路３が接続さ
れている。従って、ＦＥＴドライブ回路３は、Ｎ−ＭＯ
ＳＦＥＴＱ１をオンさせるゲート電圧を、ブートストラ
ップ回路２を構成するダイオードＤＢとコンデンサＣＢ
との接続点Ａから得る。
コンバータ５０の基本回路図を示す。図３において、入
力端子Ｖ１、Ｖ１’と出力端子Ｖ２、Ｖ２’との間に、
入力コンデンサＣｉ、スイッチ素子、例えばＮチャネル
ＭＯＳ−ＦＥＴ（以下、Ｎ−ＭＯＳＦＥＴ）Ｑ１、ダイ
オードＤ１、平滑回路１が挿入されている。また、入力
端子Ｖ１、Ｖ１’間には、電源Ｖが、出力端子Ｖ２、Ｖ
２’間には、出力負荷抵抗Ｒが接続されている。さら
に、Ｎ−ＭＯＳＦＥＴＱ１のドレインとソースとの間に
は、Ｎ−ＭＯＳＦＥＴＱ１がオフしたときに、入力電圧
Ｖｉと、Ｎ−ＭＯＳＦＥＴＱ１とダイオードＤ１との接
続点Ｂの電圧との差をダイオードＤＢを介してコンデン
サＣＢに充電する回路、いわゆるブートストラップ回路
２が接続され、ブートストラップ回路２のダイオードＤ
ＢとコンデンサＣＢとの接続点ＡとＮ−ＭＯＳＦＥＴＱ
１のゲートとの間には、ＦＥＴドライブ回路３が接続さ
れている。従って、ＦＥＴドライブ回路３は、Ｎ−ＭＯ
ＳＦＥＴＱ１をオンさせるゲート電圧を、ブートストラ
ップ回路２を構成するダイオードＤＢとコンデンサＣＢ
との接続点Ａから得る。
【０００３】また、Ｎ−ＭＯＳＦＥＴＱ１のソース側に
は、ダイオードＤ１、平滑回路１及び出力電圧検出用分
圧抵抗４が接続されている。このうち、平滑回路１はコ
イルＬ１と出力コンデンサＣｏからなり、出力電圧検出
用分圧抵抗４は抵抗Ｒ１と抵抗Ｒ２の直列回路からな
る。さらに、抵抗Ｒ１と抵抗Ｒ２の接続点と、ＦＥＴド
ライブ回路３の間には、誤差増幅回路５及びパルス幅変
調回路６が接続されている。
は、ダイオードＤ１、平滑回路１及び出力電圧検出用分
圧抵抗４が接続されている。このうち、平滑回路１はコ
イルＬ１と出力コンデンサＣｏからなり、出力電圧検出
用分圧抵抗４は抵抗Ｒ１と抵抗Ｒ２の直列回路からな
る。さらに、抵抗Ｒ１と抵抗Ｒ２の接続点と、ＦＥＴド
ライブ回路３の間には、誤差増幅回路５及びパルス幅変
調回路６が接続されている。
【０００４】以上のように構成されたＤＣ−ＤＣコンバ
ータ５０では、出力電圧検出用分圧抵抗４の抵抗Ｒ１と
抵抗Ｒ２で分圧され、出力電圧Ｖｏに比例する電圧が、
誤差増幅回路５によって、基準電圧と比較される。そし
て、出力電流Ｉｏが増加し、出力電圧Ｖｏに比例する電
圧が基準電圧より低くなるときは、パルス幅変調回路６
及びＦＥＴドライブ回路３を介してＮ−ＭＯＳＦＥＴＱ
１のスイッチング時間当たりのオン時間割合であるオン
デューティＤを大きくして、出力側に伝達するエネルギ
ーを増やし、出力電圧Ｖｏを上昇させる。一方、出力電
流Ｉｏが減少し、出力電圧Ｖｏに比例する電圧が基準電
圧より高くなるときは、パルス幅変調回路６及びＦＥＴ
ドライブ回路３を介してＮ−ＭＯＳＦＥＴＱ１のオンデ
ューティＤを小さくして、出力電圧Ｖｏを低下させる。
以上の動作を繰り返して出力電圧Ｖｏを安定化させる。
ータ５０では、出力電圧検出用分圧抵抗４の抵抗Ｒ１と
抵抗Ｒ２で分圧され、出力電圧Ｖｏに比例する電圧が、
誤差増幅回路５によって、基準電圧と比較される。そし
て、出力電流Ｉｏが増加し、出力電圧Ｖｏに比例する電
圧が基準電圧より低くなるときは、パルス幅変調回路６
及びＦＥＴドライブ回路３を介してＮ−ＭＯＳＦＥＴＱ
１のスイッチング時間当たりのオン時間割合であるオン
デューティＤを大きくして、出力側に伝達するエネルギ
ーを増やし、出力電圧Ｖｏを上昇させる。一方、出力電
流Ｉｏが減少し、出力電圧Ｖｏに比例する電圧が基準電
圧より高くなるときは、パルス幅変調回路６及びＦＥＴ
ドライブ回路３を介してＮ−ＭＯＳＦＥＴＱ１のオンデ
ューティＤを小さくして、出力電圧Ｖｏを低下させる。
以上の動作を繰り返して出力電圧Ｖｏを安定化させる。
【０００５】一般的に、ＤＣ−ＤＣコンバータ５０の動
作は、平滑回路１のコイルＬ１に流れるインダクタ電流
ＩＬの状態で、電流連続モードと電流不連続モードの２
つに大別される。ここで、電流連続モードの動作及び電
流不連続モードの動作について、図を用いて、もう少し
詳しく説明する。図４（ａ）〜図４（ｄ）、図５（ａ）
〜図５（ｄ）及び図６（ａ）〜図６（ｄ）に、平滑回路
１のコイルＬ１に流れるインダクタ電流ＩＬの波形、Ｎ
−ＭＯＳＦＥＴＱ１とダイオードＤ１との接続点Ｂの電
圧ＶＢの波形、ブートストラップ回路２のダイオードＤ
ＢとコンデンサＣＢとの接続点Ａの電圧ＶＡの波形、Ｎ
−ＭＯＳＦＥＴＱ１のゲート・ソース間電圧ＶＧＳの波
形を示す。図４（ａ）〜図４（ｄ）は電流連続モードの
場合、図５（ａ）〜図５（ｄ）は電流不連続モードの場
合、図６（ａ）〜図６（ｄ）は無負荷状態に近い電流不
連続モードの場合である。
作は、平滑回路１のコイルＬ１に流れるインダクタ電流
ＩＬの状態で、電流連続モードと電流不連続モードの２
つに大別される。ここで、電流連続モードの動作及び電
流不連続モードの動作について、図を用いて、もう少し
詳しく説明する。図４（ａ）〜図４（ｄ）、図５（ａ）
〜図５（ｄ）及び図６（ａ）〜図６（ｄ）に、平滑回路
１のコイルＬ１に流れるインダクタ電流ＩＬの波形、Ｎ
−ＭＯＳＦＥＴＱ１とダイオードＤ１との接続点Ｂの電
圧ＶＢの波形、ブートストラップ回路２のダイオードＤ
ＢとコンデンサＣＢとの接続点Ａの電圧ＶＡの波形、Ｎ
−ＭＯＳＦＥＴＱ１のゲート・ソース間電圧ＶＧＳの波
形を示す。図４（ａ）〜図４（ｄ）は電流連続モードの
場合、図５（ａ）〜図５（ｄ）は電流不連続モードの場
合、図６（ａ）〜図６（ｄ）は無負荷状態に近い電流不
連続モードの場合である。
【０００６】図４（ａ）〜図４（ｂ）から明らかなよう
に、インダクタ電流ＩＬが大きくなる電流連続モードの
場合には、オンデューティＤ（＝Ｔｏｎ／Ｔ）は、 Ｄ＝Ｖｏ／Ｖｉｎ の関係が成り立つ。
に、インダクタ電流ＩＬが大きくなる電流連続モードの
場合には、オンデューティＤ（＝Ｔｏｎ／Ｔ）は、 Ｄ＝Ｖｏ／Ｖｉｎ の関係が成り立つ。
【０００７】一方、図５（ａ）〜図５（ｂ）及び図６
（ａ）〜図６（ｂ）から明らかなように、インダクタ電
流ＩＬが小さくなる電流不連続モードの場合には、Ｎ−
ＭＯＳＦＥＴＱ１がオフしている時間Ｔｏｆｆは、ダイ
オードＤ１が導通してコイルＬ１にインダクタ電流ＩＬ
が流れている時間Ｔｏｆｆ１と、Ｎ−ＭＯＳＦＥＴＱ１
及びダイオードＤ１がオフしてコイルＬ１にインダクタ
電流ＩＬが流れていない時間Ｔｏｆｆ２に分けられ、Ｎ
−ＭＯＳＦＥＴＱ１のオンデューティＤ及びオフデュー
ティＤ１は、それぞれ次式で表される。
（ａ）〜図６（ｂ）から明らかなように、インダクタ電
流ＩＬが小さくなる電流不連続モードの場合には、Ｎ−
ＭＯＳＦＥＴＱ１がオフしている時間Ｔｏｆｆは、ダイ
オードＤ１が導通してコイルＬ１にインダクタ電流ＩＬ
が流れている時間Ｔｏｆｆ１と、Ｎ−ＭＯＳＦＥＴＱ１
及びダイオードＤ１がオフしてコイルＬ１にインダクタ
電流ＩＬが流れていない時間Ｔｏｆｆ２に分けられ、Ｎ
−ＭＯＳＦＥＴＱ１のオンデューティＤ及びオフデュー
ティＤ１は、それぞれ次式で表される。
【０００８】
【数１】
【０００９】これらの式から、出力電流Ｉｏが小さくな
る、すなわち（１）式及び（２）式のＲが大きくなるに
ともない、オンデューティＤとオフデューティＤ１は小
さくなる。また、入力電圧Ｖｉｎが小さくなる、すなわ
ち（２）式のＭが１に近づくにともない、オフデューテ
ィＤ１は小さくなる。
る、すなわち（１）式及び（２）式のＲが大きくなるに
ともない、オンデューティＤとオフデューティＤ１は小
さくなる。また、入力電圧Ｖｉｎが小さくなる、すなわ
ち（２）式のＭが１に近づくにともない、オフデューテ
ィＤ１は小さくなる。
【００１０】
【発明が解決しようとする課題】ところが、上記の従来
のＤＣ−ＤＣコンバータでは、入力電圧が下がり、出力
電流が著しく小さくなり、無負荷状態に近い電流不連続
モードになると、オンデューティＤとオフデューティＤ
１は小さくなる。従って、ブートストラップ回路による
充電電圧が低下し、スイッチ素子への駆動電圧が低下す
るため、スイッチ素子が動作しなくなるという問題があ
った。
のＤＣ−ＤＣコンバータでは、入力電圧が下がり、出力
電流が著しく小さくなり、無負荷状態に近い電流不連続
モードになると、オンデューティＤとオフデューティＤ
１は小さくなる。従って、ブートストラップ回路による
充電電圧が低下し、スイッチ素子への駆動電圧が低下す
るため、スイッチ素子が動作しなくなるという問題があ
った。
【００１１】このことを図を用いて説明する。図４
（ｂ）に示すように、電流連続モードの場合には、ダイ
オードＤ１にも十分な電流が流れるため、Ｎ−ＭＯＳＦ
ＥＴＱ１がオフ時の接続点Ａの電圧はほぼグランドレベ
ル（０Ｖ）となっているが、図６（ｂ）に示すように、
出力電流が著しく小さく、無負荷状態に近い電流不連続
モードの場合には、ダイオードＤ１に流れる電流が少な
くなるため、接続点Ｂの電圧ＶＢはグランドレベルまで
落ちず、Ｖｄの電圧をもつ。すると、図６（ｃ）に示す
ように、接続点Ａの電圧が徐々に下がる。そのため、図
６（ｄ）に示すように、Ｎ−ＭＯＳＦＥＴＱ１のゲート
・ソース間電圧も低くなる。そして、このゲート・ソー
ス間電圧が下がって、Ｎ−ＭＯＳＦＥＴＱ１をオンする
ためのしきい値電圧Ｖｔｈを下回った場合、Ｎ−ＭＯＳ
ＦＥＴＱ１をオンすることができなくなる。
（ｂ）に示すように、電流連続モードの場合には、ダイ
オードＤ１にも十分な電流が流れるため、Ｎ−ＭＯＳＦ
ＥＴＱ１がオフ時の接続点Ａの電圧はほぼグランドレベ
ル（０Ｖ）となっているが、図６（ｂ）に示すように、
出力電流が著しく小さく、無負荷状態に近い電流不連続
モードの場合には、ダイオードＤ１に流れる電流が少な
くなるため、接続点Ｂの電圧ＶＢはグランドレベルまで
落ちず、Ｖｄの電圧をもつ。すると、図６（ｃ）に示す
ように、接続点Ａの電圧が徐々に下がる。そのため、図
６（ｄ）に示すように、Ｎ−ＭＯＳＦＥＴＱ１のゲート
・ソース間電圧も低くなる。そして、このゲート・ソー
ス間電圧が下がって、Ｎ−ＭＯＳＦＥＴＱ１をオンする
ためのしきい値電圧Ｖｔｈを下回った場合、Ｎ−ＭＯＳ
ＦＥＴＱ１をオンすることができなくなる。
【００１２】本発明は、このような問題点を解決するた
めになされたものであり、入力電圧が下がり、出力電流
が小さくなっても、スイッチ素子を完全に駆動すること
ができるＤＣ−ＤＣコンバータを提供することを目的と
する。
めになされたものであり、入力電圧が下がり、出力電流
が小さくなっても、スイッチ素子を完全に駆動すること
ができるＤＣ−ＤＣコンバータを提供することを目的と
する。
【００１３】
【課題を解決するための手段】上述する問題点を解決す
るため本発明は、Ｎ−ＭＯＳＦＥＴからなるスイッチ素
子と、該スイッチ素子の制御端子に接続されたＦＥＴド
ライブ回路と、該ＦＥＴドライブ回路を介して前記スイ
ッチ素子を駆動するパルス幅変調回路と、該パルス変調
回路に接続されて前記スイッチ素子のスイッチング周波
数を変化させる周波数可変回路と、出力電圧を基準電圧
と比較・増幅して前記パルス幅変調回路に入力すること
によって前記スイッチ素子のパルス幅を制御する誤差増
幅器と、前記スイッチ素子のドレインおよびソースと前
記ＦＥＴドライブ回路に接続されたブートストラップ回
路と、を有する他励降圧型のＤＣ−ＤＣコンバータにお
いて、前記ブートストラップ回路は、前記スイッチ素子
のドレインにアノードが接続されたダイオードと、該ダ
イオードのカソードと前記スイッチ素子のソースの間に
接続されたコンデンサからなり、前記ダイオードと前記
コンデンサの接続点が、前記ＦＥＴドライブ回路に接続
されているとともに、その接続点の電圧に比例して前記
スイッチ素子のスイッチング周波数を変化させるように
前記周波数可変回路にも接続されていることを特徴とす
る。
るため本発明は、Ｎ−ＭＯＳＦＥＴからなるスイッチ素
子と、該スイッチ素子の制御端子に接続されたＦＥＴド
ライブ回路と、該ＦＥＴドライブ回路を介して前記スイ
ッチ素子を駆動するパルス幅変調回路と、該パルス変調
回路に接続されて前記スイッチ素子のスイッチング周波
数を変化させる周波数可変回路と、出力電圧を基準電圧
と比較・増幅して前記パルス幅変調回路に入力すること
によって前記スイッチ素子のパルス幅を制御する誤差増
幅器と、前記スイッチ素子のドレインおよびソースと前
記ＦＥＴドライブ回路に接続されたブートストラップ回
路と、を有する他励降圧型のＤＣ−ＤＣコンバータにお
いて、前記ブートストラップ回路は、前記スイッチ素子
のドレインにアノードが接続されたダイオードと、該ダ
イオードのカソードと前記スイッチ素子のソースの間に
接続されたコンデンサからなり、前記ダイオードと前記
コンデンサの接続点が、前記ＦＥＴドライブ回路に接続
されているとともに、その接続点の電圧に比例して前記
スイッチ素子のスイッチング周波数を変化させるように
前記周波数可変回路にも接続されていることを特徴とす
る。
【００１４】本発明のＤＣ−ＤＣコンバータによれば、
ブートストラップ回路中の接続点Ａの電圧、すなわちブ
ートストラップ電圧が低いときは、スイッチング周波数
を強制的に下げるため、スイッチ素子のオンデューティ
Ｄ及びオフデューティＤ１が一定であっても、Ｔｓ（＝
Ｔｏｎ＋Ｔｏｆｆ１＋Ｔｏｆｆ２）を長くすることによ
り、Ｔｏｎ（＝Ｄ・Ｔｓ）、Ｔｏｆｆ１（＝Ｄ１・Ｔ
ｓ）の時間は長くすることができる。従って、ブートス
トラップ回路の充電電圧は大きくなるため、ブートスト
ラップ電圧が低くなっても、確実に、スイッチ素子を動
作させることができる。
ブートストラップ回路中の接続点Ａの電圧、すなわちブ
ートストラップ電圧が低いときは、スイッチング周波数
を強制的に下げるため、スイッチ素子のオンデューティ
Ｄ及びオフデューティＤ１が一定であっても、Ｔｓ（＝
Ｔｏｎ＋Ｔｏｆｆ１＋Ｔｏｆｆ２）を長くすることによ
り、Ｔｏｎ（＝Ｄ・Ｔｓ）、Ｔｏｆｆ１（＝Ｄ１・Ｔ
ｓ）の時間は長くすることができる。従って、ブートス
トラップ回路の充電電圧は大きくなるため、ブートスト
ラップ電圧が低くなっても、確実に、スイッチ素子を動
作させることができる。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。なお、各実施例中において、従来例と
同一もしくは同等の部分には同一番号を付し、その詳細
な説明は省略する。
施例を説明する。なお、各実施例中において、従来例と
同一もしくは同等の部分には同一番号を付し、その詳細
な説明は省略する。
【００１６】図１に、本発明のＤＣ−ＤＣコンバータの
基本回路図を示す。ＤＣ−ＤＣコンバータ１０は、従来
のＤＣ−ＤＣコンバータ５０とほぼ同様の構成をしてい
るが、ブートストラップ回路２を構成するダイオードＤ
ＢとコンデンサＣＢとの接続点Ａと入力端子Ｖ１’との
間に、周波数可変回路１１、例えばブートストラップ電
圧検出回路が接続されている点で異なる。この際、周波
数可変回路１１はパルス幅変調回路６とも接続されてい
る。
基本回路図を示す。ＤＣ−ＤＣコンバータ１０は、従来
のＤＣ−ＤＣコンバータ５０とほぼ同様の構成をしてい
るが、ブートストラップ回路２を構成するダイオードＤ
ＢとコンデンサＣＢとの接続点Ａと入力端子Ｖ１’との
間に、周波数可変回路１１、例えばブートストラップ電
圧検出回路が接続されている点で異なる。この際、周波
数可変回路１１はパルス幅変調回路６とも接続されてい
る。
【００１７】図２に、本発明に係るＤＣ−ＤＣコンバー
タの一実施例の回路図を示す。周波数可変回路１１は、
ダイオードＤ２、ツェナーダイオードＺＤ、抵抗Ｒ３〜
Ｒ８、コンデンサＣ１〜Ｃ３、スイッチ素子Ｑ２及びオ
シレータＯＳＣからなる。そして、ダイオードＤ２、ツ
ェナーダイオードＺＤ、抵抗Ｒ３、Ｒ４が、ダイオード
ＤＢとコンデンサＣＢとの接続点Ａと入力端子Ｖ１’と
の間に直列に接続され、抵抗Ｒ３、Ｒ４の接続点は、抵
抗Ｒ５、スイッチ素子Ｑ２、抵抗Ｒ６及びオシレータＯ
ＳＣを介してパルス幅変調回路６に接続されている。ま
た、ダイオードＤ２とツェナーダイオードＺＤとの接続
点Ｃは、コンデンサＣ１を介して接地されている。
タの一実施例の回路図を示す。周波数可変回路１１は、
ダイオードＤ２、ツェナーダイオードＺＤ、抵抗Ｒ３〜
Ｒ８、コンデンサＣ１〜Ｃ３、スイッチ素子Ｑ２及びオ
シレータＯＳＣからなる。そして、ダイオードＤ２、ツ
ェナーダイオードＺＤ、抵抗Ｒ３、Ｒ４が、ダイオード
ＤＢとコンデンサＣＢとの接続点Ａと入力端子Ｖ１’と
の間に直列に接続され、抵抗Ｒ３、Ｒ４の接続点は、抵
抗Ｒ５、スイッチ素子Ｑ２、抵抗Ｒ６及びオシレータＯ
ＳＣを介してパルス幅変調回路６に接続されている。ま
た、ダイオードＤ２とツェナーダイオードＺＤとの接続
点Ｃは、コンデンサＣ１を介して接地されている。
【００１８】さらに、スイッチ素子Ｑ２のコレクタは抵
抗Ｒ６、ベースは抵抗Ｒ５にそれぞれ接続され、スイッ
チ素子Ｑ２のエミッタは抵抗Ｒ７を介してグランドに接
続されている。また、スイッチ素子Ｑ２のベースと抵抗
Ｒ５の接続点とグランドとの間には、コンデンサＣ２が
接続され、オシレータＯＳＣと抵抗Ｒ６の接続点とグラ
ンドとの間には、抵抗Ｒ８が接続され、オシレータＯＳ
Ｃとグランドとの間には、コンデンサＣ３が接続されて
いる。
抗Ｒ６、ベースは抵抗Ｒ５にそれぞれ接続され、スイッ
チ素子Ｑ２のエミッタは抵抗Ｒ７を介してグランドに接
続されている。また、スイッチ素子Ｑ２のベースと抵抗
Ｒ５の接続点とグランドとの間には、コンデンサＣ２が
接続され、オシレータＯＳＣと抵抗Ｒ６の接続点とグラ
ンドとの間には、抵抗Ｒ８が接続され、オシレータＯＳ
Ｃとグランドとの間には、コンデンサＣ３が接続されて
いる。
【００１９】次に、上述の構成のＤＣ−ＤＣコンバータ
１０の動作説明をする。ブートストラップ回路中の接続
点Ａの電圧ＶＡ、すなわちブートストラップ電圧が低い
場合には、抵抗Ｒ８とコンデンサＣ３で決定されるスイ
ッチング周波数でオシレータＯＳＣが発振し、スイッチ
ング周波数がパルス幅変調回路６に伝達され、そのスイ
ッチング周波数でＮ−ＭＯＳＦＥＴＱ１がオン、オフを
繰り返しすことにより、エネルギーがコイルＬ１に蓄え
られ、出力電圧Ｖｏを伝えることができる。
１０の動作説明をする。ブートストラップ回路中の接続
点Ａの電圧ＶＡ、すなわちブートストラップ電圧が低い
場合には、抵抗Ｒ８とコンデンサＣ３で決定されるスイ
ッチング周波数でオシレータＯＳＣが発振し、スイッチ
ング周波数がパルス幅変調回路６に伝達され、そのスイ
ッチング周波数でＮ−ＭＯＳＦＥＴＱ１がオン、オフを
繰り返しすことにより、エネルギーがコイルＬ１に蓄え
られ、出力電圧Ｖｏを伝えることができる。
【００２０】この際、スイッチング周波数は、Ｔｓ（＝
Ｔｏｎ＋Ｔｏｆｆ１＋Ｔｏｆｆ２）を長くすることによ
り、ブートストラップ回路の充電電圧を大きくし、ブー
トストラップ電圧が低くなっても、確実に、スイッチ素
子が動作するように、強制的に下げられる。
Ｔｏｎ＋Ｔｏｆｆ１＋Ｔｏｆｆ２）を長くすることによ
り、ブートストラップ回路の充電電圧を大きくし、ブー
トストラップ電圧が低くなっても、確実に、スイッチ素
子が動作するように、強制的に下げられる。
【００２１】一方、ブートストラップ電圧ＶＡが高くな
り、ブートストラップ回路中の接続点Ｃの電圧ＶＣがツ
ェナーダイオードＺＤのツェナー電圧Ｖｚを越えると、
スイッチ素子Ｑ２のベースにベース電圧Ｖｂ＝Ｒ２・
（ＶＣ−Ｖｚ）／（Ｒ３＋Ｒ４）が印加され、徐々にス
イッチ素子Ｑ２がオン状態になってくる。そして、ベー
ス電圧Ｖｂがスイッチ素子Ｑ２をオン状態にするのに十
分な電圧になったときに、オシレータＯＳＣは抵抗（Ｒ
６＋Ｒ７）と抵抗Ｒ８の合成抵抗（Ｒ６＋Ｒ７）・Ｒ８
／（Ｒ６＋Ｒ７＋Ｒ８）とコンデンサＣ１で決定される
スイッチング周波数で発振し、スイッチング周波数がパ
ルス幅変調回路６に伝達され、そのスイッチング周波数
でＮ−ＭＯＳＦＥＴＱ１がオン、オフを繰り返しすこと
により、エネルギーがコイルＬ１に蓄えられ、出力電圧
Ｖｏを伝えることができる。
り、ブートストラップ回路中の接続点Ｃの電圧ＶＣがツ
ェナーダイオードＺＤのツェナー電圧Ｖｚを越えると、
スイッチ素子Ｑ２のベースにベース電圧Ｖｂ＝Ｒ２・
（ＶＣ−Ｖｚ）／（Ｒ３＋Ｒ４）が印加され、徐々にス
イッチ素子Ｑ２がオン状態になってくる。そして、ベー
ス電圧Ｖｂがスイッチ素子Ｑ２をオン状態にするのに十
分な電圧になったときに、オシレータＯＳＣは抵抗（Ｒ
６＋Ｒ７）と抵抗Ｒ８の合成抵抗（Ｒ６＋Ｒ７）・Ｒ８
／（Ｒ６＋Ｒ７＋Ｒ８）とコンデンサＣ１で決定される
スイッチング周波数で発振し、スイッチング周波数がパ
ルス幅変調回路６に伝達され、そのスイッチング周波数
でＮ−ＭＯＳＦＥＴＱ１がオン、オフを繰り返しすこと
により、エネルギーがコイルＬ１に蓄えられ、出力電圧
Ｖｏを伝えることができる。
【００２２】上述したように、本発明の一実施例である
ＤＣ−ＤＣコンバータ１０によれば、ブートストラップ
電圧ＶＡの大きさに比例して、周波数可変回路１１でス
イッチング周波数が決定される。すなわち入力電圧Ｖｉ
が下がり出力電流Ｉｏが小さくなって、ブートストラッ
プ電圧ＶＡが下がると、Ｎ−ＭＯＳＦＥＴＱ１のスイッ
チング周波数を低くすることにより、Ｎ−ＭＯＳＦＥＴ
Ｑ１を完全に駆動することができる。従って、入力電圧
Ｖｉの高低や出力電流Ｉｏの大小に関係なく、安定した
出力電圧Ｖｏを得ることができる。
ＤＣ−ＤＣコンバータ１０によれば、ブートストラップ
電圧ＶＡの大きさに比例して、周波数可変回路１１でス
イッチング周波数が決定される。すなわち入力電圧Ｖｉ
が下がり出力電流Ｉｏが小さくなって、ブートストラッ
プ電圧ＶＡが下がると、Ｎ−ＭＯＳＦＥＴＱ１のスイッ
チング周波数を低くすることにより、Ｎ−ＭＯＳＦＥＴ
Ｑ１を完全に駆動することができる。従って、入力電圧
Ｖｉの高低や出力電流Ｉｏの大小に関係なく、安定した
出力電圧Ｖｏを得ることができる。
【００２３】また、ＤＣ−ＤＣコンバータの変換効率を
下げることなく、簡単に回路が構成できる。
下げることなく、簡単に回路が構成できる。
【００２４】なお、上述の実施例における回路は、一例
であり、ブートストラップ電圧が下がるにともないスイ
ッチ素子のスイッチング周波数を下げることができる周
波数可変回路であればよい。
であり、ブートストラップ電圧が下がるにともないスイ
ッチ素子のスイッチング周波数を下げることができる周
波数可変回路であればよい。
【００２５】また、ＦＥＴドライブ回路、誤差増幅回
路、パルス幅変調回路及びオシレータを１つの制御ＩＣ
内に集積してもよい。この場合には、ＤＣ−ＤＣコンバ
ータを実装するプリント基板を小形にすることができ
る。その結果、ＤＣ−ＤＣコンバータを搭載する電子機
器等の小形化が可能となる。
路、パルス幅変調回路及びオシレータを１つの制御ＩＣ
内に集積してもよい。この場合には、ＤＣ−ＤＣコンバ
ータを実装するプリント基板を小形にすることができ
る。その結果、ＤＣ−ＤＣコンバータを搭載する電子機
器等の小形化が可能となる。
【００２６】
【発明の効果】本発明のＤＣ−ＤＣコンバータによれ
ば、ブートストラップ電圧の大きさに比例して、周波数
可変回路でスイッチング周波数が決定される。すなわち
入力電圧が下がり、出力電流が小さくなって、ブートス
トラップ電圧が下がるとともに、スイッチ素子のスイッ
チング周波数を低くすることにより、スイッチ素子を完
全に駆動することができる。従って、入力電圧の高低や
出力電流の大小に関係なく、安定した出力電圧を得るこ
とができる。
ば、ブートストラップ電圧の大きさに比例して、周波数
可変回路でスイッチング周波数が決定される。すなわち
入力電圧が下がり、出力電流が小さくなって、ブートス
トラップ電圧が下がるとともに、スイッチ素子のスイッ
チング周波数を低くすることにより、スイッチ素子を完
全に駆動することができる。従って、入力電圧の高低や
出力電流の大小に関係なく、安定した出力電圧を得るこ
とができる。
【００２７】また、ＤＣ−ＤＣコンバータの変換効率
（出力電力／入力電力）を下げることなく、簡単に回路
が構成できる。
（出力電力／入力電力）を下げることなく、簡単に回路
が構成できる。
【図１】本発明のＤＣ−ＤＣコンバータの基本回路図で
ある。
ある。
【図２】本発明のＤＣ−ＤＣコンバータに係る一実施例
の回路図である。
の回路図である。
【図３】従来のＤＣ−ＤＣコンバータの基本回路図であ
る。
る。
【図４】図３のＤＣ−ＤＣコンバータの電流連続モード
の場合を説明するための（ａ）インダクタ電流ＩＬの波
形図、（ｂ）接続点Ｂの電圧ＶＢの波形図、（ｃ）接続
点Ａの電圧ＶＡの波形図、及び、スイッチ素子のゲート
・ソース間電圧ＶＧＳの波形図である。
の場合を説明するための（ａ）インダクタ電流ＩＬの波
形図、（ｂ）接続点Ｂの電圧ＶＢの波形図、（ｃ）接続
点Ａの電圧ＶＡの波形図、及び、スイッチ素子のゲート
・ソース間電圧ＶＧＳの波形図である。
【図５】図３のＤＣ−ＤＣコンバータの電流不連続モー
ドの場合を説明するための（ａ）インダクタ電流ＩＬの
波形図、（ｂ）接続点Ｂの電圧ＶＢの波形図、（ｃ）接
続点Ａの電圧ＶＡの波形図、及び、スイッチ素子のゲー
ト・ソース間電圧ＶＧＳの波形図である。
ドの場合を説明するための（ａ）インダクタ電流ＩＬの
波形図、（ｂ）接続点Ｂの電圧ＶＢの波形図、（ｃ）接
続点Ａの電圧ＶＡの波形図、及び、スイッチ素子のゲー
ト・ソース間電圧ＶＧＳの波形図である。
【図６】図３のＤＣ−ＤＣコンバータの無負荷状態に近
い電流不連続モードの場合を説明するための（ａ）イン
ダクタ電流ＩＬの波形図、（ｂ）接続点Ｂの電圧ＶＢの
波形図、（ｃ）接続点Ａの電圧ＶＡの波形図、及び、ス
イッチ素子のゲート・ソース間電圧ＶＧＳの波形図であ
る。
い電流不連続モードの場合を説明するための（ａ）イン
ダクタ電流ＩＬの波形図、（ｂ）接続点Ｂの電圧ＶＢの
波形図、（ｃ）接続点Ａの電圧ＶＡの波形図、及び、ス
イッチ素子のゲート・ソース間電圧ＶＧＳの波形図であ
る。
１０ ＤＣ−ＤＣコンバータ ２ ブートストラップ回路 ３ ＦＥＴドライブ回路 ５ 誤差増幅器 ６ パルス幅変調回路 １１ 周波数可変回路（ブートストラップ電圧検出
回路） ＣＢ コンデンサ ＤＢ ダイオード Ｑ１ スイッチ素子（Ｎ−ＭＯＳＦＥＴ）
回路） ＣＢ コンデンサ ＤＢ ダイオード Ｑ１ スイッチ素子（Ｎ−ＭＯＳＦＥＴ）
Claims (1)
- 【請求項１】 Ｎ−ＭＯＳＦＥＴからなるスイッチ素子
と、該スイッチ素子の制御端子に接続されたＦＥＴドラ
イブ回路と、該ＦＥＴドライブ回路を介して前記スイッ
チ素子を駆動するパルス幅変調回路と、該パルス幅変調
回路に接続されて前記スイッチ素子のスイッチング周波
数を変化させる周波数可変回路と、出力電圧を基準電圧
と比較・増幅して前記パルス幅変調回路に入力すること
によって前記スイッチ素子のパルス幅を制御する誤差増
幅器と、前記スイッチ素子のドレインおよびソースと前
記ＦＥＴドライブ回路に接続されたブートストラップ回
路と、を有する他励降圧型のＤＣ−ＤＣコンバータにお
いて、 前記ブートストラップ回路は、前記スイッチ素子のドレ
インにアノードが接続されたダイオードと、該ダイオー
ドのカソードと前記スイッチ素子のソースの間に接続さ
れたコンデンサからなり、 前記ダイオードと前記コンデンサの接続点が、前記ＦＥ
Ｔドライブ回路に接続されているとともに、その接続点
の電圧に比例して前記スイッチ素子のスイッチング周波
数を変化させるように前記周波数可変回路にも接続され
ている ことを特徴とするＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21132696A JP3233035B2 (ja) | 1996-08-09 | 1996-08-09 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21132696A JP3233035B2 (ja) | 1996-08-09 | 1996-08-09 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1056776A JPH1056776A (ja) | 1998-02-24 |
| JP3233035B2 true JP3233035B2 (ja) | 2001-11-26 |
Family
ID=16604109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21132696A Expired - Fee Related JP3233035B2 (ja) | 1996-08-09 | 1996-08-09 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3233035B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4111109B2 (ja) | 2002-10-30 | 2008-07-02 | 株式会社デンソー | スイッチングレギュレータ及び電源装置 |
| WO2005019360A1 (en) * | 2003-08-25 | 2005-03-03 | Dip Tech. Ltd. | Ink for ceramic surfaces |
| JP5029156B2 (ja) * | 2007-06-11 | 2012-09-19 | 富士通セミコンダクター株式会社 | Ｄｃ−ｄｃコンバータおよびその制御方法 |
| JP5330962B2 (ja) | 2009-11-04 | 2013-10-30 | パナソニック株式会社 | Ｄｃ−ｄｃコンバータ |
| JP5783928B2 (ja) * | 2012-02-15 | 2015-09-24 | 日立オートモティブシステムズ株式会社 | 車載用降圧スイッチング電源、車載用電子制御装置、およびアイドルストップシステム |
| JP5942652B2 (ja) * | 2012-07-11 | 2016-06-29 | 株式会社デンソー | スイッチング電源回路 |
-
1996
- 1996-08-09 JP JP21132696A patent/JP3233035B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1056776A (ja) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9258859B2 (en) | Semiconductor device and power supply device | |
| US6639811B2 (en) | Switching power supply unit | |
| KR100731393B1 (ko) | 스위칭 레귤레이터 | |
| US6294903B1 (en) | Switching power supply | |
| JP2003189602A (ja) | Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 | |
| JPH06311736A (ja) | Ｄｃ／ｄｃコンバータ | |
| EP1513248A2 (en) | Switching electric source device | |
| US8634210B2 (en) | DC-DC converter including switching frequency control circuit | |
| US7075806B2 (en) | DC voltage conversion circuit | |
| US20060244429A1 (en) | Free wheeling MOSFET control circuit for pre-biased loads | |
| US8890498B2 (en) | Driving circuit to turn off switching element by voltage from voltage storage unit and converter including driving circuit | |
| JP3233035B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US6597155B2 (en) | Highly efficient self-oscillation boost DC/DC converter | |
| US6437546B1 (en) | DC-to-DC converter and electronic device using the same | |
| US20070133232A1 (en) | Technique to improve dynamic response of two-stage converters | |
| JPH11332226A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP3237511B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH10215568A (ja) | Ｄｃ−ｄｃコンバータ | |
| US20050030779A1 (en) | Controlling circuit for a pulse width modulated DC/DC converter | |
| JP3490049B2 (ja) | スイッチング電源装置 | |
| EP1360559A2 (en) | Switching power supply | |
| JP2004173381A (ja) | スイッチング電源装置 | |
| KR20020033506A (ko) | Ｄｃ ―ｄｃ 컨버터 및 이를 사용한 전자장치 | |
| JP4503431B2 (ja) | スイッチング電源装置 | |
| JP3994430B2 (ja) | 可変発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |