JP3233035B2 - Dc−dcコンバータ - Google Patents

Dc−dcコンバータ

Info

Publication number
JP3233035B2
JP3233035B2 JP21132696A JP21132696A JP3233035B2 JP 3233035 B2 JP3233035 B2 JP 3233035B2 JP 21132696 A JP21132696 A JP 21132696A JP 21132696 A JP21132696 A JP 21132696A JP 3233035 B2 JP3233035 B2 JP 3233035B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
switch element
converter
connection point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21132696A
Other languages
English (en)
Other versions
JPH1056776A (ja
Inventor
靖之 森島
政成 田子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP21132696A priority Critical patent/JP3233035B2/ja
Publication of JPH1056776A publication Critical patent/JPH1056776A/ja
Application granted granted Critical
Publication of JP3233035B2 publication Critical patent/JP3233035B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、DC−DCコンバ
ータに関し、特に、スイッチ素子、ブートストラップ回
路、パルス幅変調回路、FETドライブ回路及び誤差増
幅器を備える他励降圧型のDC−DCコンバータに関す
る。
【0002】
【従来の技術】図3に、従来の他励降圧型のDC−DC
コンバータ50の基本回路図を示す。図3において、入
力端子V1、V1’と出力端子V2、V2’との間に、
入力コンデンサCi、スイッチ素子、例えばNチャネル
MOS−FET(以下、N−MOSFET)Q1、ダイ
オードD1、平滑回路1が挿入されている。また、入力
端子V1、V1’間には、電源Vが、出力端子V2、V
2’間には、出力負荷抵抗Rが接続されている。さら
に、N−MOSFETQ1のドレインとソースとの間に
は、N−MOSFETQ1がオフしたときに、入力電圧
Viと、N−MOSFETQ1とダイオードD1との接
続点Bの電圧との差をダイオードDBを介してコンデン
サCBに充電する回路、いわゆるブートストラップ回路
2が接続され、ブートストラップ回路2のダイオードD
BとコンデンサCBとの接続点AとN−MOSFETQ
1のゲートとの間には、FETドライブ回路3が接続さ
れている。従って、FETドライブ回路3は、N−MO
SFETQ1をオンさせるゲート電圧を、ブートストラ
ップ回路2を構成するダイオードDBとコンデンサCB
との接続点Aから得る。
【0003】また、N−MOSFETQ1のソース側に
は、ダイオードD1、平滑回路1及び出力電圧検出用分
圧抵抗4が接続されている。このうち、平滑回路1はコ
イルL1と出力コンデンサCoからなり、出力電圧検出
用分圧抵抗4は抵抗R1と抵抗R2の直列回路からな
る。さらに、抵抗R1と抵抗R2の接続点と、FETド
ライブ回路3の間には、誤差増幅回路5及びパルス幅変
調回路6が接続されている。
【0004】以上のように構成されたDC−DCコンバ
ータ50では、出力電圧検出用分圧抵抗4の抵抗R1と
抵抗R2で分圧され、出力電圧Voに比例する電圧が、
誤差増幅回路5によって、基準電圧と比較される。そし
て、出力電流Ioが増加し、出力電圧Voに比例する電
圧が基準電圧より低くなるときは、パルス幅変調回路6
及びFETドライブ回路3を介してN−MOSFETQ
1のスイッチング時間当たりのオン時間割合であるオン
デューティDを大きくして、出力側に伝達するエネルギ
ーを増やし、出力電圧Voを上昇させる。一方、出力電
流Ioが減少し、出力電圧Voに比例する電圧が基準電
圧より高くなるときは、パルス幅変調回路6及びFET
ドライブ回路3を介してN−MOSFETQ1のオンデ
ューティDを小さくして、出力電圧Voを低下させる。
以上の動作を繰り返して出力電圧Voを安定化させる。
【0005】一般的に、DC−DCコンバータ50の動
作は、平滑回路1のコイルL1に流れるインダクタ電流
ILの状態で、電流連続モードと電流不連続モードの2
つに大別される。ここで、電流連続モードの動作及び電
流不連続モードの動作について、図を用いて、もう少し
詳しく説明する。図4(a)〜図4(d)、図5(a)
〜図5(d)及び図6(a)〜図6(d)に、平滑回路
1のコイルL1に流れるインダクタ電流ILの波形、N
−MOSFETQ1とダイオードD1との接続点Bの電
圧VBの波形、ブートストラップ回路2のダイオードD
BとコンデンサCBとの接続点Aの電圧VAの波形、N
−MOSFETQ1のゲート・ソース間電圧VGSの波
形を示す。図4(a)〜図4(d)は電流連続モードの
場合、図5(a)〜図5(d)は電流不連続モードの場
合、図6(a)〜図6(d)は無負荷状態に近い電流不
連続モードの場合である。
【0006】図4(a)〜図4(b)から明らかなよう
に、インダクタ電流ILが大きくなる電流連続モードの
場合には、オンデューティD(=Ton/T)は、 D=Vo/Vin の関係が成り立つ。
【0007】一方、図5(a)〜図5(b)及び図6
(a)〜図6(b)から明らかなように、インダクタ電
流ILが小さくなる電流不連続モードの場合には、N−
MOSFETQ1がオフしている時間Toffは、ダイ
オードD1が導通してコイルL1にインダクタ電流IL
が流れている時間Toff1と、N−MOSFETQ1
及びダイオードD1がオフしてコイルL1にインダクタ
電流ILが流れていない時間Toff2に分けられ、N
−MOSFETQ1のオンデューティD及びオフデュー
ティD1は、それぞれ次式で表される。
【0008】
【数1】
【0009】これらの式から、出力電流Ioが小さくな
る、すなわち(1)式及び(2)式のRが大きくなるに
ともない、オンデューティDとオフデューティD1は小
さくなる。また、入力電圧Vinが小さくなる、すなわ
ち(2)式のMが1に近づくにともない、オフデューテ
ィD1は小さくなる。
【0010】
【発明が解決しようとする課題】ところが、上記の従来
のDC−DCコンバータでは、入力電圧が下がり、出力
電流が著しく小さくなり、無負荷状態に近い電流不連続
モードになると、オンデューティDとオフデューティD
1は小さくなる。従って、ブートストラップ回路による
充電電圧が低下し、スイッチ素子への駆動電圧が低下す
るため、スイッチ素子が動作しなくなるという問題があ
った。
【0011】このことを図を用いて説明する。図4
(b)に示すように、電流連続モードの場合には、ダイ
オードD1にも十分な電流が流れるため、N−MOSF
ETQ1がオフ時の接続点Aの電圧はほぼグランドレベ
ル(0V)となっているが、図6(b)に示すように、
出力電流が著しく小さく、無負荷状態に近い電流不連続
モードの場合には、ダイオードD1に流れる電流が少な
くなるため、接続点Bの電圧VBはグランドレベルまで
落ちず、Vdの電圧をもつ。すると、図6(c)に示す
ように、接続点Aの電圧が徐々に下がる。そのため、図
6(d)に示すように、N−MOSFETQ1のゲート
・ソース間電圧も低くなる。そして、このゲート・ソー
ス間電圧が下がって、N−MOSFETQ1をオンする
ためのしきい値電圧Vthを下回った場合、N−MOS
FETQ1をオンすることができなくなる。
【0012】本発明は、このような問題点を解決するた
めになされたものであり、入力電圧が下がり、出力電流
が小さくなっても、スイッチ素子を完全に駆動すること
ができるDC−DCコンバータを提供することを目的と
する。
【0013】
【課題を解決するための手段】上述する問題点を解決す
るため本発明は、N−MOSFETからなるスイッチ素
子と、該スイッチ素子の制御端子に接続されたFETド
ライブ回路と、該FETドライブ回路を介して前記スイ
ッチ素子を駆動するパルス幅変調回路と、該パルス変調
回路に接続されて前記スイッチ素子のスイッチング周波
数を変化させる周波数可変回路と、出力電圧を基準電圧
と比較・増幅して前記パルス幅変調回路に入力すること
によって前記スイッチ素子のパルス幅を制御する誤差増
幅器と、前記スイッチ素子のドレインおよびソースと前
記FETドライブ回路に接続されたブートストラップ回
路と、を有する他励降圧型のDC−DCコンバータにお
いて、前記ブートストラップ回路は、前記スイッチ素子
のドレインにアノードが接続されたダイオードと、該ダ
イオードのカソードと前記スイッチ素子のソースの間に
接続されたコンデンサからなり、前記ダイオードと前記
コンデンサの接続点が、前記FETドライブ回路に接続
されているとともに、その接続点の電圧に比例して前記
スイッチ素子のスイッチング周波数を変化させるように
前記周波数可変回路にも接続されていることを特徴とす
る。
【0014】本発明のDC−DCコンバータによれば、
ブートストラップ回路中の接続点Aの電圧、すなわちブ
ートストラップ電圧が低いときは、スイッチング周波数
を強制的に下げるため、スイッチ素子のオンデューティ
D及びオフデューティD1が一定であっても、Ts(=
Ton+Toff1+Toff2)を長くすることによ
り、Ton(=D・Ts)、Toff1(=D1・T
s)の時間は長くすることができる。従って、ブートス
トラップ回路の充電電圧は大きくなるため、ブートスト
ラップ電圧が低くなっても、確実に、スイッチ素子を動
作させることができる。
【0015】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。なお、各実施例中において、従来例と
同一もしくは同等の部分には同一番号を付し、その詳細
な説明は省略する。
【0016】図1に、本発明のDC−DCコンバータの
基本回路図を示す。DC−DCコンバータ10は、従来
のDC−DCコンバータ50とほぼ同様の構成をしてい
るが、ブートストラップ回路2を構成するダイオードD
BとコンデンサCBとの接続点Aと入力端子V1’との
間に、周波数可変回路11、例えばブートストラップ電
圧検出回路が接続されている点で異なる。この際、周波
数可変回路11はパルス幅変調回路6とも接続されてい
る。
【0017】図2に、本発明に係るDC−DCコンバー
タの一実施例の回路図を示す。周波数可変回路11は、
ダイオードD2、ツェナーダイオードZD、抵抗R3〜
R8、コンデンサC1〜C3、スイッチ素子Q2及びオ
シレータOSCからなる。そして、ダイオードD2、ツ
ェナーダイオードZD、抵抗R3、R4が、ダイオード
DBとコンデンサCBとの接続点Aと入力端子V1’と
の間に直列に接続され、抵抗R3、R4の接続点は、抵
抗R5、スイッチ素子Q2、抵抗R6及びオシレータO
SCを介してパルス幅変調回路6に接続されている。ま
た、ダイオードD2とツェナーダイオードZDとの接続
点Cは、コンデンサC1を介して接地されている。
【0018】さらに、スイッチ素子Q2のコレクタは抵
抗R6、ベースは抵抗R5にそれぞれ接続され、スイッ
チ素子Q2のエミッタは抵抗R7を介してグランドに接
続されている。また、スイッチ素子Q2のベースと抵抗
R5の接続点とグランドとの間には、コンデンサC2が
接続され、オシレータOSCと抵抗R6の接続点とグラ
ンドとの間には、抵抗R8が接続され、オシレータOS
Cとグランドとの間には、コンデンサC3が接続されて
いる。
【0019】次に、上述の構成のDC−DCコンバータ
10の動作説明をする。ブートストラップ回路中の接続
点Aの電圧VA、すなわちブートストラップ電圧が低い
場合には、抵抗R8とコンデンサC3で決定されるスイ
ッチング周波数でオシレータOSCが発振し、スイッチ
ング周波数がパルス幅変調回路6に伝達され、そのスイ
ッチング周波数でN−MOSFETQ1がオン、オフを
繰り返しすことにより、エネルギーがコイルL1に蓄え
られ、出力電圧Voを伝えることができる。
【0020】この際、スイッチング周波数は、Ts(=
Ton+Toff1+Toff2)を長くすることによ
り、ブートストラップ回路の充電電圧を大きくし、ブー
トストラップ電圧が低くなっても、確実に、スイッチ素
子が動作するように、強制的に下げられる。
【0021】一方、ブートストラップ電圧VAが高くな
り、ブートストラップ回路中の接続点Cの電圧VCがツ
ェナーダイオードZDのツェナー電圧Vzを越えると、
スイッチ素子Q2のベースにベース電圧Vb=R2・
(VC−Vz)/(R3+R4)が印加され、徐々にス
イッチ素子Q2がオン状態になってくる。そして、ベー
ス電圧Vbがスイッチ素子Q2をオン状態にするのに十
分な電圧になったときに、オシレータOSCは抵抗(R
6+R7)と抵抗R8の合成抵抗(R6+R7)・R8
/(R6+R7+R8)とコンデンサC1で決定される
スイッチング周波数で発振し、スイッチング周波数がパ
ルス幅変調回路6に伝達され、そのスイッチング周波数
でN−MOSFETQ1がオン、オフを繰り返しすこと
により、エネルギーがコイルL1に蓄えられ、出力電圧
Voを伝えることができる。
【0022】上述したように、本発明の一実施例である
DC−DCコンバータ10によれば、ブートストラップ
電圧VAの大きさに比例して、周波数可変回路11でス
イッチング周波数が決定される。すなわち入力電圧Vi
が下がり出力電流Ioが小さくなって、ブートストラッ
プ電圧VAが下がると、N−MOSFETQ1のスイッ
チング周波数を低くすることにより、N−MOSFET
Q1を完全に駆動することができる。従って、入力電圧
Viの高低や出力電流Ioの大小に関係なく、安定した
出力電圧Voを得ることができる。
【0023】また、DC−DCコンバータの変換効率を
下げることなく、簡単に回路が構成できる。
【0024】なお、上述の実施例における回路は、一例
であり、ブートストラップ電圧が下がるにともないスイ
ッチ素子のスイッチング周波数を下げることができる周
波数可変回路であればよい。
【0025】また、FETドライブ回路、誤差増幅回
路、パルス幅変調回路及びオシレータを1つの制御IC
内に集積してもよい。この場合には、DC−DCコンバ
ータを実装するプリント基板を小形にすることができ
る。その結果、DC−DCコンバータを搭載する電子機
器等の小形化が可能となる。
【0026】
【発明の効果】本発明のDC−DCコンバータによれ
ば、ブートストラップ電圧の大きさに比例して、周波数
可変回路でスイッチング周波数が決定される。すなわち
入力電圧が下がり、出力電流が小さくなって、ブートス
トラップ電圧が下がるとともに、スイッチ素子のスイッ
チング周波数を低くすることにより、スイッチ素子を完
全に駆動することができる。従って、入力電圧の高低や
出力電流の大小に関係なく、安定した出力電圧を得るこ
とができる。
【0027】また、DC−DCコンバータの変換効率
(出力電力/入力電力)を下げることなく、簡単に回路
が構成できる。
【図面の簡単な説明】
【図1】本発明のDC−DCコンバータの基本回路図で
ある。
【図2】本発明のDC−DCコンバータに係る一実施例
の回路図である。
【図3】従来のDC−DCコンバータの基本回路図であ
る。
【図4】図3のDC−DCコンバータの電流連続モード
の場合を説明するための(a)インダクタ電流ILの波
形図、(b)接続点Bの電圧VBの波形図、(c)接続
点Aの電圧VAの波形図、及び、スイッチ素子のゲート
・ソース間電圧VGSの波形図である。
【図5】図3のDC−DCコンバータの電流不連続モー
ドの場合を説明するための(a)インダクタ電流ILの
波形図、(b)接続点Bの電圧VBの波形図、(c)接
続点Aの電圧VAの波形図、及び、スイッチ素子のゲー
ト・ソース間電圧VGSの波形図である。
【図6】図3のDC−DCコンバータの無負荷状態に近
い電流不連続モードの場合を説明するための(a)イン
ダクタ電流ILの波形図、(b)接続点Bの電圧VBの
波形図、(c)接続点Aの電圧VAの波形図、及び、ス
イッチ素子のゲート・ソース間電圧VGSの波形図であ
る。
【符号の説明】
10 DC−DCコンバータ 2 ブートストラップ回路 3 FETドライブ回路 5 誤差増幅器 6 パルス幅変調回路 11 周波数可変回路(ブートストラップ電圧検出
回路) CB コンデンサ DB ダイオード Q1 スイッチ素子(N−MOSFET)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 N−MOSFETからなるスイッチ素子
    と、該スイッチ素子の制御端子に接続されたFETドラ
    イブ回路と、該FETドライブ回路を介して前記スイッ
    チ素子を駆動するパルス幅変調回路と、該パルス幅変調
    回路に接続されて前記スイッチ素子のスイッチング周波
    数を変化させる周波数可変回路と、出力電圧を基準電圧
    と比較・増幅して前記パルス幅変調回路に入力すること
    によって前記スイッチ素子のパルス幅を制御する誤差増
    幅器と、前記スイッチ素子のドレインおよびソースと前
    記FETドライブ回路に接続されたブートストラップ回
    路と、を有する他励降圧型のDC−DCコンバータにお
    いて、 前記ブートストラップ回路は、前記スイッチ素子のドレ
    インにアノードが接続されたダイオードと、該ダイオー
    ドのカソードと前記スイッチ素子のソースの間に接続さ
    れたコンデンサからなり、 前記ダイオードと前記コンデンサの接続点が、前記FE
    Tドライブ回路に接続されているとともに、その接続点
    の電圧に比例して前記スイッチ素子のスイッチング周波
    数を変化させるように前記周波数可変回路にも接続され
    ている ことを特徴とするDC−DCコンバータ。
JP21132696A 1996-08-09 1996-08-09 Dc−dcコンバータ Expired - Fee Related JP3233035B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21132696A JP3233035B2 (ja) 1996-08-09 1996-08-09 Dc−dcコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21132696A JP3233035B2 (ja) 1996-08-09 1996-08-09 Dc−dcコンバータ

Publications (2)

Publication Number Publication Date
JPH1056776A JPH1056776A (ja) 1998-02-24
JP3233035B2 true JP3233035B2 (ja) 2001-11-26

Family

ID=16604109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21132696A Expired - Fee Related JP3233035B2 (ja) 1996-08-09 1996-08-09 Dc−dcコンバータ

Country Status (1)

Country Link
JP (1) JP3233035B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4111109B2 (ja) 2002-10-30 2008-07-02 株式会社デンソー スイッチングレギュレータ及び電源装置
DE602004027146D1 (de) * 2003-08-25 2010-06-24 Dip Tech Ltd Tinte für keramische oberflächen
JP5029156B2 (ja) * 2007-06-11 2012-09-19 富士通セミコンダクター株式会社 Dc−dcコンバータおよびその制御方法
JP5330962B2 (ja) 2009-11-04 2013-10-30 パナソニック株式会社 Dc−dcコンバータ
JP5783928B2 (ja) 2012-02-15 2015-09-24 日立オートモティブシステムズ株式会社 車載用降圧スイッチング電源、車載用電子制御装置、およびアイドルストップシステム
JP5942652B2 (ja) * 2012-07-11 2016-06-29 株式会社デンソー スイッチング電源回路

Also Published As

Publication number Publication date
JPH1056776A (ja) 1998-02-24

Similar Documents

Publication Publication Date Title
US9258859B2 (en) Semiconductor device and power supply device
US6639811B2 (en) Switching power supply unit
KR100731393B1 (ko) 스위칭 레귤레이터
US6294903B1 (en) Switching power supply
JP2003189602A (ja) Dc−dcコンバータおよびそれを用いた電子装置
JPH06311736A (ja) Dc/dcコンバータ
EP1513248A2 (en) Switching electric source device
US8634210B2 (en) DC-DC converter including switching frequency control circuit
US7075806B2 (en) DC voltage conversion circuit
US6307359B1 (en) DC-DC converter powered by doubled output voltage
US20060244429A1 (en) Free wheeling MOSFET control circuit for pre-biased loads
US8890498B2 (en) Driving circuit to turn off switching element by voltage from voltage storage unit and converter including driving circuit
JP3233035B2 (ja) Dc−dcコンバータ
US6597155B2 (en) Highly efficient self-oscillation boost DC/DC converter
US6437546B1 (en) DC-to-DC converter and electronic device using the same
US20070133232A1 (en) Technique to improve dynamic response of two-stage converters
JPH11332226A (ja) 同期整流型dc−dcコンバータ
JP3444468B2 (ja) Dc−dcコンバータ
JP3237511B2 (ja) Dc−dcコンバータ
US20050030779A1 (en) Controlling circuit for a pulse width modulated DC/DC converter
US6348784B1 (en) Switching power supply
JP3490049B2 (ja) スイッチング電源装置
JP2004173381A (ja) スイッチング電源装置
KR20020033506A (ko) Dc ―dc 컨버터 및 이를 사용한 전자장치
JP4503431B2 (ja) スイッチング電源装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080921

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080921

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090921

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090921

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees