JPH1056776A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 入力電圧が下がり、出力電流が小さくなって
も、スイッチ素子を完全に駆動することができるＤＣ−
ＤＣコンバータを提供する。 【解決手段】 Ｎ−ＭＯＳＦＥＴＱ１のドレインとソー
スとの間には、ブートストラップ回路２が接続され、ブ
ートストラップ回路２を構成するダイオードＤＢとコン
デンサＣＢとの接続点ＡとＮ−ＭＯＳＦＥＴＱ１のゲー
トとの間には、ＦＥＴドライブ回路３が接続されてい
る。また、Ｎ−ＭＯＳＦＥＴＱ１の出力側には、ダイオ
ードＤ１、コイルＬ１と出力コンデンサＣｏからなる平
滑回路１及び抵抗Ｒ１、Ｒ２からなる出力電圧検出用分
圧抵抗４が接続されている。さらに、出力電圧検出用分
圧抵抗４を構成する抵抗Ｒ１とＲ２の接続点と、ＦＥＴ
ドライブ回路３の間には、誤差増幅回路５及びパルス幅
変調回路６が接続され、パルス幅変調回路６は周波数可
変回路１１とも接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＤＣ−ＤＣコンバ
ータに関し、特に、スイッチ素子、ブートストラップ回
路、パルス幅変調回路、ＦＥＴドライブ回路及び誤差増
幅器を備える他励降圧型のＤＣ−ＤＣコンバータに関す
る。

【０００２】

【従来の技術】図３に、従来の他励降圧型のＤＣ−ＤＣ
コンバータ５０の基本回路図を示す。図３において、入
力端子Ｖ１、Ｖ１’と出力端子Ｖ２、Ｖ２’との間に、
入力コンデンサＣｉ、スイッチ素子、例えばＮチャネル
ＭＯＳ−ＦＥＴ（以下、Ｎ−ＭＯＳＦＥＴ）Ｑ１、ダイ
オードＤ１、平滑回路１が挿入されている。また、入力
端子Ｖ１、Ｖ１’間には、電源Ｖが、出力端子Ｖ２、Ｖ
２’間には、出力負荷抵抗Ｒが接続されている。さら
に、Ｎ−ＭＯＳＦＥＴＱ１のドレインとソースとの間に
は、Ｎ−ＭＯＳＦＥＴＱ１がオフしたときに、入力電圧
Ｖｉと、Ｎ−ＭＯＳＦＥＴＱ１とダイオードＤ１との接
続点Ｂの電圧との差をダイオードＤＢを介してコンデン
サＣＢに充電する回路、いわゆるブートストラップ回路
２が接続され、ブートストラップ回路２のダイオードＤ
ＢとコンデンサＣＢとの接続点ＡとＮ−ＭＯＳＦＥＴＱ
１のゲートとの間には、ＦＥＴドライブ回路３が接続さ
れている。従って、ＦＥＴドライブ回路３は、Ｎ−ＭＯ
ＳＦＥＴＱ１をオンさせるゲート電圧を、ブートストラ
ップ回路２を構成するダイオードＤＢとコンデンサＣＢ
との接続点Ａから得る。

【０００３】また、Ｎ−ＭＯＳＦＥＴＱ１のソース側に
は、ダイオードＤ１、平滑回路１及び出力電圧検出用分
圧抵抗４が接続されている。このうち、平滑回路１はコ
イルＬ１と出力コンデンサＣｏからなり、出力電圧検出
用分圧抵抗４は抵抗Ｒ１と抵抗Ｒ２の直列回路からな
る。さらに、抵抗Ｒ１と抵抗Ｒ２の接続点と、ＦＥＴド
ライブ回路３の間には、誤差増幅回路５及びパルス幅変
調回路６が接続されている。

【０００４】以上のように構成されたＤＣ−ＤＣコンバ
ータ５０では、出力電圧検出用分圧抵抗４の抵抗Ｒ１と
抵抗Ｒ２で分圧され、出力電圧Ｖｏに比例する電圧が、
誤差増幅回路５によって、基準電圧と比較される。そし
て、出力電流Ｉｏが増加し、出力電圧Ｖｏに比例する電
圧が基準電圧より低くなるときは、パルス幅変調回路６
及びＦＥＴドライブ回路３を介してＮ−ＭＯＳＦＥＴＱ
１のスイッチング時間当たりのオン時間割合であるオン
デューティＤを大きくして、出力側に伝達するエネルギ
ーを増やし、出力電圧Ｖｏを上昇させる。一方、出力電
流Ｉｏが減少し、出力電圧Ｖｏに比例する電圧が基準電
圧より高くなるときは、パルス幅変調回路６及びＦＥＴ
ドライブ回路３を介してＮ−ＭＯＳＦＥＴＱ１のオンデ
ューティＤを小さくして、出力電圧Ｖｏを低下させる。
以上の動作を繰り返して出力電圧Ｖｏを安定化させる。

【０００５】一般的に、ＤＣ−ＤＣコンバータ５０の動
作は、平滑回路１のコイルＬ１に流れるインダクタ電流
ＩＬの状態で、電流連続モードと電流不連続モードの２
つに大別される。ここで、電流連続モードの動作及び電
流不連続モードの動作について、図を用いて、もう少し
詳しく説明する。図４（ａ）〜図４（ｄ）、図５（ａ）
〜図５（ｄ）及び図６（ａ）〜図６（ｄ）に、平滑回路
１のコイルＬ１に流れるインダクタ電流ＩＬの波形、Ｎ
−ＭＯＳＦＥＴＱ１とダイオードＤ１との接続点Ｂの電
圧ＶＢの波形、ブートストラップ回路２のダイオードＤ
ＢとコンデンサＣＢとの接続点Ａの電圧ＶＡの波形、Ｎ
−ＭＯＳＦＥＴＱ１のゲート・ソース間電圧ＶＧＳの波
形を示す。図４（ａ）〜図４（ｄ）は電流連続モードの
場合、図５（ａ）〜図５（ｄ）は電流不連続モードの場
合、図６（ａ）〜図６（ｄ）は無負荷状態に近い電流不
連続モードの場合である。

【０００６】図４（ａ）〜図４（ｂ）から明らかなよう
に、インダクタ電流ＩＬが大きくなる電流連続モードの
場合には、オンデューティＤ（＝Ｔｏｎ／Ｔ）は、 Ｄ＝Ｖｏ／Ｖｉｎ の関係が成り立つ。

【０００７】一方、図５（ａ）〜図５（ｂ）及び図６
（ａ）〜図６（ｂ）から明らかなように、インダクタ電
流ＩＬが小さくなる電流不連続モードの場合には、Ｎ−
ＭＯＳＦＥＴＱ１がオフしている時間Ｔｏｆｆは、ダイ
オードＤ１が導通してコイルＬ１にインダクタ電流ＩＬ
が流れている時間Ｔｏｆｆ１と、Ｎ−ＭＯＳＦＥＴＱ１
及びダイオードＤ１がオフしてコイルＬ１にインダクタ
電流ＩＬが流れていない時間Ｔｏｆｆ２に分けられ、Ｎ
−ＭＯＳＦＥＴＱ１のオンデューティＤ及びオフデュー
ティＤ１は、それぞれ次式で表される。

【０００８】

【数１】

【０００９】これらの式から、出力電流Ｉｏが小さくな
る、すなわち（１）式及び（２）式のＲが大きくなるに
ともない、オンデューティＤとオフデューティＤ１は小
さくなる。また、入力電圧Ｖｉｎが小さくなる、すなわ
ち（２）式のＭが１に近づくにともない、オフデューテ
ィＤ１は小さくなる。

【００１０】

【発明が解決しようとする課題】ところが、上記の従来
のＤＣ−ＤＣコンバータでは、入力電圧が下がり、出力
電流が著しく小さくなり、無負荷状態に近い電流不連続
モードになると、オンデューティＤとオフデューティＤ
１は小さくなる。従って、ブートストラップ回路による
充電電圧が低下し、スイッチ素子への駆動電圧が低下す
るため、スイッチ素子が動作しなくなるという問題があ
った。

【００１１】このことを図を用いて説明する。図４
（ｂ）に示すように、電流連続モードの場合には、ダイ
オードＤ１にも十分な電流が流れるため、Ｎ−ＭＯＳＦ
ＥＴＱ１がオフ時の接続点Ａの電圧はほぼグランドレベ
ル（０Ｖ）となっているが、図６（ｂ）に示すように、
出力電流が著しく小さく、無負荷状態に近い電流不連続
モードの場合には、ダイオードＤ１に流れる電流が少な
くなるため、接続点Ｂの電圧ＶＢはグランドレベルまで
落ちず、Ｖｄの電圧をもつ。すると、図６（ｃ）に示す
ように、接続点Ａの電圧が徐々に下がる。そのため、図
６（ｄ）に示すように、Ｎ−ＭＯＳＦＥＴＱ１のゲート
・ソース間電圧も低くなる。そして、このゲート・ソー
ス間電圧が下がって、Ｎ−ＭＯＳＦＥＴＱ１をオンする
ためのしきい値電圧Ｖｔｈを下回った場合、Ｎ−ＭＯＳ
ＦＥＴＱ１をオンすることができなくなる。

【００１２】本発明は、このような問題点を解決するた
めになされたものであり、入力電圧が下がり、出力電流
が小さくなっても、スイッチ素子を完全に駆動すること
ができるＤＣ−ＤＣコンバータを提供することを目的と
する。

【００１３】

【課題を解決するための手段】上述する問題点を解決す
るため本発明は、スイッチ素子と、ダイオード及びコン
デンサからなるブートストラップ回路と、パルス幅変調
回路と、ＦＥＴドライブ回路と、誤差増幅器とを備え、
出力電圧と基準電圧とを前記誤差増幅器で比較、増幅し
て前記パルス幅変調回路及び前記ＦＥＴドライブ回路を
介して前記スイッチ素子のパルス幅変調を制御する他励
降圧型のＤＣ−ＤＣコンバータにおいて、前記ブートス
トラップ回路に発生した電圧に比例して、前記スイッチ
素子のスイッチング周波数を変化させる周波数可変回路
を備えたことを特徴とする。

【００１４】本発明のＤＣ−ＤＣコンバータによれば、
ブートストラップ回路中の接続点Ａの電圧、すなわちブ
ートストラップ電圧が低いときは、スイッチング周波数
を強制的に下げるため、スイッチ素子のオンデューティ
Ｄ及びオフデューティＤ１が一定であっても、Ｔｓ（＝
Ｔｏｎ＋Ｔｏｆｆ１＋Ｔｏｆｆ２）を長くすることによ
り、Ｔｏｎ（＝Ｄ・Ｔｓ）、Ｔｏｆｆ１（＝Ｄ１・Ｔ
ｓ）の時間は長くすることができる。従って、ブートス
トラップ回路の充電電圧は大きくなるため、ブートスト
ラップ電圧が低くなっても、確実に、スイッチ素子を動
作させることができる。

【００１５】

【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。なお、各実施例中において、従来例と
同一もしくは同等の部分には同一番号を付し、その詳細
な説明は省略する。

【００１６】図１に、本発明のＤＣ−ＤＣコンバータの
基本回路図を示す。ＤＣ−ＤＣコンバータ１０は、従来
のＤＣ−ＤＣコンバータ５０とほぼ同様の構成をしてい
るが、ブートストラップ回路２を構成するダイオードＤ
ＢとコンデンサＣＢとの接続点Ａと入力端子Ｖ１’との
間に、周波数可変回路１１、例えばブートストラップ電
圧検出回路が接続されている点で異なる。この際、周波
数可変回路１１はパルス幅変調回路６とも接続されてい
る。

【００１７】図２に、本発明に係るＤＣ−ＤＣコンバー
タの一実施例の回路図を示す。周波数可変回路１１は、
ダイオードＤ２、ツェナーダイオードＺＤ、抵抗Ｒ３〜
Ｒ８、コンデンサＣ１〜Ｃ３、スイッチ素子Ｑ２及びオ
シレータＯＳＣからなる。そして、ダイオードＤ２、ツ
ェナーダイオードＺＤ、抵抗Ｒ３、Ｒ４が、ダイオード
ＤＢとコンデンサＣＢとの接続点Ａと入力端子Ｖ１’と
の間に直列に接続され、抵抗Ｒ３、Ｒ４の接続点は、抵
抗Ｒ５、スイッチ素子Ｑ２、抵抗Ｒ６及びオシレータＯ
ＳＣを介してパルス幅変調回路６に接続されている。ま
た、ダイオードＤ２とツェナーダイオードＺＤとの接続
点Ｃは、コンデンサＣ１を介して接地されている。

【００１８】さらに、スイッチ素子Ｑ２のコレクタは抵
抗Ｒ６、ベースは抵抗Ｒ５にそれぞれ接続され、スイッ
チ素子Ｑ２のエミッタは抵抗Ｒ７を介してグランドに接
続されている。また、スイッチ素子Ｑ２のベースと抵抗
Ｒ５の接続点とグランドとの間には、コンデンサＣ２が
接続され、オシレータＯＳＣと抵抗Ｒ６の接続点とグラ
ンドとの間には、抵抗Ｒ８が接続され、オシレータＯＳ
Ｃとグランドとの間には、コンデンサＣ３が接続されて
いる。

【００１９】次に、上述の構成のＤＣ−ＤＣコンバータ
１０の動作説明をする。ブートストラップ回路中の接続
点Ａの電圧ＶＡ、すなわちブートストラップ電圧が低い
場合には、抵抗Ｒ８とコンデンサＣ３で決定されるスイ
ッチング周波数でオシレータＯＳＣが発振し、スイッチ
ング周波数がパルス幅変調回路６に伝達され、そのスイ
ッチング周波数でＮ−ＭＯＳＦＥＴＱ１がオン、オフを
繰り返しすことにより、エネルギーがコイルＬ１に蓄え
られ、出力電圧Ｖｏを伝えることができる。

【００２０】この際、スイッチング周波数は、Ｔｓ（＝
Ｔｏｎ＋Ｔｏｆｆ１＋Ｔｏｆｆ２）を長くすることによ
り、ブートストラップ回路の充電電圧を大きくし、ブー
トストラップ電圧が低くなっても、確実に、スイッチ素
子が動作するように、強制的に下げられる。

【００２１】一方、ブートストラップ電圧ＶＡが高くな
り、ブートストラップ回路中の接続点Ｃの電圧ＶＣがツ
ェナーダイオードＺＤのツェナー電圧Ｖｚを越えると、
スイッチ素子Ｑ２のベースにベース電圧Ｖｂ＝Ｒ２・
（ＶＣ−Ｖｚ）／（Ｒ３＋Ｒ４）が印加され、徐々にス
イッチ素子Ｑ２がオン状態になってくる。そして、ベー
ス電圧Ｖｂがスイッチ素子Ｑ２をオン状態にするのに十
分な電圧になったときに、オシレータＯＳＣは抵抗（Ｒ
６＋Ｒ７）と抵抗Ｒ８の合成抵抗（Ｒ６＋Ｒ７）・Ｒ８
／（Ｒ６＋Ｒ７＋Ｒ８）とコンデンサＣ１で決定される
スイッチング周波数で発振し、スイッチング周波数がパ
ルス幅変調回路６に伝達され、そのスイッチング周波数
でＮ−ＭＯＳＦＥＴＱ１がオン、オフを繰り返しすこと
により、エネルギーがコイルＬ１に蓄えられ、出力電圧
Ｖｏを伝えることができる。

【００２２】上述したように、本発明の一実施例である
ＤＣ−ＤＣコンバータ１０によれば、ブートストラップ
電圧ＶＡの大きさに比例して、周波数可変回路１１でス
イッチング周波数が決定される。すなわち入力電圧Ｖｉ
が下がり出力電流Ｉｏが小さくなって、ブートストラッ
プ電圧ＶＡが下がると、Ｎ−ＭＯＳＦＥＴＱ１のスイッ
チング周波数を低くすることにより、Ｎ−ＭＯＳＦＥＴ
Ｑ１を完全に駆動することができる。従って、入力電圧
Ｖｉの高低や出力電流Ｉｏの大小に関係なく、安定した
出力電圧Ｖｏを得ることができる。

【００２３】また、ＤＣ−ＤＣコンバータの変換効率を
下げることなく、簡単に回路が構成できる。

【００２４】なお、上述の実施例における回路は、一例
であり、ブートストラップ電圧が下がるにともないスイ
ッチ素子のスイッチング周波数を下げることができる周
波数可変回路であればよい。

【００２５】また、ＦＥＴドライブ回路、誤差増幅回
路、パルス幅変調回路及びオシレータを１つの制御ＩＣ
内に集積してもよい。この場合には、ＤＣ−ＤＣコンバ
ータを実装するプリント基板を小形にすることができ
る。その結果、ＤＣ−ＤＣコンバータを搭載する電子機
器等の小形化が可能となる。

【００２６】

【発明の効果】本発明のＤＣ−ＤＣコンバータによれ
ば、ブートストラップ電圧の大きさに比例して、周波数
可変回路でスイッチング周波数が決定される。すなわち
入力電圧が下がり、出力電流が小さくなって、ブートス
トラップ電圧が下がるとともに、スイッチ素子のスイッ
チング周波数を低くすることにより、スイッチ素子を完
全に駆動することができる。従って、入力電圧の高低や
出力電流の大小に関係なく、安定した出力電圧を得るこ
とができる。

【００２７】また、ＤＣ−ＤＣコンバータの変換効率
（出力電力／入力電力）を下げることなく、簡単に回路
が構成できる。

【図面の簡単な説明】

【図１】本発明のＤＣ−ＤＣコンバータの基本回路図で
ある。

【図２】本発明のＤＣ−ＤＣコンバータに係る一実施例
の回路図である。

【図３】従来のＤＣ−ＤＣコンバータの基本回路図であ
る。

【図４】図３のＤＣ−ＤＣコンバータの電流連続モード
の場合を説明するための（ａ）インダクタ電流ＩＬの波
形図、（ｂ）接続点Ｂの電圧ＶＢの波形図、（ｃ）接続
点Ａの電圧ＶＡの波形図、及び、スイッチ素子のゲート
・ソース間電圧ＶＧＳの波形図である。

【図５】図３のＤＣ−ＤＣコンバータの電流不連続モー
ドの場合を説明するための（ａ）インダクタ電流ＩＬの
波形図、（ｂ）接続点Ｂの電圧ＶＢの波形図、（ｃ）接
続点Ａの電圧ＶＡの波形図、及び、スイッチ素子のゲー
ト・ソース間電圧ＶＧＳの波形図である。

【図６】図３のＤＣ−ＤＣコンバータの無負荷状態に近
い電流不連続モードの場合を説明するための（ａ）イン
ダクタ電流ＩＬの波形図、（ｂ）接続点Ｂの電圧ＶＢの
波形図、（ｃ）接続点Ａの電圧ＶＡの波形図、及び、ス
イッチ素子のゲート・ソース間電圧ＶＧＳの波形図であ
る。

【符号の説明】

１０ ＤＣ−ＤＣコンバータ ２ ブートストラップ回路 ３ ＦＥＴドライブ回路 ５ 誤差増幅器 ６ パルス幅変調回路 １１ 周波数可変回路（ブートストラップ電圧検出
回路） ＣＢ コンデンサ ＤＢ ダイオード Ｑ１ スイッチ素子（Ｎ−ＭＯＳＦＥＴ）

Claims (1)

【特許請求の範囲】
1. 【請求項１】 スイッチ素子と、ダイオード及びコンデ
   ンサからなるブートストラップ回路と、パルス幅変調回
   路と、ＦＥＴドライブ回路と、誤差増幅器とを備え、出
   力電圧と基準電圧とを前記誤差増幅器で比較、増幅して
   前記パルス幅変調回路及び前記ＦＥＴドライブ回路を介
   して前記スイッチ素子のパルス幅変調を制御する他励降
   圧型のＤＣ−ＤＣコンバータにおいて、 前記ブートストラップ回路に発生した電圧に比例して、
   前記スイッチ素子のスイッチング周波数を変化させる周
   波数可変回路を備えたことを特徴とするＤＣ−ＤＣコン
   バータ。