JP4293350B2 - スイッチング電源 - Google Patents

Description

本発明は、スイッチング電源に関するものであり、特に固定スイッチング周波数の発信器を有する電流モード又は電流リップルモードの制御回路を備え、補償三角波を用いて入力電流を制御するスイッチング電源に関するものである。

従来の負荷変動に対して高速に応答させるスイッチング電源を図１１に示す。このスイッチング電源は、メインスイッチＱ１と整流スイッチＱ２とを備えた同期整流回路であり、インダクタ３、負荷４、及び出力コンデンサ５を備えてある。

出力電圧Ｖoutを検出して、入力側に設けたメインスイッチＱ１及び整流スイッチＱ２に制御信号を出力する制御回路１０を備えてある。制御回路１０は出力電圧検出手段１１を備え、この出力電圧検出手段１１は誤差増幅器２１を備えてあり、この誤差増幅器２１の検出入力端子と出力端子間に抵抗２４とコンデンサ２５との直列回路からなる補償回路２３を接続してあるとともに、誤差増幅器２１の基準入力端子に基準電圧部２２を接続し、検出電圧と基準電圧Ｖrefとを比較増幅する。

誤差増幅器２１の出力端子は比較器１４の負側の入力端子に接続し、比較器１４の正側の入力端子には、インダクタ電流検出手段６及びコンデンサ１７と定電流源１８との並列回路を接続した加算器１３に接続し、インダクタ電流に三角波補償波形を加えた信号を比較器１４の正側に入力し、誤差増幅器２１の出力信号と、インダクタ電流に三角波補償波形を加えた信号とを比較する。この比較器１４の出力をフリップフロップ回路１６のリセット端子に接続し、このフリップフロップ回路１６のセット端子にクロック回路１５及び入力電圧信号のオン・オフをするスイッチ素子Ｑ３を接続して、このフリップフロップ回路１６からスイッチング電源のメインスイッチＱ１及び整流スイッチＱ２のゲート端子に接続し、制御信号をメインスイッチＱ１のゲート端子又は整流スイッチＱ２のゲート端子に出力する（例えば、特許文献１参照。）。
特開平１０−２２５１０５号公報（第７−８頁、第６図）

その場合の動作波形を図１２に示す。図１２では波形は上から順に、クロック信号、補償三角波、インダクタ電流、インダクタ電流信号に補償三角波を加えた波形となる。図１２の波形を見れば分かる様に、補償三角波は毎周期０からスタートしている。その為インダクタ電流にアンバランス等低周波成分の発振が入ってもインダクタ電流で補償するだけであった。その為インダクタ電流のアンバランスに対する復元力が十分でなかった。

また、誤差増幅器のループ利得が０ｄＢになる周波数がスイッチング周波数に近づくような高周波とする様な手段がある。例えば、誤差増幅器のループ利得が０ｄＢになる周波数をスイッチング周波数の１０分の１以上にしたり、前記周波数をスイッチング周波数と等しくする場合もある。

しかし、低周波発振が発生し易いと言う問題があった。また、従来の補償三角波は０スタートの毎周期同一の波形である為、電流波形のアンバランスを打ち消す作用が十分でなかった。

本発明は、上記問題に鑑みてなされたものであり、電流波形のアンバランスを抑制する新規のスイッチング電源を提供する。

上記課題を解決するために、本発明スイッチング電源は、出力電圧を検出して、入力側に設けたメインスイッチに制御信号を出力する電流モード制御の制御回路を備え、この制御回路に出力電圧検出手段を備えたスイッチング電源であって、前記制御回路は、三角波の補償波形が発生する補償波形発生手段と、前記出力電圧検出手段で検出した信号を前記補償波形発生手段から得られた三角波補償波形と比較して前記メインスイッチに出力する比較手段とを備えてある。

前記制御回路は、スイッチング電源に備えたインダクタの電流を検出するインダクタ電流検出手段を備え、このインダクタ電流検出手段から出力されるインダクタ電流信号を前記比較手段に出力するようにしてある。

前記インダクタ電流検出手段は、インダクタの出力側にインダクタ電流検出抵抗を接続し、この抵抗の入力側を増幅器の一方の入力端子に接続し、この抵抗の出力側を増幅器の他方の入力端子に接続し、この抵抗の電位差を増幅してインダクタ電流を検出するように構成してある。

前記制御回路は、前記三角波補償波形と前記インダクタ電流信号とを合成する波形合成手段を備えてある。

前記制御回路は、前記メインスイッチの電流を検出するメインスイッチ電流検出手段を備え、このメインスイッチ電流検出手段から出力されるメインスイッチ電流信号を前記比較手段に出力するようにしてある。

前記メインスイッチ電流検出手段は、メインスイッチの入力側にメインスイッチ電流検出抵抗を接続し、この抵抗の入力側を増幅器の一方の入力端子に接続し、この抵抗の出力側を増幅器の他方の入力端子に接続し、この抵抗の電位差を増幅してメインスイッチ電流を検出するように構成してある。

前記制御回路は、前記三角波補償波形と前記メインスイッチ電流信号とを合成する波形合成手段を備えてある。

前記比較手段は比較器を備え、この比較器の検出端子は前記出力電圧検出手段の出力と接続し、この比較器の基準端子に前記インダクタ電流検出手段、メインスイッチ電流検出手段若しくは前記波形合成手段の出力に接続してある。

前記補償波形発生手段は、抵抗とコンデンサとの直列回路を有し、この直列回路を構成する抵抗の一端を前記メインスイッチとインダクタとの接続部に接続し、この直列回路を構成するコンデンサの他端を前記スイッチング電源の直流入力電圧の負側電位に接続し、前記抵抗の他端を前記比較手段に接続してある。

前記補償波形発生手段は第二のコンデンサを備え、このコンデンサの一端を前記抵抗の他端に接続し、このコンデンサの他端を前記比較手段に接続し、このコンデンサの他端に発生する三角波の交流成分を補償波形として用いるように構成してある。

前記補償波形発生手段は増幅器を備え、この増幅器の検出端子に前記抵抗の他端を接続し、前記コンデンサの電圧の交流成分を低インピーダンスに出力するように構成してある。

前記補償波形発生手段は、前記比較手段の検出側に接続し、前記コンデンサの電圧の交流成分を前記比較手段の引き算の形で入れるように構成してある。

前記補償波形発生手段の直列回路を前記インダクタの入出力間に並列に接続してある。

本発明によれば、誤差増幅器の位相補償コンデンサを小さくし、誤差増幅器のループ利得が０ｄBになる周波数がスイッチング周波数に近づくような高周波にしても、インダクタ電流の低周波振動が起き難くなり、補償波形を用いることによりスイッチング周波数に近いループ応答周波数を持った高速応答なスイッチング電源が実現できる効果がある。これにより、小型で高信頼の電源が安価に実現できる効果がある。

発明を実施するための最良の形態の回路図を図１に示す。図１図示のスイッチング電源は、メインスイッチＱ１と整流スイッチＱ２とを備えた同期整流回路であり、インダクタ３、負荷４、出力コンデンサ５を備えてある。また、出力電圧Ｖoutを検出して、入力側に設けたメインスイッチＱ１及び整流スイッチＱ２に制御信号を出力する制御回路１０を備えてある。

制御回路１０は、スイッチング電源の出力電圧を検出する出力電圧検出手段１１を備えてある。この出力電圧検出手段１１は、誤差増幅器２１を備え、この誤差増幅器２１の検出端子はスイッチング電源の出力側に接続し、誤差増幅器２１の基準端子は基準電圧部２２に接続し、検出電圧と基準電圧Ｖrefとを比較増幅して出力するように構成してある。

制御回路１０は三角波の補償波形が発生する補償波形発生手段１２を備えてある。この実施形態では、整流スイッチＱ２と並列に抵抗３１とコンデンサ３２との直列回路を接続してあり、この直列回路を構成するコンデンサ３２の電圧を補償三角波として使用するようにしてある。また、抵抗３１の他端に第二のコンデンサ３３を接続し、前記コンデンサ３２の両端に発生する補償三角波の交流成分を補償波形として用いるように構成してある。

このスイッチング電源はインダクタ３の電流を検出するインダクタ電流検出手段６を備えてある。このインダクタ電流検出手段６と前記補償波形発生手段１２とは波形合成手段である加算器１３に接続し、この加算器１３でインダクタ電流検出手段６より得られるインダクタ電流信号に、補償波形発生手段１２より得られる三角波補償波形を加えて、信号を合成するようにしてある。

制御回路１０は比較手段である比較器１４を設けてある。この比較器１４の検出端子は出力電圧検出手段１１の誤差増幅器２１の出力と接続し、この比較器１４の基準端子に加算器１３の出力に接続してある。この比較器１４の出力端子はフリップフロップ回路１６のリセット端子に接続し、このフリップフロップ回路１６のセット端子にはクロック回路１５を接続してある。このフリップフロップ回路１６の出力端子はメインスイッチＱ１に接続し、反転させた出力端子は整流スイッチＱ２に接続してある。

以上のように構成されたスイッチング電源は以下のように作用する。先ず、メインスイッチＱ１がオンすると、負荷４に電流が流れる。このときの出力電圧を出力電圧検出回路１１で検出し、誤差増幅器２１で出力電圧と基準電圧とを比較増幅する。比較増幅された信号は比較器１４の検出端子に誤差増幅出力信号として送信する。

整流スイッチＱ２と並列に接続した抵抗３１とコンデンサ３２との直列回路のコンデンサ３２の電圧ＶＣ３２を検出する。また抵抗３１の他端に第二のコンデンサ３３を接続したことにより、前記コンデンサ３２で発生する電圧ＶＣ３２の交流成分だけを取り出すことができ、補償三角波形として用いることができる。

インダクタ電流検出手段６によりインダクタ電流ＩＬを検出する。このインダクタ電流検出手段６で検出したインダクタ電流検出信号と前記補償波形発生手段１２で得られた三角波補償波形を加算器１３で合成するこれによりインダクタ電流ＩＬの低周波発振を抑制し易くしている。

この実施形態の動作波形を図２に示してある。この波形は上から、インダクタ電圧ＶＬ、コンデンサ３２の電圧ＶＣ３２、インダクタ電流ＩＬである。インダクタ電流ＩＬにスイッチング周波数より低周波の周波数成分が乗っている。これにより、コンデンサ３２にも同じ低周波成分（破線）が乗る。よってコンデンサ３２の電圧を補償三角波に使うと、低周波成分（破線）を拡大して制御する事になり、インダクタ電流ＩＬのアンバランスを抑制するのが容易となる。

コンデンサ３２の電圧ＶＣ３２の平均値は出力電圧Ｖｏになる。コンデンサ３２の三角波成分の振幅をΔＶＣ３２ｐｐとすると、本考案の補償三角波はＶＣ３２−（Ｖｏ−ΔＶＣ３２ｐｐ／２）となる事が望ましい。

インダクタ電流検出信号と三角波補償波形との合成波形と、出力検出信号とを比較器１４で比較する。比較器１４の出力端子はフリップフロップ回路１６のリセット端子に接続し、クロック回路１５はフリップフロップ回路１６のセット端子に接続してあり、比較器１４で比較して得た比較信号はフリップフロップ回路１６のリセット端子に入力し、クロック信号はセット端子に入力する。合成波形が上昇して誤差増幅出力信号とほぼ等しくなるとオフし、合成波形が下降し、次のクロックの立ち上がりエッジでフリップフロップ回路１６がセットされて、制御系の動作を安定させる。

実施例１の回路図を図３に示す。図３図示のスイッチング電源は、メインスイッチＱ１と整流スイッチＱ２とを備えた同期整流回路であり、インダクタ３、負荷４、出力コンデンサ５を備えてある。また、出力電圧Ｖoutを検出して、入力側に設けたメインスイッチＱ１及び整流スイッチＱ２に制御信号を出力する制御回路１０を備えてある。

制御回路１０は、スイッチング電源の出力電圧を検出する出力電圧検出手段１１を備えてある。この出力電圧検出手段１１は、誤差増幅器２１を備え、この誤差増幅器２１の検出端子はスイッチング電源の出力側に接続し、誤差増幅器２１の基準端子は基準電圧部２２に接続し、検出電圧と基準電圧Ｖrefとを比較増幅して出力するように構成してある。

制御回路１０は三角波の補償波形が発生する補償波形発生手段１２を備えてある。この実施形態では、整流スイッチＱ２と並列に抵抗３１とコンデンサ３２との直列回路を接続してあり、この直列回路を構成するコンデンサ３２の電圧を補償三角波として使用するようにしてある。また、抵抗３１の他端に第二のコンデンサ３３を接続し、前記コンデンサ３２の両端に発生する補償三角波の交流成分を補償波形として用いるように構成してある。

このスイッチング電源はメインスイッチＱ１の電流を検出するメインスイッチ電流検出手段８を備えてある。このメインスイッチ電流検出手段８と補償波形発生手段１２とは波形合成手段である加算器１３に接続し、この加算器１３でメインスイッチ電流検出手段８より得られるメインスイッチ電流信号に、補償波形発生手段１２より得られる三角波補償波形を加えて、信号を合成するようにしてある。

制御回路１０は比較手段である比較器１４を設けてある。この比較器１４の検出端子は出力電圧検出手段１１の誤差増幅器２１の出力と接続し、この比較器１４の基準端子に加算器１３の出力に接続してある。この比較器１４の出力端子はフリップフロップ回路１６のリセット端子に接続し、このフリップフロップ回路１６のセット端子にはクロック回路１５を接続してある。このフリップフロップ回路１６の出力端子はメインスイッチＱ１に接続し、反転させた出力端子は整流スイッチＱ２に接続してある。

以上のように構成されたスイッチング電源は以下のように作用する。先ず、メインスイッチＱ１がオンすると、負荷４に電流が流れる。このときの出力電圧を出力電圧検出回路１１で検出し、誤差増幅器２１で出力電圧と基準電圧とを比較増幅する。比較増幅された信号は比較器１４の検出端子に誤差増幅出力信号として送信する。

整流スイッチＱ２と並列に接続した抵抗３１とコンデンサ３２との直列回路のコンデンサ３２の電圧ＶＣ３２を検出する。また抵抗３１の他端に第二のコンデンサ３３を接続したことにより、前記コンデンサ３２で発生する電圧ＶＣ３２の交流成分だけを取り出すことができ、補償三角波形として用いることができる。

メインスイッチ電流検出手段８によりメインスイッチ電流ＩＱ１を検出する。このメインスイッチ電流検出手段８で検出したメインスイッチ電流検出信号と前記補償波形発生手段１２で得られた三角波補償波形を加算器１３で合成するこれによりメインスイッチ電流ＩＱ１の低周波発振を抑制し易くしている。

この実施形態の動作波形を図４に示してある。この波形は上から、インダクタ電圧ＶＬ、コンデンサ３２の電圧ＶＣ３２、メインスイッチ電流ＩＱ１である。メインスイッチ電流ＩＱ１にスイッチング周波数より低周波の周波数成分が乗っている。これにより、コンデンサ３２にも同じ低周波成分（破線）が乗る。よってコンデンサ３２の電圧を補償三角波に使うと、低周波成分（破線）を拡大して制御する事になり、メインスイッチ電流ＩＱ１のアンバランスを抑制するのが容易となる。

コンデンサ３２の電圧ＶＣ３２の平均値は出力電圧Ｖｏになる。コンデンサ３２の三角波成分の振幅をΔＶＣ３２ｐｐとすると、本考案の補償三角波はＶＣ３２−（Ｖｏ−ΔＶＣ３２ｐｐ／２）となる事が望ましい。

メインスイッチ電流検出信号と三角波補償波形との合成波形と、出力検出信号とを比較器１４で比較する。比較器１４の出力端子はフリップフロップ回路１６のリセット端子に接続し、クロック回路１５はフリップフロップ回路１６のセット端子に接続してあり、比較器１４で比較して得た比較信号はフリップフロップ回路１６のリセット端子に入力し、クロック信号はセット端子に入力する。合成波形が上昇して誤差増幅出力信号とほぼ等しくなるとオフし、合成波形が下降し、次のクロックの立ち上がりエッジでフリップフロップ回路１６がセットされて、制御系の動作を安定させる。

実施例２の回路図を図５に示す。図５図示のスイッチング電源は、メインスイッチＱ１と整流スイッチＱ２とを備えた同期整流回路であり、インダクタ３、負荷４、出力コンデンサ５を備えてある。また、出力電圧Ｖoutを検出して、入力側に設けたメインスイッチＱ１及び整流スイッチＱ２に制御信号を出力する制御回路１０を備えてある。

制御回路１０は、スイッチング電源の出力電圧を検出する出力電圧検出手段１１を備えてある。この出力電圧検出手段１１は誤差増幅器２１を備えてあり、この誤差増幅器２１の検出入力端子と出力端子間に抵抗２４とコンデンサ２５との直列回路からなる補償回路２３を接続してあるとともに、誤差増幅器２１の基準入力端子に基準電圧部２２を接続し、検出電圧と基準電圧Ｖrefとを比較増幅して出力するように構成してある。

制御回路１０は三角波の補償波形が発生する補償波形発生手段１２を備えてある。この実施例では、整流スイッチＱ２と並列に抵抗３１とコンデンサ３２との直列回路を接続してあり、この直列回路を構成するコンデンサ３２の電圧を補償三角波として使用するようにしてある。また、抵抗３１の他端に第一の増幅器３４の検出端子を接続し、この第一の増幅器３４の基準端子に基準電圧部３５を接続して、比較増幅するように構成してある。この出力は前記コンデンサ３２の両端に発生する電圧の交流成分（ＶＣ３２）acであり、この成分を補償波形として用いるようにしてある。

このスイッチング電源はインダクタ３の出力側にインダクタ電流検出抵抗７を接続してある。このインダクタ電流検出抵抗７の入力側に第二の増幅器４１の基準端子に接続し、このインダクタ電流検出抵抗７の出力側に第二の増幅器４１の検出端子に接続し、インダクタ電流検出抵抗の入出力間の電位差を増幅器４１で求め、増幅することにより、インダクタ電流を検出することができる。

第一の増幅器３４及び第二の増幅器４１の出力にはそれぞれ抵抗３６，４２を接続してある。これら抵抗３６，４２は交流信号を加算する機能を有する。これら抵抗３５，４２を接続し、第二の増幅器４１より得られるインダクタ電流信号に、補償波形発生手段１２より得られる三角波補償波形を加えて、信号を合成するようにしてある。なお、第一の増幅器３４及び第二の増幅器４１の出力にそれぞれ抵抗３６，４２を接続したが、抵抗３６，４２の代わりにコンデンサを用いてもよい。

制御回路１０は比較手段である比較器１４を設けてある。この比較器１４の検出端子は出力電圧検出手段１１の誤差増幅器２１の出力と接続し、この比較器１４の基準端子に第一の増幅器３４と第二の増幅器４１との接続部に接続してある。この比較器１４の出力端子はフリップフロップ回路１６のリセット端子に接続し、このフリップフロップ回路１６のセット端子にはクロック回路１５を接続してある。このフリップフロップ回路１６の出力端子はメインスイッチＱ１に接続し、反転させた出力端子は整流スイッチＱ２に接続してある。

以上のように構成されたスイッチング電源は以下のように作用する。先ず、メインスイッチＱ１がオンすると、負荷４に電流が流れる。このときの出力電圧を出力電圧検出回路１１で検出し、誤差増幅器２１で出力電圧と基準電圧とを比較増幅する。比較増幅された信号は比較器１４の検出端子に誤差増幅出力信号として送信する。

整流スイッチＱ２と並列に接続した抵抗３１とコンデンサ３２との直列回路のコンデンサ３２の電圧ＶＣ３２を検出する。また抵抗３１の他端に第一の増幅器３４の検出端子を接続し、この第一の増幅器３４の基準端子に基準電圧部３５を接続したことにより、コンデンサ３２の電圧ＶＣ３２の交流成分を低インピーダンスに出力する。この出力は前記コンデンサ３２の両端に発生する電圧の交流成分（ＶＣ３２）acであり、この成分を補償波形として用いることができる。

インダクタ電流検出抵抗７の入力側に第二の増幅器４１の基準端子に接続し、このインダクタ電流検出抵抗７の出力側に第二の増幅器４１の検出端子に接続したことにより、インダクタ電流検出抵抗の入出力間の電位差を増幅器４１で求め、インダクタ電流検出信号のレベルまで増幅することにより、インダクタ電流を検出することができる。

この実施例の動作波形を図６に示してあるが、この波形は上から、図６の波形は上から、スイッチング周期のclock信号、コンデンサ３２の電圧ＶＣ３２、インダクタ電流ＩＬ、インダクタ電流信号にコンデンサ３２の電圧の交流成分(ＶＣ３２)acを加えた波形である。図６において、低周波の振動はこの増幅器４１で検出したインダクタ電流検出信号と前記補償波形発生手段１２で得られた三角波補償波形を合成する。これによりインダクタ電流ＩＬの低周波発振をより抑制し易くしている。

コンデンサ３２の電圧ＶＣ３２の平均値は出力電圧Voになる。コンデンサ３２の三角波成分の振幅をΔVC32ppとすると、本考案の補償三角波はVC32−（Vo−ΔVC32pp／２）となる事が望ましい。

インダクタ電流検出信号と三角波補償波形との合成波形と、出力検出信号とを比較器１４で比較する。比較器１４の出力端子はフリップフロップ回路１６のリセット端子に接続し、クロック回路１５はフリップフロップ回路１６のセット端子に接続してあり、比較器１４で比較して得た比較信号はフリップフロップ回路１６のリセット端子に入力し、クロック信号はセット端子に入力する。合成波形が上昇して誤差増幅出力信号とほぼ等しくなるとオフし、合成波形が下降し、次のクロックの立ち上がりエッジでフリップフロップ回路１６がセットされて、制御系の動作を安定させる。

なお、本実施例では、インダクタ３の出力側にインダクタ電流検出抵抗７を接続してあるが、実施例１で示すようなメインスイッチＱ１の入力側にメインスイッチ電流検出抵抗を接続し、インダクタ電流の代わりにメインスイッチ電流を検出するように構成してもよい。

実施例３の回路図を図７に示す。図７図示のスイッチング電源は、メインスイッチＱ１と整流スイッチＱ２とを備えた同期整流回路であり、インダクタ３、負荷４、出力コンデンサ５を備えてある。また、出力電圧Ｖoutを検出して、入力側に設けたメインスイッチＱ１及び整流スイッチＱ２に制御信号を出力する制御回路１０を備えてある。

制御回路１０は、スイッチング電源の出力電圧を検出する出力電圧検出手段１１を備えてある。この出力電圧検出手段１１は誤差増幅器２１を備えてあり、この誤差増幅器２１の検出入力端子と出力端子間に抵抗２４とコンデンサ２５との直列回路からなる補償回路２３を接続してあるとともに、誤差増幅器２１の基準入力端子に基準電圧部２２を接続し、検出電圧と基準電圧Ｖrefとを比較増幅して出力するように構成してある。

制御回路１０は三角波の補償波形が発生する補償波形発生手段１２を備えてある。この実施例では、整流スイッチＱ２と並列に抵抗３１とコンデンサ３２との直列回路を接続してあり、この直列回路を構成するコンデンサ３２の電圧を補償三角波として使用するようにしてある。また、抵抗３１の他端に第一の増幅器３４の検出端子を接続し、この第一の増幅器３４の基準端子に基準電圧部３５を接続して、比較増幅するように構成してある。この出力は前記コンデンサ３２の両端に発生する電圧の交流成分（ＶＣ３２）acであり、この成分を補償波形として用いるようにしてある。

このスイッチング電源はインダクタ３の出力側にインダクタ電流検出抵抗７を接続してある。このインダクタ電流検出抵抗７の入力側に第二の増幅器４１の基準端子に接続し、このインダクタ電流検出抵抗７の出力側に第二の増幅器４１の検出端子に接続し、インダクタ電流検出抵抗７の入出力間の電位差を増幅器４１で求め、増幅することにより、インダクタ電流を検出することができる。

誤差増幅器２１及び第一の増幅器３４の出力にはそれぞれ抵抗２６，３６を接続してある。これら抵抗２６，３６は交流信号を加算する機能を有する。なお、誤差増幅器２１及び第一の増幅器３４の出力にそれぞれ抵抗２６，３６を接続したが、抵抗２６，３６の代わりにコンデンサを用いてもよい。

制御回路１０は比較手段である比較器１４を設けてある。この比較器１４の検出端子は出力電圧検出手段１１の誤差増幅器２１の出力及び第一の増幅器３４の出力を接続し、この比較器１４の基準端子に第二の増幅器４１の出力に接続してある。要するに、第一の増幅器３４の出力を比較器１４の検出側に接続し、コンデンサ３２の電圧の交流成分を比較器１４へ引き算の形で入れるようにしてある。

この比較器１４の出力端子はフリップフロップ回路１６のリセット端子に接続し、このフリップフロップ回路１６のセット端子にはクロック回路１５を接続してある。このフリップフロップ回路１６の出力端子はメインスイッチＱ１に接続し、反転させた出力端子は整流スイッチＱ２に接続してある。

以上のように構成されたスイッチング電源は以下のように作用する。先ず、メインスイッチＱ１がオンすると、負荷４に電流が流れる。このときの出力電圧を出力電圧検出回路１１で検出し、誤差増幅器２１で出力電圧と基準電圧とを比較増幅する。比較増幅された信号は比較器１４の検出端子に誤差増幅出力信号として送信する。

整流スイッチＱ２と並列に接続した抵抗３１とコンデンサ３２との直列回路のコンデンサ３２の電圧ＶＣ３２を検出する。また抵抗３１の他端に第一の増幅器３４の検出端子を接続し、この第一の増幅器３４の基準端子に基準電圧部３５を接続したことにより、コンデンサ３２の電圧ＶＣ３２の交流成分を低インピーダンスに出力する。この出力は前記コンデンサ３２の両端に発生する電圧の交流成分（ＶＣ３２）acであり、この成分を補償波形として用いることができる。この補償波形を比較器１４の検出端子に送信する。

インダクタ電流検出抵抗７の入力側に第二の増幅器４１の基準端子に接続し、このインダクタ電流検出抵抗７の出力側に第二の増幅器４１の検出端子に接続したことにより、インダクタ電流検出抵抗７の入出力間の電位差を増幅器４１で求め、インダクタ電流検出信号のレベルまで増幅することにより、インダクタ電流を検出することができる。

この実施例の動作波形を図８に示してあるが、この波形は上から、図８の波形は上から、スイッチング周期のclock信号、コンデンサ３２の電圧ＶＣ３２、インダクタ電流IL、インダクタ電流信号と誤差増幅器２１の出力からコンデンサ３２の電圧の交流成分を引いた波形である。図８において、低周波の振動はこの増幅器４１で検出したインダクタ電流検出信号と前記補償波形発生手段１２で得られた三角波補償波形とで検出されるので、インダクタ電流ＩＬの低周波発振をより抑制し易くしている。

インダクタ電流検出信号と、三角波補償波形と出力検出信号との合成信号とを比較器１４で比較する。比較器１４の出力端子はフリップフロップ回路１６のリセット端子に接続し、クロック回路１５はフリップフロップ回路１６のセット端子に接続してあり、比較器１４で比較して得た比較信号はフリップフロップ回路１６のリセット端子に入力し、クロック信号はセット端子に入力する。インダクタ電流波形が上昇して誤差増幅出力合成信号とほぼ等しくなるとオフし、インダクタ電流波形が下降し、次のクロックの立ち上がりエッジでフリップフロップ回路１６がセットされる。以上の動作で制御系を安定化させる。

なお、本実施例では、インダクタ３の出力側にインダクタ電流検出抵抗７を接続してあるが、実施例１で示すようなメインスイッチＱ１の入力側又は出力側にメインスイッチ電流検出手段を設け、インダクタ電流の代わりにメインスイッチ電流を検出するように構成してもよい。

実施例４の回路図を図９に示す。図９図示のスイッチング電源は、メインスイッチＱ１と整流スイッチＱ２とを備えた同期整流回路であり、インダクタ３、負荷４、出力コンデンサ５を備えてある。また、出力電圧Ｖoutを検出して、入力側に設けたメインスイッチＱ１及び整流スイッチＱ２に制御信号を出力する制御回路１０を備えてある。また、インダクタ３の出力側に、インダクタ３の電流を検出するインダクタ電流検出手段６を接続してある。

制御回路１０は、スイッチング電源の出力電圧を検出する出力電圧検出手段１１を備えてある。この出力電圧検出手段１１は、誤差増幅器２１を備え、この誤差増幅器２１の検出端子はスイッチング電源の出力側に接続し、誤差増幅器２１の基準端子は基準電圧部２２に接続し、検出電圧と基準電圧Ｖrefとを比較増幅して出力するように構成してある。

スイッチング電源はインダクタ３とインダクタ電流検出手段６との直列回路と並列に抵抗３１とコンデンサ３２との直列回路を接続してある。この直列回路は三角波の補償波形が発生する補償波形発生手段１２の一部材である。このコンデンサ３２の電圧は補償三角波として使用するようにしてある。また、抵抗３１の他端に第二のコンデンサ３３を接続し、前記コンデンサ３２の両端に発生する補償三角波の交流成分を補償波形として用いるように構成してある。

このスイッチング電源はインダクタ３の電流を検出するインダクタ電流検出手段６を備えてある。このインダクタ電流検出手段６と前記補償波形発生手段１２とは波形合成手段である加算器１３に接続し、この加算器１３でインダクタ電流検出手段６より得られるインダクタ電流信号に、補償波形発生手段１２より得られる三角波補償波形を加えて、信号を合成するようにしてある。

制御回路１０は比較手段である比較器１４を設けてある。この比較器１４の検出端子は出力電圧検出手段１１の誤差増幅器２１の出力と接続し、この比較器１４の基準端子に加算器１３の出力に接続してある。この比較器１４の出力端子はフリップフロップ回路１６のリセット端子に接続し、このフリップフロップ回路１６のセット端子にはクロック回路１５を接続してある。このフリップフロップ回路１６の出力端子はメインスイッチＱ１に接続し、反転させた出力端子は整流スイッチＱ２に接続してある。

以上のように構成されたスイッチング電源は以下のように作用する。先ず、メインスイッチＱ１がオンすると、負荷４に電流が流れる。このときの出力電圧を出力電圧検出回路１１で検出し、誤差増幅器２１で出力電圧と基準電圧とを比較増幅する。比較増幅された信号は比較器１４の検出端子に誤差増幅出力信号として送信する。

整流スイッチＱ２と並列に接続した抵抗３１とコンデンサ３２との直列回路のコンデンサ３２の電圧ＶＣ３２を検出する。コンデンサ３２の電圧ＶＣ３２の直流成分は、インダクタ電流ＩＬの平均値にインダクタ３と直列に接続する抵抗をかけた値となる。また抵抗３１の他端に第二のコンデンサ３３を接続したことにより、前記コンデンサ３２で発生する電圧ＶＣ３２の交流成分だけを取り出すことができ、補償三角波形として用いることができる。この補償三角波形は純粋な交流であるので、この補償三角波形の電圧Ｖ１の振幅をΔＶ１ｐｐとするΔＶ１ｐｐ／２の分だけ負に振れる。ΔＶ１ｐｐ／２の分だけ電流信号に直流分を乗せておくと、誤差増幅器２１の動作範囲が正側のみで済み、回路が単純化できる。

インダクタ電流検出手段６によりインダクタ電流ＩＬを検出する。このインダクタ電流検出手段６で検出したインダクタ電流検出信号と前記補償波形発生手段１２で得られた三角波補償波形を加算器１３で合成するこれによりインダクタ電流ＩＬの低周波発振を抑制し易くしている。

インダクタ電流検出信号と三角波補償波形との合成波形と、出力検出信号とを比較器１４で比較する。比較器１４の出力端子はフリップフロップ回路１６のリセット端子に接続し、クロック回路１５はフリップフロップ回路１６のセット端子に接続してあり、比較器１４で比較して得た比較信号はフリップフロップ回路１６のリセット端子に入力し、クロック信号はセット端子に入力する。インダクタ電流波形が上昇して誤差増幅出力合成信号とほぼ等しくなるとオフし、インダクタ電流波形が下降し、次のクロックの立ち上がりエッジでフリップフロップ回路１６がセットされる。以上の動作で制御系を安定化させる。

なお、本実施例では、インダクタ３の出力側にインダクタ電流検出手段６を接続してインダクタ電流を検出する構成にしてあるが、インダクタ電流を検出する手段は限定されず、例えば、特開２００−１９３６８７号公報で示すような、インダクタ３の入出力間にインダクタ３と並列に抵抗とコンデンサとの直列回路を接続し、このコンデンサの両端に発生する電圧に基づいてインダクタを介して流れるインダクタ電流を検出する構成にしてあってもよい。

実施例５の回路図を図１０に示す。図１０図示のスイッチング電源は、メインスイッチＱ１と整流スイッチＱ２とを備えた同期整流回路であり、インダクタ３、負荷４、出力コンデンサ５を備えてある。また、出力電圧Ｖoutを検出して、入力側に設けたメインスイッチＱ１及び整流スイッチＱ２に制御信号を出力する制御回路１０を備えてある。また、インダクタ３の出力側に、インダクタ３の電流を検出するインダクタ電流検出手段６を接続してある。

制御回路１０は、スイッチング電源の出力電圧を検出する出力電圧検出手段１１を備えてある。この出力電圧検出手段１１は、誤差増幅器２１を備え、この誤差増幅器２１の検出端子はスイッチング電源の出力側に接続し、誤差増幅器２１の基準端子は基準電圧部２２に接続し、検出電圧と基準電圧Ｖrefとを比較増幅して出力するように構成してある。

スイッチング電源はインダクタ３とインダクタ電流検出手段６との直列回路と並列に抵抗３１とコンデンサ３２との直列回路を接続してある。この直列回路は三角波の補償波形が発生する補償波形発生手段１２の一部材である。このコンデンサ３２の電圧は補償三角波として使用するようにしてある。また、抵抗３１の他端に第二のコンデンサ３３を接続し、前記コンデンサ３２の両端に発生する補償三角波の交流成分を補償波形として用いるように構成してある。

このスイッチング電源はインダクタ３の出力側にインダクタ電流検出抵抗７を接続してある。このインダクタ電流検出抵抗７の入力側に第二の増幅器４１の基準端子に接続し、このインダクタ電流検出抵抗７の出力側に第二の増幅器４１の検出端子に接続し、インダクタ電流検出抵抗の入出力間の電位差を増幅器４１で求め、増幅することにより、インダクタ電流を検出することができる。

誤差増幅器２１及び第一の増幅器３４の出力にはそれぞれ抵抗２６，３６を接続してある。これら抵抗２６，３６は交流信号を加算する機能を有する。なお、誤差増幅器２１及び第一の増幅器３４の出力にそれぞれ抵抗２６，３６を接続したが、抵抗２６，３６の代わりにコンデンサを用いてもよい。

制御回路１０は比較手段である比較器１４を設けてある。この比較器１４の検出端子は出力電圧検出手段１１の誤差増幅器２１の出力及び第一の増幅器３４の出力を接続し、この比較器１４の基準端子に第二の増幅器４１の出力に接続してある。要するに、第一の増幅器３４の出力を比較器１４の検出側に接続し、コンデンサ３２の電圧の交流成分を比較器の引き算の形で入れるようにしてある。

この比較器１４の出力端子はフリップフロップ回路１６のリセット端子に接続し、このフリップフロップ回路１６のセット端子にはクロック回路１５を接続してある。このフリップフロップ回路１６の出力端子はメインスイッチＱ１に接続し、反転させた出力端子は整流スイッチＱ２に接続してある。

以上のように構成されたスイッチング電源は以下のように作用する。先ず、メインスイッチＱ１がオンすると、負荷４に電流が流れる。このときの出力電圧を出力電圧検出回路１１で検出し、誤差増幅器２１で出力電圧と基準電圧とを比較増幅する。比較増幅された信号は比較器１４の検出端子に誤差増幅出力信号として送信する。

整流スイッチＱ２と並列に接続した抵抗３１とコンデンサ３２との直列回路のコンデンサ３２の電圧ＶＣ３２を検出する。コンデンサ３２の電圧ＶＣ３２の直流成分は、インダクタ電流ＩＬの平均値にインダクタ３と直列に接続する抵抗値をかけた値、即ち、補償三角波形の電圧Ｖ１と同値になる。また抵抗３１の他端に第一の増幅器３４の検出端子を接続し、この第一の増幅器３４の基準端子に基準電圧部３５を接続したことにより、補償信号を取るコンデンサ３２と抵抗３１との交点と比較される電圧Ｖｏ１は出力電圧と補償三角波形Ｖ１との和、即ち、Ｖｏ１＝Ｖｏ＋Ｖ１となる。これにより、コンデンサ３２の電圧ＶＣ３２の交流成分が第一の増幅器３４から出力され、比較器１４の検出端子に送信される。

インダクタ電流検出抵抗７の入力側に第二の増幅器４１の基準端子に接続し、このインダクタ電流検出抵抗７の出力側に第二の増幅器４１の検出端子に接続したことにより、インダクタ電流検出抵抗の入出力間の電位差を増幅器４１で求め、インダクタ電流検出信号のレベルまで増幅することにより、インダクタ電流を検出することができる。

本実施例の補償波形を用いれば、誤差増幅器２１の位相補償コンデンサを小さくし、この誤差増幅器２１のループ利得が０ｄBになる周波数ｆｃがスイッチング周波数ｆｓｗに近づくような高周波にしても、インダクタ電流の低周波振動が起き難くなる。本実施例の補償波形を用いることによりスイッチング周波数に近いループ応答周波数を持った高速応答なスイッチング電源が実現できる。これにより、小型で高信頼の電源が安価に実現できる様になる。

なお、本実施例では、インダクタ３の出力側にインダクタ電流検出手段６を接続してインダクタ電流を検出する構成にしてあるが、インダクタ電流を検出する手段は限定されず、例えば、特開２００−１９３６８７号公報で示すような、インダクタ３の入出力間にインダクタ３と並列に抵抗とコンデンサとの直列回路を接続し、このコンデンサの両端に発生する電圧に基づいてインダクタを介して流れるインダクタ電流を検出する構成にしてあってもよい。

また、いずれの実施例においても、チョッパ方式非絶縁型のスイッチング電源を用いているが、絶縁型のスイッチング電源においても、本発明を構成することが可能である。

本発明のスイッチング電源は、誤差増幅器の位相補償コンデンサを小さくし、誤差増幅器のループ利得が０ｄBになる周波数がスイッチング周波数に近づくような高周波にしても、インダクタ電流の低周波振動が起き難くなり、補償波形を用いることによりスイッチング周波数に近いループ応答周波数を持った高速応答なスイッチング電源が実現できる。これにより、小型で高信頼の電源が安価に実現できる。

本発明に係るスイッチング電源における発明を実施するための最良の形態の回路図である。 図１図示実施形態の動作波形図である。 本発明に係る実施例１の回路図である。 実施例１の動作波形図である。 本発明に係る実施例２の回路図である。 実施例２の動作波形図である。 本発明に係る実施例３の回路図である。 実施例３の動作波形図である。 本発明に係る実施例４の回路図である。 本発明に係る実施例５の回路図である。 従来例を示した回路図である。 図９図示従来例の動作波形図である。

符号の説明

１ 入力電源
２ 入力コンデンサ
３ インダクタ
４ 負荷
５ 出力コンデンサ
６ インダクタ電流検出手段
７ インダクタ電流検出抵抗
８ メインスイッチ電流検出手段
１０ 制御回路
１１ 出力電圧検出手段
１２ 補償波形発生手段
１３ 加算器
１４ 比較器
１５ クロック回路
１６ フリップフロップ回路
２１ 誤差増幅器
２２ 基準電圧部
２３ 補償回路
２４ 抵抗
２５ コンデンサ
３１ 抵抗
３２ コンデンサ
３３ 第二のコンデンサ
３４ 第一の増幅器
３５ 基準電圧部
３６，３７ 抵抗
４１ 第二の増幅器
４２ 抵抗
Ｑ１ メインスイッチ
Ｑ２ 整流スイッチ

Claims (11)

1. 出力電圧を検出して、入力側に設けたメインスイッチに制御信号を出力する電流モード制御の制御回路を備え、この制御回路に出力電圧検出手段を備えたスイッチング電源であって、前記制御回路は、三角波の補償波形が発生する補償波形発生手段と、前記出力電圧検出手段で検出した信号を前記補償波形発生手段から得られた三角波補償波形と比較して前記メインスイッチに出力する比較手段とを備えてあり、前記補償波形発生手段は、抵抗とコンデンサとの直列回路を有し、この直列回路を構成する抵抗の一端を前記メインスイッチとインダクタとの接続部に接続し、この直列回路を構成するコンデンサの他端を前記スイッチング電源の直流入力電圧の負側電位に接続し、前記抵抗の他端を前記比較手段に接続してあることを特徴とするスイッチング電源。
2. 前記制御回路は、スイッチング電源に備えたインダクタの電流を検出するインダクタ電流検出手段を備え、このインダクタ電流検出手段から出力されるインダクタ電流信号を前記比較手段に出力するようにしてあることを特徴とする請求項１記載のスイッチング電源。
3. 前記インダクタ電流検出手段は、インダクタの出力側にインダクタ電流検出抵抗を接続し、この抵抗の入力側を増幅器の一方の入力端子に接続し、この抵抗の出力側を増幅器の他方の入力端子に接続し、この抵抗の電位差を増幅してインダクタ電流を検出するように構成してあることを特徴とする請求項２記載のスイッチング電源。
4. 前記制御回路は、前記三角波補償波形と前記インダクタ電流信号とを合成する波形合成手段を備えてあることを特徴とする請求項３記載のスイッチング電源。
5. 前記制御回路は、前記メインスイッチの電流を検出するメインスイッチ電流検出手段を備え、このメインスイッチ電流検出手段から出力されるメインスイッチ電流信号を前記比較手段に出力するようにしてあることを特徴とする請求項１記載のスイッチング電源。
6. 前記メインスイッチ電流検出手段は、メインスイッチの入力側にメインスイッチ電流検出抵抗を接続し、この抵抗の入力側を増幅器の一方の入力端子に接続し、この抵抗の出力側を増幅器の他方の入力端子に接続し、この抵抗の電位差を増幅してメインスイッチ電流を検出するように構成してあることを特徴とする請求項５記載のスイッチング電源。
7. 前記制御回路は、前記三角波補償波形と前記メインスイッチ電流信号とを合成する波形合成手段を備えてあることを特徴とする請求項６記載のスイッチング電源。
8. 前記比較手段は比較器を備え、この比較器の検出端子は前記出力電圧検出手段の出力と接続し、この比較器の基準端子に前記インダクタ電流検出手段、メインスイッチ電流検出手段若しくは前記波形合成手段の出力に接続してあることを特徴とする請求項１乃至７のいずれかに記載のスイッチング電源。
9. 前記補償波形発生手段は第二のコンデンサを備え、このコンデンサの一端を前記抵抗の他端に接続し、このコンデンサの他端を前記比較手段に接続し、このコンデンサの他端に発生する三角波の交流成分を補償波形として用いるように構成してあることを特徴とする請求項１乃至８のいずれかに記載のスイッチング電源。
10. 前記補償波形発生手段は増幅器を備え、この増幅器の検出端子に前記抵抗の他端を接続し、前記コンデンサの電圧の交流成分を低インピーダンスに出力するように構成してあることを特徴とする請求項１乃至８のいずれかに記載のスイッチング電源。
11. 前記補償波形発生手段は、前記比較手段の検出側に接続し、前記コンデンサの電圧の交流成分を前記比較手段の引き算の形で入れるように構成してあることを特徴とする請求項１乃至８のいずれかに記載のスイッチング電源。

Images