JP4393129B2

JP4393129B2 - スイッチング電源

Info

Publication number: JP4393129B2
Application number: JP2003271673A
Authority: JP
Inventors: 正樹大島; 浩之芳賀; 晴夫渡辺
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2003-07-08
Filing date: 2003-07-08
Publication date: 2010-01-06
Anticipated expiration: 2023-07-08
Also published as: JP2005033936A

Description

本発明は、スイッチング電源に関するものであり、特に出力電流の変動に伴う出力電圧の変動を抑え、並列運転時の負荷負担機能を向上させるスイッチング電源に関するものである。

従来の出力電流の変動に伴う出力電圧の変動を抑えるスイッチング電源を図５に示す。このスイッチング電源は、メインスイッチＱ１と整流スイッチＱ２とを備えた非絶縁型降圧式のスイッチング電源であり、インダクタ３、負荷４、及び出力コンデンサ５を備えてある。

出力電圧Ｖoutを検出して、入力側に設けたメインスイッチＱ１及び整流スイッチＱ２に制御信号を出力する制御回路１０を備えてある。制御回路１０は出力電圧検出手段１１を備え、この出力電圧検出手段１１は誤差増幅器２１を備えてあり、この誤差増幅器２１の基準入力端子に基準電圧部２２を接続し、検出電圧と基準電圧Ｖrefとを比較増幅する。

誤差増幅器２１の出力端子は比較器１４の負側の入力端子に接続し、比較器１４の正側の入力端子には、インダクタ電流検出手段６に接続し、インダクタ電流検出信号を比較器１６の正側に入力し、誤差増幅器２１の出力信号とインダクタ電流検出信号とを比較する。この比較器１４の出力をフリップフロップ回路１６のリセット端子に接続し、このフリップフロップ回路１６のセット端子にクロック回路１５を接続して、このフリップフロップ回路１６からスイッチング電源のメインスイッチＱ１及び整流スイッチＱ２のゲート端子に接続し、制御信号をメインスイッチＱ１のゲート端子又は整流スイッチＱ２のゲート端子に出力する（例えば、特許文献１参照。）。
特開平１０−２２５１０５号公報（第７−８頁、第６図）

その場合の動作波形を図６に示す。図６では波形は上から順に、スイッチング周波数のクロック信号、インダクタ電流の信号と誤差増幅器２１の出力電圧である。図６から分かる様に、インダクタ電流が増減するとそれに合わせて、誤差増幅器２１の出力電圧が増減する。その変動の誤差増幅器２１の入力側換算分が、スイッチング電源の出力電圧に発生する。

この従来のスイッチング電源では、出力電圧の変動を抑える手段として、誤差増幅器２１の直流利得を大きくする手段を採用していた。しかし、この手段では、高利得の誤差増幅器２１を制御ループに用いるため、電源に不安定性をもたらすという課題があった。

本発明は、上記問題に鑑みてなされたものであり、出力電流の変動に伴う出力電圧の変動を抑え、並列運転時の負荷負担機能を向上させる新規のスイッチング電源を提供する。

上記課題を解決するために、本発明スイッチング電源は、出力電圧を検出して、入力側に設けたメインスイッチに制御信号を出力する電流モード制御の制御回路を備え、この制御回路に出力電圧検出手段を備えたスイッチング電源であって、前記制御回路は、前記メインスイッチ電流又はインダクタ電流の信号を用い、前記メインスイッチのターンオンする時の前記信号の値をスイッチングサイクル毎にサンプリングするサンプリング手段と、このサンプリング手段でサンプリングした信号成分だけ前記インダクタ電流の直流信号成分を減らす減算手段とを備え、前記出力電圧検出手段より得られる出力電圧信号の変動幅を抑えるようにしてある。

前記制御回路に、メインスイッチに制御信号を出力するタイミングを取るクロック回路を設け、このクロック回路は前記サンプリング手段でサンプリングするタイミングを取るように構成してある。

前記サンプリング手段は、サンプリングスイッチを備え、このサンプリングスイッチの一端を前記メインスイッチ電流又はインダクタ電流を検出する手段に接続し、他端をコンデンサに接続し、このサンプリングスイッチとコンデンサとの接続部に前記減算手段を接続して構成してある

前記サンプリング手段は抵抗と第二のコンデンサとの直列回路を有し、この直列回路を構成する抵抗の一端を前記サンプリングスイッチとコンデンサとの接続部に接続し、この直列回路を構成するコンデンサの他端を前記スイッチング電源の直流入力電圧の負側電位に接続し、前記抵抗の他端を前記減算手段に接続してある。

前記制御回路は、スイッチング電源に備えたインダクタの電流を検出するインダクタ電流検出手段を備え、このインダクタ電流検出手段から出力されるインダクタ電流検出信号を出力電圧検出手段より得られる信号と比較する比較手段に出力するようにしてある。

前記インダクタ電流検出手段は、インダクタの出力側にインダクタ電流検出抵抗を接続し、この抵抗の入力側を増幅器の一方の入力端子に接続し、この抵抗の出力側を増幅器の他方の入力端子に接続し、この抵抗の電位差を増幅してインダクタ電流を検出するように構成してある。

前記減算手段は増幅器を備え、サンプリングした信号成分だけ前記インダクタ電流の直流信号成分を減らすように構成してある。

複数の前記スイッチング電源を並列に接続して構成し、それぞれのスイッチング電源に前記制御回路を備え、前記インダクタ電流検出信号の直流成分を共有化するように構成してある。

本発明によれば、電流モード制御に用いるインダクタ電流の信号の直流成分を減らすことにより、出力電圧の出力電流変動が効率的に改善することができる効果がある。

具体的には、出力電流の変動に伴う出力電圧の変動を誤差増幅器の直流利得を大きくすることなく、抑えることができる効果がある。

また、インダクタ電流の信号の直流成分を共有化することにより、マルチフェイズ動作を含めた並列運転時の負担分担精度を向上させることができ、電源の信頼度が向上する効果がある。即ち、小型で安価で且つ高信頼性のスイッチング電源を提供することができる効果がある。

発明を実施するための最良の形態の回路図を図１に示す。図１図示のスイッチング電源は、メインスイッチＱ１と整流スイッチＱ２とを備えた同期整流回路であり、インダクタ３、負荷４、出力コンデンサ５を備えてある。また、出力電圧Ｖoutを検出して、入力側に設けたメインスイッチＱ１及び整流スイッチＱ２に制御信号を出力する制御回路１０を備えてある。

制御回路１０は、スイッチング電源の出力電圧を検出する出力電圧検出手段１１を備えてある。この出力電圧検出手段１１は、誤差増幅器２１を備え、この誤差増幅器２１の検出入力端子はスイッチング電源の出力側に接続し、誤差増幅器２１の基準入力端子は基準電圧部２２に接続し、検出電圧と基準電圧Ｖrefとを比較増幅して出力するように構成してある。

制御回路１０は比較手段である比較器１４を設けてある。この比較器１４の検出入力端子は誤差増幅器２１の出力端子に接続し、比較器１４の出力端子をフリップフロップ回路１６のリセット端子に接続し、このフリップフロップ回路１６のセット端子にクロック回路１５を接続して、このフリップフロップ回路１６からスイッチング電源のメインスイッチＱ１及び整流スイッチＱ２のゲート端子に接続し、制御信号をメインスイッチＱ１のゲート端子又は整流スイッチＱ２のゲート端子に出力する。

制御回路１０は、メインスイッチ電流又はインダクタ電流の信号を用い、メインスイッチＱ１のターンオン時の信号の値をスイッチングサイクル毎にサンプリングするサンプリング手段１２を備えてある。この実施形態では、サンプリング手段１２はサンプリングスイッチ３１とコンデンサ３２との直列回路を設けて構成してある。このサンプリングスイッチ３１の制御端子にクロック回路１５を接続し、サンプリングスイッチ３１の一方端にインダクタ電流検出手段６を接続してある。

サンプリングスイッチ３１とコンデンサ３２の接続部より減算手段である減算器１３を接続してある。この減算器１３は、インダクタ電流検出手段６に接続し、サンプリング手段１２でサンプリングした信号成分だけインダクタ電流の直流信号成分を減らすようにしてある。また、この減算器１３は比較器１４の基準入力端子に接続し、出力電圧検出手段１１より得られる出力電圧信号の変動幅を抑えるようにしてある。

以上のように構成されたスイッチング電源は以下のように作用する。先ず、メインスイッチＱ１がオンすると、負荷４に電流が流れる。このときの出力電圧を出力電圧検出回路１１で検出し、誤差増幅器２１で出力電圧と基準電圧とを比較増幅する。比較増幅された信号は比較器１４の検出入力端子に誤差増幅出力信号として送信する。

インダクタ電流検出手段６によりインダクタ電流ＩＬを検出する。このインダクタ電流検出手段６で検出したインダクタ電流検出信号を基準入力端子に送信する。インダクタ電流検出信号が誤差増幅出力信号を上回るとフリップフロップ回路１６のリセット端子がハイになり、メインスイッチＱ１がオフするとともに、整流スイッチＱ２がオンする。

逆にインダクタ電流検出信号が誤差増幅出力信号を下回るとクロック回路１５からクロック信号を発信し、フリップフロップ回路１６のセット端子がハイになり、メインスイッチＱ１がオンするとともに、整流スイッチＱ２がオフする。

また、クロック回路１５はサンプリングスイッチ３１に接続してあるため、クロック回路１５からクロック信号が発信されると、サンプリングスイッチ３１はオンする。これにより、インダクタ電流検出信号により得られた電荷がコンデンサ３２に充電され、インダクタ電流検出信号の直流成分を得ることができる。このインダクタ電流検出信号の直流成分を減算器１３に送信することができる。

減算器１３ではインダクタ電流検出信号からコンデンサ３２にサンプリングされた電圧分だけ減算する。これにより得られた信号は比較器１４の基準信号となる。これにより、図２に示すように、従来のスイッチング電源と比較して、基準はインダクタ電流検出信号のコンデンサ３２にサンプリングされた電圧分だけ下がる。出力電流の変動に伴う出力電圧の変動を誤差増幅器の直流利得を大きくすることなく、抑えることができる。

第一実施例の回路図を図３に示す。図３図示のスイッチング電源は、メインスイッチＱ１と整流スイッチＱ２とを備えた同期整流回路であり、インダクタ３、負荷４、出力コンデンサ５を備えてある。また、出力電圧Ｖoutを検出して、入力側に設けたメインスイッチＱ１及び整流スイッチＱ２に制御信号を出力する制御回路１０を備えてある。

制御回路１０は、スイッチング電源の出力電圧を検出する出力電圧検出手段１１を備えてある。この出力電圧検出手段１１は誤差増幅器２１を備えてあり、スイッチング電源の接続部と誤差増幅器２１の検出入力端子間に電圧検出抵抗２４を接続してあるとともに、誤差増幅器２１の検出入力端子と出力端子間に抵抗２５からなる補償回路２３を接続してある。また、誤差増幅器２１の基準入力端子に基準電圧部２２を接続し、検出電圧と基準電圧Ｖrefとを比較増幅して出力するように構成してある。誤差増幅器２１の出力端子にはレベルを変換するために分圧抵抗２６，２７を直列に接続してある。

このスイッチング電源はインダクタ３の出力側にインダクタ電流検出抵抗７を接続してある。このインダクタ電流検出抵抗７の入力側に第二の増幅器４１の基準入力端子に接続し、このインダクタ電流検出抵抗７の出力側に第二の増幅器４１の検出入力端子に接続し、インダクタ電流検出抵抗７の入出力間の電位差を増幅器４１で求め、増幅することにより、インダクタ電流を検出することができる。

制御回路１０は、整流スイッチＱ２の電流又はインダクタ電流の信号を用い、メインスイッチＱ１のターンオン時の信号の値をスイッチングサイクル毎にサンプリングするサンプリング手段１２を備えてある。この実施例では、サンプリング手段１２はサンプリングスイッチＱ３とコンデンサ３２との直列回路を設けて構成してある。このサンプリングスイッチＱ３の制御端子にクロック回路１５を接続し、サンプリングスイッチＱ３の一方端に第二の増幅器４１の出力端子を接続してある。

サンプリングスイッチＱ３とコンデンサ３２の接続部より第一の増幅器３４の基準入力端子に接続してあり、コンデンサ３２の電位を低インピーダンスに出力する電圧源として用いている。この第一の増幅器３４の出力端子はこの増幅器３４の検出入力端子に接続してあるとともに、抵抗３７とコンデンサ３８との直列回路に接続してある。

また、この抵抗３７とコンデンサ３８との接続部から抵抗３６を接続し、第三の増幅器５１の検出入力端子に接続し、この増幅器５１の基準入力端子には第二の増幅器４１の出力端子に接続してある。この増幅器４１は比較器１４の基準入力端子に接続し、出力電圧検出手段１１より得られる出力電圧信号の変動幅を抑えるようにしてある。

第一の増幅器３４及び第二の増幅器４１の出力にはそれぞれ抵抗５２，５３を接続してある。これら抵抗５２，５３は第三の増幅器５１の入力抵抗として用いている。

以上のように構成されたスイッチング電源は以下のように作用する。先ず、メインスイッチＱ１がオンすると、負荷４に電流が流れる。このときの出力電圧を出力電圧検出回路１１で検出し、誤差増幅器２１で出力電圧と基準電圧とを比較増幅する。比較増幅された信号は比較増幅された信号は分圧抵抗２６，２７で分圧して、比較器１４の検出入力端子に誤差増幅出力信号として送信する。

インダクタ電流検出抵抗７の入力側に第二の増幅器４１の基準入力端子に接続し、このインダクタ電流検出抵抗７の出力側に第二の増幅器４１の検出入力端子に接続したことにより、インダクタ電流検出抵抗７の入出力間の電位差を増幅器４１で求め、インダクタ電流検出信号のレベルまで増幅することにより、インダクタ電流を検出することができる。

また、クロック回路１５はサンプリングスイッチＱ３に接続してあるため、クロック回路１５からクロック信号が発信されると、サンプリングスイッチＱ３はオンする。これにより、インダクタ電流検出信号により得られた電荷がコンデンサ３２に充電され、インダクタ電流検出信号のメインスイッチＱ１のターンオンするときの値を得ることができる。このインダクタ電流検出信号のメインスイッチＱ１のターンオンするときの値を第一の増幅器３４に送信し、ここで、低出力インピーダンス化する。この第一の増幅器３４の出力は抵抗３７に接続し、この抵抗３７の他端に第二のコンデンサ３８を接続したことにより、コンデンサ３２のサンプリング電圧を出力することができる。これにさらに抵抗３６でレベルを調節して、第三の増幅器５１に送信する。

第三の増幅器５１ではインダクタ電流検出信号からコンデンサ３２にサンプリングされた電圧分だけ減算する。これにより得られた信号は比較器１４の基準信号となる。これにより、図２に示すように、従来のスイッチング電源と比較して、基準はインダクタ電流検出信号のコンデンサ３２にサンプリングされた電圧分だけ下がる。出力電流の変動に伴う出力電圧の変動を誤差増幅器の直流利得を大きくすることなく、抑えることができる。

第二実施例の回路図を図４に示す。図４図示の実施例は、二台の同期整流回路を並列に接続して並列運転するスイッチング電源を示す。それぞれ並列に接続した同期整流回路には制御回路１０を備えてある。なお、同期整流回路は図１及び図３に示すものが最も一般的のものであるが、同期整流回路の構成は限定しない。

制御回路１０は、スイッチング電源の出力電圧を検出する出力電圧検出手段１１を備えてある。この出力電圧検出手段１１は誤差増幅器２１を備えてある。また、誤差増幅器２１の基準入力端子に基準電圧部２２を接続し、検出電圧と基準電圧Ｖrefとを比較増幅して出力するように構成してある。誤差増幅器２１の出力端子にはレベルを変換するために分圧抵抗２６，２７を直列に接続してある。この分圧抵抗２６，２７の接続部からそれぞれ別の制御回路１０に付き合わせてあり、それぞれの制御回路１０に設けた誤差増幅器２１の出力の値を平均化して用いるようにしてある。

制御回路１０は、メインスイッチ電流又はインダクタ電流の信号を用い、メインスイッチＱ１のターンオン時の信号の値をスイッチングサイクル毎にサンプリングするサンプリング手段１２を備えてある。この実施形態では、サンプリング手段１２はサンプリングスイッチ３１とコンデンサ３２との直列回路を設けて構成してある。このサンプリングスイッチ３１の制御端子にクロック回路１５を接続し、サンプリングスイッチ３１の一方端に第二の増幅器４１の出力端子を接続してある。

サンプリングスイッチ３１とコンデンサ３２の接続部より第一の増幅器３４の基準入力端子に接続してあり、コンデンサ３２の電位を低インピーダンスに出力する電圧源として用いている。この第一の増幅器３４の出力端子はこの増幅器３４の検出入力端子に接続してあるとともに、抵抗３７とコンデンサ３８との直列回路に接続し、この抵抗３７とコンデンサ３８との接続部よりそれぞれ別の制御回路１０に付き合わせてあり、それぞれの制御回路１０に設けた第一の増幅器３４の出力の値を平均化して用いるようにしてある。なお、出力電圧検出信号とインダクタ電流検出信号をそれぞれの制御回路１０で付き合わせることにより、出力電圧検出信号及びインダクタ電流検出信号が平均化され、良好な負担分担特性と優れた出力電圧精度が同時に且つ容易に得られるようにしてある。

また、この抵抗３７とコンデンサ３８との接続部より減算手段である減算器１３を接続してある。この減算器１３は、インダクタ電流検出手段に接続し、サンプリング手段１２でサンプリングした信号成分だけインダクタ電流の直流信号成分を減らすようにしてある。また、この減算器１３は比較器１４の基準入力端子に接続し、出力電圧検出手段１１より得られる出力電圧信号の変動幅を抑えるようにしてある。

以上のように構成されたスイッチング電源は以下のように作用する。先ず、メインスイッチＱ１がオンすると、インダクタ３からコンデンサ５を介して負荷４に電流が流れる。このときの出力電圧を出力電圧検出回路１１で検出し、誤差増幅器２１で出力電圧と基準電圧とを比較増幅する。比較増幅された信号は分圧抵抗２６，２７で分圧し、さらにこれらの信号を別の制御回路１０に付き合わせて平均化して、比較器１４の検出入力端子に誤差増幅出力信号として送信する。

また、クロック回路１５はサンプリングスイッチ３１に接続してあるため、クロック回路１５からクロック信号が発信されると、サンプリングスイッチ３１はオンする。これにより、インダクタ電流検出信号により得られた電荷がコンデンサ３２に充電され、インダクタ電流検出信号のメインスイッチＱ１のターンオンするときの値を得ることができる。このインダクタ電流検出信号のメインスイッチＱ１のターンオンするときの値を第一の増幅器３４に送信し、ここで、低出力インピーダンス化する。この第一の増幅器３４の出力は抵抗３７に接続し、この抵抗３７の他端に第二のコンデンサ３８を接続したことにより、コンデンサ３２のサンプリング電圧を出力することができる。このように直流成分だけを取り出した信号を別の制御回路１０に付き合わせて平均化して、減算器１３に送信する。

減算器１３ではインダクタ電流検出信号からコンデンサ３２にサンプリングされた電圧分だけ減算する。これにより得られた信号は比較器１４の基準信号となる。これにより、図２に示すように、従来のスイッチング電源と比較して、基準はインダクタ電流検出信号のコンデンサ３２にサンプリングされた電圧分だけ下がる。出力電流の変動に伴う出力電圧の変動を誤差増幅器の直流利得を大きくすることなく、抑えることができる。また、インダクタ電流の信号の直流成分を共有化することにより、マルチフェイズ動作を含めた並列運転時の負担分担精度を向上させることができる。

このような方式を用いることにより、負荷変動に対し高速応答性を有する。また、このように並列運転をさせたことにより、優れた負荷分担特性を有し、電源の信頼度が向上する。即ち、小型で安価で且つ高信頼性のスイッチング電源を提供することができる。

なお、すべての実施例において、インダクタ３の出力側にインダクタ電流検出手段を用いてインダクタ電流を検出する構成にしてあるが、インダクタ電流を検出する手段は限定されず、例えば、特開２０００−１９３６８７号公報で示すような、インダクタ３の入出力間にインダクタ３と並列に抵抗とコンデンサとの直列回路を接続し、このコンデンサの両端に発生する電圧に基づいてインダクタを介して流れるインダクタ電流を検出する構成にしてあってもよい。

また、いずれの実施例においても、非絶縁型降圧式のスイッチング電源を採用しているが、昇圧式や反転式の非絶縁型スイッチング電源や、絶縁型のスイッチング電源においても、本発明を構成することが可能である。

本発明によれば、電流モード制御に用いるインダクタ電流の信号の直流成分を減らすことにより、出力電圧の出力電流変動が効率的に改善することができる。

具体的には、出力電流の変動に伴う出力電圧の変動を誤差増幅器の直流利得を大きくすることなく、抑えることができる。

また、インダクタ電流の信号の直流成分を共有化することにより、マルチフェイズ動作を含めた並列運転時の負担分担精度を向上させることができ、電源の信頼度が向上する。即ち、小型で安価で且つ高信頼性のスイッチング電源を提供することができる。

本発明に係るスイッチング電源における発明を実施するための最良の形態の回路図である。図１図示実施形態の動作波形図である。本発明に係る第一実施例の回路図である。本発明に係る第二実施例の回路図である。従来例を示した回路図である。図５図示従来例の動作波形図である。

符号の説明

１入力電源
２入力コンデンサ
３インダクタ
４負荷
５出力コンデンサ
６インダクタ電流検出手段
７インダクタ電流検出抵抗
１０制御回路
１１出力電圧検出手段
１２補償波形発生手段
１３減算器
１４比較器
１５クロック回路
１６フリップフロップ回路
２１誤差増幅器
２２基準電圧部
２４〜２７抵抗
３１抵抗
３２コンデンサ
３３第二のコンデンサ
３４第一の増幅器
３５基準電圧部
３６抵抗
４１第二の増幅器
５１第三の増幅器
５２，５３抵抗
Ｑ１メインスイッチ
Ｑ２整流スイッチ
Ｑ３サンプリングスイッチ

Claims

出力電圧を検出して、入力側に設けたメインスイッチに制御信号を出力する電流モード制御の制御回路を備え、この制御回路に出力電圧検出手段を備えたスイッチング電源であって、前記制御回路は、スイッチング電源に備えたインダクタの電流の信号を用い、前記メインスイッチのターンオンする時の前記信号の値をスイッチングサイクル毎にサンプリングするサンプリング手段と、このサンプリング手段でサンプリングした信号成分だけ前記インダクタ電流の直流信号成分を減らす減算手段と、この減算手段により得られた信号と前記出力電圧検出手段より得られる信号と比較する比較手段とを備え、前記比較手段より得られる比較信号に基づいて、前記メインスイッチのオフを制御するようにしてあることを特徴とするスイッチング電源。
前記制御回路に、メインスイッチに制御信号を出力するタイミングを取るクロック回路を設け、このクロック回路は前記サンプリング手段でサンプリングするタイミングを取るように構成してあることを特徴とする請求項１記載のスイッチング電源。
前記サンプリング手段はサンプリングスイッチを備え、このサンプリングスイッチの一端を前記インダクタ電流を検出する手段に接続し、他端をコンデンサに接続し、このサンプリングスイッチとコンデンサとの接続部に前記減算手段を接続してあることを特徴とする請求項１又は２記載のスイッチング電源。
前記サンプリング手段は抵抗と第二のコンデンサとの直列回路を有し、この直列回路を構成する抵抗の一端を第一の増幅器の出力に接続し、この増幅器の入力を前記サンプリングスイッチとコンデンサとの接続部に接続し、この直列回路を構成するコンデンサの他端を前記スイッチング電源の直流入力電圧の負側電位に接続し、前記抵抗の他端を前記減算手段に接続してあることを特徴とする請求項３記載のスイッチング電源。
出力電圧を検出して、入力側に設けたメインスイッチに制御信号を出力する電流モード制御の制御回路を備え、この制御回路に出力電圧検出手段を備えたスイッチング電源であって、前記制御回路は、スイッチング電源に備えたインダクタの電流を検出するインダクタ電流検出手段と、スイッチング電源に備えたインダクタの電流の信号を用い、前記メインスイッチのターンオンする時の前記信号の値をスイッチングサイクル毎にサンプリングするサンプリング手段と、前記インダクタ電流検出手段で検出したインダクタ電流の直流信号成分から前記サンプリング手段でサンプリングした信号成分を減算する減算手段と、この減算手段で減算された減算信号を出力電圧検出手段より得られる信号と比較する比較手段とを備え、前記比較手段より得られる比較信号に基づいて、前記メインスイッチのオフを制御するようにしてあることを特徴とするスイッチング電源。
前記インダクタ電流検出手段は、インダクタの出力側にインダクタ電流検出抵抗を接続し、この抵抗の入力側を第二の増幅器の一方の入力端子に接続し、この抵抗の出力側を前記第二の増幅器の他方の入力端子に接続し、この抵抗の電位差を増幅してインダクタ電流を検出するように構成してあることを特徴とする請求項５記載のスイッチング電源。
前記減算手段は第三の増幅器を備え、サンプリングした信号成分だけ前記インダクタ電流の直流信号成分を減らすように構成してある請求項５又は６記載のスイッチング電源。