KR101083949B1 - 스위칭 레귤레이터 - Google Patents

스위칭 레귤레이터 Download PDF

Info

Publication number
KR101083949B1
KR101083949B1 KR1020110070478A KR20110070478A KR101083949B1 KR 101083949 B1 KR101083949 B1 KR 101083949B1 KR 1020110070478 A KR1020110070478 A KR 1020110070478A KR 20110070478 A KR20110070478 A KR 20110070478A KR 101083949 B1 KR101083949 B1 KR 101083949B1
Authority
KR
South Korea
Prior art keywords
circuit
output
output voltage
voltage
signal
Prior art date
Application number
KR1020110070478A
Other languages
English (en)
Other versions
KR20110088485A (ko
Inventor
이페이 노다
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20110088485A publication Critical patent/KR20110088485A/ko
Application granted granted Critical
Publication of KR101083949B1 publication Critical patent/KR101083949B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 미리 정해진 값 이상의 출력 전압의 저하를 검출하면 즉시 출력 전압의 안정화 동작을 실행할 수 있는 스위칭 레귤레이터를 제공한다.
출력 전류(iout)가 급증하여 출력 전압(Vout)이 제1 설정값 이상 저하하면, 출력 전압 변동 검출 회로(8)로부터 고레벨의 출력 신호(IMSW)를 출력하여 발진 회로(6)로부터의 클록 신호(CLK)에 관계없이 스위칭 트랜지스터(M1)를 온 시키도록 하고, 또한 출력 신호(IMSW)가 고레벨이 되면, 스위치(SW1)가 온 하여 도통 상태가 되어 오차 증폭 회로(3)의 출력단 또는 오차 증폭 회로(3)의 증폭 회로부(22)내에 정전류원(10)으로부터의 전류(is1)가 공급되도록 함으로써 오차 증폭 회로(3)로부터의 오차 전압(Ve)을 급속히 상승시키도록 하였다.

Description

스위칭 레귤레이터{SWITCHING REGULATOR}
본 발명은 스위칭 레귤레이터에 관한 것이고, 특히, 안정된 전압을 전자 기기에 공급하는 전류 모드 제어형의 스위칭 레귤레이터에 관한 것이다.
도 12는 종래의 전류 모드 제어형 스위칭 레귤레이터의 회로예를 나타낸 도면이고, 도 13은 도 12의 스위칭 레귤레이터(100)의 각 신호의 파형예를 나타낸 타이밍 도이다.
도 12의 스위칭 레귤레이터(100)는 입력 단자(IN)에 입력된 입력 전압(Vin)을 미리 정해진 전압으로 강압하여 출력 단자(OUT)로부터 출력 전압(Vo)으로서 출력한다. 전류 검출 회로(101)는 인덕터 전류(i101)를 전압으로 변환하여 전류 검출 전압(Vi)으로서 출력한다.
출력 전압(Vo)이 저하하면, 오차 증폭 회로(104)의 출력 전압인 오차 전압(Ve)의 전압이 상승한다. 이 때문에, 전류 검출 전압(Vi)이 오차 전압(Ve)을 초과하기까지 필요한 시간이 길어지므로, 스위치 소자(M101)의 온 시간이 길어져 출력 전압(Vo)을 상승시킨다. 반대로 출력 전압(Vo)이 상승한 경우에는 스위치 소자(M101)의 온 시간이 짧아지므로 출력 전압(Vo)은 저하한다. 이와 같이, 출력 전압(Vo)의 전압 변동에 따라 스위치 소자(M101)와 동기 정류용의 스위치 소자(M102)를 상보적으로 온/오프 제어하는 시간을 제어함으로써, 출력 전압(Vo)을 미리 정해진 전압이 되도록 제어한다.
한편, 도 12에 나타낸 바와 같은 동기 정류 방식의 전류 모드 제어형 스위칭 레귤레이터에서는 출력 전류(io)가 급격하게 변동하면, 오차 증폭 회로(104)로 이루어지는 피드백 제어계의 응답 지연으로 인하여 출력 전압(Vo)이 크게 변동한다는 문제가 있었다. 구체적으로는, 도 13의 시각 T0에 나타낸 바와 같이, 출력 전류(io)가 급격하게 증가하면, 이 변동분에 따라 출력 콘덴서(C101)로부터 부하(110)로 전하가 공급되어 출력 전압(Vo)이 저하한다. 출력 전압(Vo)이 저하하면, 오차 전압(Ve)이 상승하여 스위치 소자(M101)의 온 시간이 길어진다. 즉, 인덕터 전류(i101)의 피크 전류값을 증가시키도록 제어되지만, 오차 증폭 회로(104)에 마련된 위상 보상 회로 등으로 인하여 오차 증폭 회로(104)에서는 출력 응답 지연이 발생하고 있었다. 이 때문에, 오차 전압(Ve)의 변화가 늦어져 출력 전압(Vo)이 대폭적으로 저하하고 있었다.
이와 같이 출력 전압(Vo)이 크게 변동하면, 출력 단자(OUT)에 접속된 부하(110)의 동작 보증 전압을 하회하게 되어 부하(110)에 문제가 생길 가능성이 있었다. 이에, 출력 전류(io)의 급격한 변화에 대하여, 출력 전압(Vo)의 응답 속도를 향상시킴으로써 출력 전류가 급격하게 변동하면 피드 포워드(feed forward) 회로가 상기 출력 전류의 변화분을 검출하고, 이 변화분을 인덕터 전류의 검출 신호에 가산함으로써, 출력 전류의 급격한 변동에 대하여 인덕터 전류가 신속하게 변화하여 출력 전압의 변동을 작게 하는 것이 있었다(예컨대, 일본 특허 공개 공보 2002－281742호 참조). 또 다른 방법으로서 출력 전압을 시간 미분하는 미분 회로에 의해 출력 전압의 급격한 변동을 검출하고, 이 미분 회로의 출력 전압을 오차 증폭 회로의 오차 전압에 가산함으로써, 오차 증폭 회로의 응답 지연을 보충하여 출력 전압의 변동을 억제하도록 한 것이 있었다(예컨대, 일본 특허 공개 공보 2005－45942호 참조 ).
그러나, 전자의 방법에서는 피드 포워드(feed forward) 회로로 출력 전류의 변화분을 검출하려면 적어도 부하와 직렬로 접속된 전류 검출용의 부품, 예컨대 저항기가 필요하여 실장 면적이나 비용이 증대한다는 문제가 있었다.
또, 상기한 두 가지 방법 모두 스위치 소자가 오프 하였을 때에 출력 전압의 변동을 검출한 경우에는, 다음에 스위치 소자가 온 할 때까지는 아무런 대책을 취할 수 없기 때문에, 출력 전압이 저하하게 된다는 문제가 있었다.
특히, 근래에는 전력 절약화가 진척되어 전자기기가 대기 상태인 경우에는, 스위칭 레귤레이터의 스위칭 주파수를 저하시켜 소비 전력의 감소를 도모하는 경우가 많아졌다. 이 결과, 대기 상태에서 동작 상태로 이행할 때, 부하 전류가 수 μA로부터 수백 mA로 급증하는 경우가 있었다. 그러나, 상기한 바와 같이, 스위칭 주파수를 저하시키면, 출력 전류의 증가에 따라 출력 전압이 저하하고 나서 다음에 스위치 소자가 온 할 때까지 상당한 시간이 필요하여 출력 전압의 변동량이 더욱 커진다는 문제가 있었다.
본 발명은 이와 같은 문제를 해결하기 위하여 이루어진 것으로서, 출력 전압이 미리 정해진 값 이상 저하된 것을 검출하면 바로 출력 전압의 안정화 동작을 실행할 수 있는 스위칭 레귤레이터를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 아래와 같은 스위칭 레귤레이터를 제공한다.
(1) 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여 출력 단자로부터 출력 전압으로서 출력하는 스위칭 레귤레이터에 있어서,
입력된 제어 신호에 따라 스위칭을 실행하는 스위치 소자와,
상기 스위치 소자의 스위칭에 따라 상기 입력 전압에 의한 충전이 이루어지는 인덕터와,
상기 스위치 소자가 오프 하여 상기 인덕터에 대한 충전이 정지되면, 상기 인덕터를 방전하는 정류 소자와,
상기 출력 전압에 비례한 비례 전압과 미리 정해진 기준 전압과의 전압차를 증폭하는 오차 증폭 회로부와,
상기 스위치 소자를 미리 정해진 주기로 온/오프 제어하고, 상기 오차 증폭 회로부의 출력 전압에 따라 상기 스위치 소자의 온 시간 또는 오프 시간을 제어하는 제어 회로부와,
상기 출력 전압의 변동을 검출하는 출력 전압 변동 검출 회로부
를 구비하고,
상기 제어 회로부는 상기 출력 전압 변동 검출 회로부가 상기 출력 전압의 변동량이 제1 설정값을 초과한 것을 검출하면, 상기 미리 정해진 주기에 관계없이 상기 스위치 소자를 온 시키는 것을 특징으로 하는 스위칭 레귤레이터.
(2) 상기 (1)에 있어서,
상기 출력 전압 변동 검출 회로부가 상기 출력 전압의 변동량이 제1 설정값을 초과한 것을 검출하면, 상기 스위치 소자를 온 시키도록 상기 오차 증폭 회로부의 출력 전압을 변경시키는 보조 회로부를 구비하는 것을 특징으로 하는 스위칭 레귤레이터.
(3) 상기 (1)에 있어서, 상기 오차 증폭 회로부는,
상기 비례 전압과 상기 기준 전압이 각각 대응하는 입력단에 입력되는 차동 증폭 회로부와,
상기 차동 증폭 회로부의 출력 신호를 증폭하는 적어도 하나의 증폭 회로로 이루어지는 증폭 회로부
를 구비하고,
상기 출력 전압 변동 검출 회로부는 상기 차동 증폭 회로부의 출력 신호로부터 상기 출력 전압의 변동을 검출하는 것을 특징으로 하는 스위칭 레귤레이터.
(4) 상기 (3)에 있어서, 상기 출력 전압 변동 검출 회로부는,
상기 차동 증폭 회로부의 출력 신호를 증폭하여 출력하는 신호 증폭 회로부와,
상기 신호 증폭 회로부의 출력 신호를 2진화하는 2진화 회로부
를 구비하고,
상기 신호 증폭 회로부는 상기 증폭 회로부보다 이득이 작은 것을 특징으로 하는 스위칭 레귤레이터.
(5) 상기 (4)에 있어서,
상기 신호 증폭 회로부는 응답 속도가 상기 오차 증폭 회로부보다 빠르고, 출력 신호의 슬루 레이트(slew rate)가 상기 오차 증폭 회로부보다 큰 것을 특징으로 하는 스위칭 레귤레이터.
(6) 상기 (2)에 있어서,
상기 보조 회로부는 상기 출력 전압 변동 검출 회로부가 상기 출력 전압의 변동량이 제1 설정값을 초과한 것을 검출하면, 상기 차동 증폭 회로부의 출력 전압에 따른 전압값만큼 상기 오차 증폭 회로부의 출력 전압을 변경시키는 것을 특징으로 하는 스위칭 레귤레이터.
(7) 상기 (6)에 있어서, 상기 보조 회로부는,
미리 정해진 정전류를 공급하는 정전류원과,
상기 출력 전압 변동 검출 회로부로부터의 출력 신호에 따라 상기 정전류원으로부터의 정전류를 상기 오차 증폭 회로부를 구성하는 미리 정해진 증폭 회로의 출력단에 출력하는 스위치 수단
을 구비하고,
상기 스위치 수단은 상기 출력 전압 변동 검출 회로부로부터 상기 출력 전압의 변동량이 제1 설정값을 초과한다는 검출 결과를 나타내는 신호가 입력되면, 상기 정전류원으로부터의 정전류를 상기 미리 정해진 증폭 회로의 출력단에 출력하는 것을 특징으로 하는 스위칭 레귤레이터.
(8) 상기 (7)에 있어서,
상기 정전류원은 상기 신호 증폭 회로부의 출력 전압에 대응한 전류를 생성하여 출력하는 것을 특징으로 하는 스위칭 레귤레이터.
(9) 상기 (1)에 있어서,
상기 제어 회로부는 상기 출력 전압 변동 검출 회로부로부터 상기 출력 전압의 변동량이 제1 설정값을 초과한다는 검출 결과를 나타내는 신호가 출력되면, 상기 미리 정해진 주기에 관계없이 상기 스위치 소자를 온 시키고, 그 후, 상기 스위치 소자를 상기 미리 정해진 주기로 온/오프 제어하는 신호에 동기하여 상기 미리 정해진 주기에 관계없이 상기 스위치 소자를 온 시키는 동작을 해제시키며, 상기 미리 정해진 주기로 상기 스위치 소자를 온/오프 제어하는 것을 특징으로 하는 스위칭 레귤레이터.
(10) 상기 (1)에 있어서,
상기 제어 회로부는 상기 출력 전압 변동 검출 회로부로부터 상기 출력 전압의 변동량이 제1 설정값을 초과한다는 검출 결과를 나타내는 신호가 출력되면, 상기 미리 정해진 주기에 관계없이 상기 스위치 소자를 온 시키고, 그 후, 상기 오차 증폭 회로부의 출력 전압이 제2 설정값을 초과하면, 상기 미리 정해진 주기에 관계없이 상기 스위치 소자를 온 시키는 동작을 해제시키며, 상기 미리 정해진 주기로 상기 스위치 소자를 온/오프 제어하는 것을 특징으로 하는 스위칭 레귤레이터.
(11) 상기 (10)에 있어서,
상기 제어 회로부는 상기 인덕터에 흐르는 인덕터 전류의 검출을 실행하고, 상기 검출한 인덕터 전류가 제3 설정값을 초과하면, 상기 출력 전압 변동 검출 회로부의 검출 결과를 무효로 하는 것을 특징으로 하는 스위칭 레귤레이터.
(12) 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여 출력 단자로부터 출력 전압으로서 출력하는 스위칭 레귤레이터에 있어서,
입력된 제어 신호에 따라 스위칭을 실행하는 스위치 소자와,
상기 스위치 소자의 스위칭에 따라 상기 입력 전압에 의한 충전이 이루어지는 인덕터와,
상기 스위치 소자가 오프 하여 상기 인덕터에 대한 충전이 정지되면, 상기 인덕터를 방전하는 정류 소자와,
상기 출력 전압에 비례한 비례 전압과 미리 정해진 기준 전압과의 전압차를 증폭하는 오차 증폭 회로부와,
상기 스위치 소자를 미리 정해진 주기로 온/오프 제어하고, 상기 오차 증폭 회로부의 출력 전압에 따라 상기 스위치 소자의 온 시간 또는 오프 시간을 제어하는 제어 회로부와,
상기 출력 전압의 변동을 검출하는 출력 전압 변동 검출 회로부와,
상기 출력 전압 변동 검출 회로부가 상기 출력 전압의 변동량이 제1 설정값을 초과한 것을 검출하면, 상기 스위치 소자를 온 시키도록 상기 오차 증폭 회로부의 출력 전압을 변경시키는 보조 회로부
를 구비하는 것을 특징으로 하는 스위칭 레귤레이터.
(13) 상기 (12)에 있어서, 상기 오차 증폭 회로부는,
상기 비례 전압과 상기 기준 전압이 각각 대응하는 입력단에 입력되는 차동 증폭 회로부와,
상기 차동 증폭 회로부의 출력 신호를 증폭하는 적어도 하나의 증폭 회로로 이루어지는 증폭 회로부
를 구비하고,
상기 출력 전압 변동 검출 회로부는 상기 차동 증폭 회로부의 출력 신호로부터 상기 출력 전압의 변동을 검출하는 것을 특징으로 하는 스위칭 레귤레이터.
(14) 상기 (13)에 있어서, 상기 출력 전압 변동 검출 회로부는,
상기 차동 증폭 회로부의 출력 신호를 증폭하여 출력하는 신호 증폭 회로부와,
상기 신호 증폭 회로부의 출력 신호를 2진화하는 2진화 회로부
를 구비하고,
상기 신호 증폭 회로부는 상기 증폭 회로부보다 이득이 작은 것을 특징으로 하는 스위칭 레귤레이터.
(15) 상기 (14)에 있어서,
상기 신호 증폭 회로부는 응답 속도가 상기 오차 증폭 회로부보다 빠르고, 출력 신호의 슬루 레이트(slew rate)가 상기 오차 증폭 회로부보다 큰 것을 특징으로 하는 스위칭 레귤레이터.
(16) 상기 (13)에 있어서,
상기 보조 회로부는 상기 출력 전압 변동 검출 회로부가 상기 출력 전압의 변동량이 제1 설정값을 초과한 것을 검출하면, 상기 차동 증폭 회로부의 출력 전압에 따른 전압값만큼 상기 오차 증폭 회로부의 출력 전압을 변경시키는 것을 특징으로 하는 스위칭 레귤레이터.
(17) 상기 (16)에 있어서, 상기 보조 회로부는,
미리 정해진 정전류를 공급하는 정전류원과,
상기 출력 전압 변동 검출 회로부로부터의 출력 신호에 따라 상기 정전류원으로부터의 정전류를 상기 오차 증폭 회로부를 구성하는 미리 정해진 증폭 회로의 출력단에 출력하는 스위치 수단
을 구비하고,
상기 스위치 수단은 상기 출력 전압 변동 검출 회로부로부터 상기 출력 전압의 변동량이 제1 설정값을 초과한다는 검출 결과를 나타내는 신호가 입력되면, 상기 정전류원으로부터의 정전류를 상기 미리 정해진 증폭 회로의 출력단에 출력하는 것을 특징으로 하는 스위칭 레귤레이터.
(18) 상기 (17)에 있어서,
상기 정전류원은 상기 신호 증폭 회로부의 출력 전압에 대응한 전류를 생성하여 출력하는 것을 특징으로 하는 스위칭 레귤레이터.
(19) 상기 (12)에 있어서,
상기 제어 회로부는 상기 출력 전압 변동 검출 회로부로부터 상기 출력 전압의 변동량이 제1 설정값을 초과한다는 검출 결과를 나타내는 신호가 출력되면, 상기 미리 정해진 주기에 관계없이 상기 스위치 소자를 온 시키고, 그 후, 상기 스위치 소자를 상기 미리 정해진 주기로 온/오프 제어하는 신호에 동기하여 상기 미리 정해진 주기에 관계없이 상기 스위치 소자를 온 시키는 동작을 해제시키며, 상기 미리 정해진 주기로 상기 스위치 소자를 온/오프 제어하는 것을 특징으로 하는 스위칭 레귤레이터.
(20) 상기 (13)에 있어서,
상기 제어 회로부는 상기 출력 전압 변동 검출 회로부로부터 상기 출력 전압의 변동량이 제1 설정값을 초과한다는 검출 결과를 나타내는 신호가 출력되면, 상기 미리 정해진 주기에 관계없이 상기 스위치 소자를 온 시키고, 그 후, 상기 오차 증폭 회로부의 출력 전압이 제2 설정값을 초과하면, 상기 미리 정해진 주기에 관계없이 상기 스위치 소자를 온 시키는 동작을 해제시키며, 상기 미리 정해진 주기로 상기 스위치 소자를 온/오프 제어하는 것을 특징으로 하는 스위칭 레귤레이터.
(21) 상기 (20)에 있어서,
상기 제어 회로부는 상기 인덕터에 흐르는 인덕터 전류의 검출을 실행하고, 상기 검출한 인덕터 전류가 제3 설정값을 초과하면, 상기 출력 전압 변동 검출 회로부의 검출 결과를 무효로 하는 것을 특징으로 하는 스위칭 레귤레이터.
본 발명의 스위칭 레귤레이터에 의하면, 출력 전압 변동 검출 회로부를 마련함으로써, 출력 전압의 변동(저하)을 조기에 검출할 수 있고, 출력 전압 변동 검출 회로부가 상기 출력 전압의 변동량이 제1 설정값을 초과한 것을 검출하면, 상기 스위치 소자를 바로 온 시키거나 또는 상기 스위치 소자를 온 시키도록 상기 오차 증폭 회로부의 출력 전압을 변경하도록 하므로, 출력 전압의 대폭적인 저하를 억제할 수 있다.
상기 출력 전압 변동 검출 회로부가 상기 출력 전압의 변동량이 제1 설정값을 초과한 것을 검출하면, 상기 차동 증폭 회로부의 출력 전압에 따른 전압값 만큼 상기 오차 증폭 회로부의 출력 전압을 변경시키도록 하므로, 오차 증폭 회로부의 출력 전압의 변동폭을 적정한 전압 범위로 제어할 수 있다.
또한, 상기 인덕터에 흐르는 인덕터 전류의 검출을 실행하고, 이 검출한 인덕터 전류를 전압으로 변환한 값이 상기 오차 증폭 회로부의 출력 전압을 초과하면, 상기 출력 전압 변동 검출 회로부의 검출 결과를 무효로 하므로, 부하가 통상 동작을 실행하여 스위칭 레귤레이터의 클록 주파수가 높고 고속 응답이 가능한 상태에서는 오차 증폭 회로부의 출력 전압이 불필요하게 변동하는 것을 방지할 수 있어 안정된 동작을 실현할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 스위칭 레귤레이터의 회로예를 나타낸 도면.
도 2는 도 1의 스위칭 레귤레이터(1)에 따른 각 신호의 파형예를 나타낸 타이밍 도.
도 3은 도 1의 오차 증폭 회로(3)와 출력 전압 변동 검출 회로(8)의 회로예를 나타낸 도면.
도 4는 도 1의 에지 추출 회로(9)의 회로예를 나타낸 도면.
도 5는 도 1의 정전류원(10)의 회로예를 나타낸 도면.
도 6은 본 발명의 제1 실시예에 따른 스위칭 레귤레이터의 다른 회로예를 나타낸 도면.
도 7은 본 발명의 제2 실시예에 따른 스위칭 레귤레이터의 구성예를 나타낸 회로도.
도 8은 도 7의 스위칭 레귤레이터(1a)에 따른 각 신호의 파형예를 나타낸 타이밍 도.
도 9는 본 발명의 제3 실시예에 따른 스위칭 레귤레이터의 구성예를 나타낸 회로도.
도 10은 도 9의 스위칭 레귤레이터(1b)에 따른 각 신호의 파형예를 나타낸 타이밍 도.
도 11은 본 발명의 제4 실시예에 따른 스위칭 레귤레이터의 구성예를 나타낸 회로도.
도 12는 종래의 스위칭 레귤레이터의 회로예를 나타낸 도면.
도 13은 도 12의 스위칭 레귤레이터(100)의 각 신호의 파형예를 나타낸 타이밍 도.
다음에, 도면에 나타내는 실시예에 근거하여 본 발명을 상세하게 설명한다.
제1 실시예.
도 1은 본 발명의 제1 실시예에 따른 스위칭 레귤레이터의 회로예를 나타낸 도면이다.
도 1의 스위칭 레귤레이터(1)는 입력 단자(IN)에 입력된 입력 전압(Vin)을 미리 정해진 정전압으로 강압하여 출력 전압(Vout)으로서 출력 단자(OUT)로부터 부하(20)에 출력하는 전류 모드 제어형의 강압형 스위칭 레귤레이터를 이룬다.
스위칭 레귤레이터(1)는 입력 전압(Vin)의 출력을 제어하기 위한 스위칭 동작을 실행하는 PMOS 트랜지스터로 이루어지는 스위칭 트랜지스터(M1)와, NMOS 트랜지스터로 이루어지는 동기 정류용 트랜지스터(M2)와, 인덕터(L1)와, 출력 콘덴서(C1)와, 출력 전압(Vout)을 분압하여 분압 전압(Vfb)을 생성하여 출력하는 출력 전압 검출용의 저항(R1, R2)을 구비한다. 또한, 스위칭 레귤레이터(1)는 미리 정해진 기준 전압(Vref)을 생성하여 출력하는 기준 전압 발생 회로(2)와, 상기 분압 전압(Vfb)과 상기 기준 전압(Vref)의 전압을 비교하고 그 전압차를 증폭하여 오차 전압(Ve)을 생성하여 출력하는 오차 증폭 회로(3)와, 인덕터(L1)를 흐르는 인덕터 전류(iL)를 검출하여 전압으로 변환하여 출력하는 전류 검출 회로(4)와, 전류 검출 회로(4)의 출력 전압인 전류 검출 전압(Vi)과 오차 전압(Ve)의 전압을 비교하는 비교기(5)를 구비한다.
또한, 스위칭 레귤레이터(1)는 미리 정해진 클록 신호(CLK)를 생성하여 출력하는 발진 회로(6)와, OR 회로(7)와, 출력 전압 변동 검출 회로(8)와, 에지 추출 회로(9)와, 정전류원(10)과, 스위치(SW1)와, OR 회로(7)의 출력 신호(Set)로 세트되고 비교기(5)의 출력 신호(Rst)로 리세트되는 RS 플립 플롭(RSFF) 회로(11)와, RS 플립 플롭 회로(11)의 비반전 출력단(Q)으로부터 출력되는 신호의 신호 레벨을 반전시키는 인버터(12)를 구비한다.
또한, 스위칭 트랜지스터(M1)는 스위치 소자를 이루고, 동기 정류용 트랜지스터(M2)는 정류 소자를 이루며, 오차 증폭 회로(3)는 오차 증폭 회로부를 이루고, 출력 전압 변동 검출 회로(8)는 출력 전압 변동 검출 회로부를 이루며, 정전류원(10) 및 스위치(SW1)는 보조 회로부를 이룬다. 또, 전류 검출 회로(4), 비교기(5), 발진 회로(6), OR 회로(7), 에지 추출 회로(9), RS 플립 플롭 회로(11) 및 인버터(12)는 제어 회로부를 이룬다. 또, 스위칭 레귤레이터(1)에 있어서, 인덕터(L1) 및 출력 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋고, 경우에 따라서는, 스위칭 트랜지스터(M1) 및/또는 동기 정류용 트랜지스터(M2), 인덕터(L1) 및 출력 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋다.
입력 단자(IN)와 접지 전압(GND)의 사이에는 스위칭 트랜지스터(M1)와 동기 정류용 트랜지스터(M2)가 직렬로 접속되고, 스위칭 트랜지스터(M1)와 동기 정류용 트랜지스터(M2)의 접속부와 출력 단자(OUT)의 사이에 인덕터(L1)가 접속된다. 출력 단자(OUT)와 접지 전압(GND)의 사이에는 저항(R1 및 R2)의 직렬 회로와 출력 콘덴서(C1)가 병렬로 접속된다. 저항(R1)과 저항(R2)의 접속부 전압인 분압 전압(Vfb)은 오차 증폭 회로(3)의 반전 입력단에 입력되고, 오차 증폭 회로(3)의 비반전 입력단에는 기준 전압(Vref)이 입력된다. 또, 비교기(5)의 반전 입력단에는 오차 증폭 회로(3)로부터의 오차 전압(Ve)이 입력되고, 비교기(5)의 비반전 입력단에는 전류 검출 회로(4)로부터의 전류 검출 전압(Vi)이 입력된다.
오차 증폭 회로(3)의 출력단과 비교기(5)의 반전 입력단의 접속부와 입력 전압(Vin)의 사이에는 정전류원(10)과 스위치(SW1)가 직렬로 접속되고, 출력 전압 변동 검출 회로(8)에는 오차 증폭 회로(3)를 구성하는 차동 증폭 회로부의 출력 신호가 입력된다. 출력 전압 변동 검출 회로(8)는 입력된 신호로부터 출력 전압(Vout)의 변동을 검출하고, 이 검출 결과를 나타내는 신호(IMSW)를 생성하여 스위치(SW1)의 제어 전극 및 에지 추출 회로(9)에 각각 출력한다. 에지 추출 회로(9)는 입력된 신호(IMSW)의 상승 에지를 검출하고, 이 검출 결과를 나타내는 신호(Ap)를 생성하여 OR 회로(7)의 한 쪽 입력단에 출력한다.
OR 회로(7)의 다른 쪽 입력단에는 발진 회로(6)로부터의 미리 정해진 클록 신호(CLK)가 입력되고, OR 회로(7)로부터 출력된 세트 펄스 신호(Set)는 RS 플립 플롭 회로(11)의 세트 입력단(S)에 입력된다. 또, RS 플립 플롭 회로(11)의 리세트 입력단(R)에는 비교기(5)로부터 출력된 리세트 펄스 신호(Rst)가 입력되고, RS 플립 플롭 회로(11)의 비반전 출력단(Q)으로부터 출력된 신호는 인버터(12)로 신호 레벨이 반전된 후, 신호(Sg)로서 스위칭 트랜지스터(M1) 및 동기 정류용 트랜지스터(M2)의 각 게이트에 각각 입력된다.
이와 같은 구성에 있어서, 도 2는 도 1의 스위칭 레귤레이터(1)의 각 신호의 파형예를 나타낸 타이밍 도이다. 도 2를 참조하면서 도 1의 스위칭 레귤레이터(1)의 동작에 대하여 설명한다.
오차 증폭 회로(3)는 입력된 분압 전압(Vfb)과 기준 전압(Vref)과의 전압차를 증폭하여 오차 전압(Ve)을 생성하여 출력한다. 비교기(5)는 오차 전압(Ve)과 전류 검출 회로(4)로부터의 전류 검출 전압(Vi)의 전압을 비교하고, 이 비교 결과를 나타내는 신호인 리세트 펄스 신호(Rst)를 생성하여 RS 플립 플롭 회로(11)의 리세트 입력단(R)에 출력한다.
한편, 출력 전압 변동 검출 회로(8)는 오차 증폭 회로(3)를 구성하는 전단(前段)의 차동 증폭 회로부로부터 출력된 신호를 오차 증폭 회로(3)를 구성하는 후단의 증폭 회로부보다 고속으로 증폭한다. 출력 전압 변동 검출 회로(8)는 이 증폭하여 생성한 신호의 전압이 미리 정해진 값을 초과하면, 고레벨의 신호(IMSW)를 생성하여 출력하고, 상기 미리 정해진 값 이하인 경우에는 저레벨의 신호(IMSW)를 생성하여 출력한다. 에지 추출 회로(9)는 입력된 신호(IMSW)가 고레벨일 때의 상승 에지를 검출하고, 이 상승 에지를 검출하면 미리 정해진 펄스폭의 펄스 신호를 생성하여 신호(Ap)로서 출력한다. OR 회로(7)는 신호(Ap)가 저레벨일 때(즉, 신호(IMSW)가 저레벨일 때 또는 신호(IMSW)의 상승 에지를 검출하여 미리 정해진 시간이 경과한 후)는 클록 신호(CLK)를 세트 펄스 신호(Set)로서 RS 플립 플롭 회로(11)의 세트 입력단(S)에 출력하고, 신호(Ap)가 고레벨일 때(즉, 신호(IMSW)의 상승 에지를 검출하여 미리 정해진 시간이 경과할 때까지)는 고레벨의 신호를 세트 펄스 신호(Set)로서 RS 플립 플롭 회로(11)의 세트 입력단(S)에 출력한다.
비교기(5)는 전류 검출 전압(Vi)이 오차 전압(Ve) 이하인 경우에는 저레벨의 신호를 출력한다. 이 경우, RS 플립 플롭 회로(11)는 OR 회로(7)로부터 출력된 세트 펄스 신호(Set)가 고레벨일 때는 고레벨의 신호를 비반전 출력단(Q)으로부터 출력하고, OR 회로(7)로부터 출력된 세트 펄스 신호(Set)가 저레벨일 때는 저레벨의 신호를 비반전 출력단(Q)으로부터 출력한다. RS 플립 플롭 회로(11)의 비반전 출력단(Q)으로부터 고레벨의 신호가 출력되면, 스위칭 트랜지스터(M1) 및 동기 정류용 트랜지스터(M2)의 각 게이트에 저레벨의 신호(Sg)가 각각 입력되어 스위칭 트랜지스터(M1)가 온 하여 도통 상태가 되는 동시에 동기 정류용 트랜지스터(M2)가 오프하여 차단 상태가 된다. 이 때문에, 인덕터(L1)와 평활 콘덴서(C1)의 직렬 회로에 입력 전압(Vin)이 인가되어 인덕터 전류(iL)는 시간이 경과함에 따라 직선적으로 증가하고, 전류 검출 회로(4)로부터의 전류 검출 전압(Vi)도 직선적으로 상승한다. 인덕터 전류(iL)가 출력 전류(iout)보다 커지면, 출력 콘덴서(C1)에 전하가 축적되어 출력 전압(Vout)이 상승한다.
또, RS 플립 플롭 회로(11)의 비반전 출력단(Q)으로부터 저레벨의 신호가 출력되면, 스위칭 트랜지스터(M1) 및 동기 정류용 트랜지스터(M2)의 각 게이트에 고레벨의 신호(Sg)가 각각 입력되어 스위칭 트랜지스터(M1)가 오프하여 차단 상태가 되는 동시에 동기 정류용 트랜지스터(M2)가 온 하여 도통 상태가 된다. 이 때문에, 인덕터(L1)에 축적된 에너지가 방출되고, 이에 따라 인덕터 전류(iL)는 시간이 경과함에 따라 직선적으로 감소하며, 인덕터 전류(iL)가 출력 전류(iout)보다 작아지면, 출력 콘덴서(C1)로부터 부하(20)에 전력이 공급되어 출력 전압(Vout)이 저하한다.
또, 비교기(5)는 전류 검출 전압(Vi)이 오차 전압(Ve)을 초과하면, 고레벨의 리세트 펄스 신호(Rst)를 출력하여 RS 플립 플롭 회로(11)를 리세트 한다. RS 플립 플롭 회로(11)는 고레벨의 리세트 펄스 신호(Rst)가 입력되는 동안은 세트 펄스 신호(Set)의 신호 레벨에 관계없이 비반전 출력단(Q)을 저레벨로 하고, 상기와 동일한 양태의 동작을 수행하여 출력 전압(Vout)을 저하시킨다.
출력 전압(Vout)이 저하하면, 오차 증폭 회로(3)로부터의 오차 전압(Ve)이 상승하기 때문에, 전류 검출 전압(Vi)이 오차 전압(Ve)을 초과할 때까지의 시간이 길어지므로, 스위칭 트랜지스터(M1)가 온 하는 시간이 길어져 출력 전압(Vout)을 상승시킨다. 반대로, 출력 전압(Vout)이 상승한 경우에는, 스위칭 트랜지스터(M1)의 온 시간이 짧아져 출력 전압(Vout)이 저하한다. 이와 같이, 출력 전압(Vout)의 전압 변동에 따라 스위칭 트랜지스터(M1)와 동기 정류용 트랜지스터(M2)를 상보적으로 온/오프 제어하는 시간을 제어함으로써, 출력 전압(Vout)이 미리 정해진 전압으로 안정화된다.
여기서, 시각 T0에서 출력 전류(iout)가 급격하게 증가하면, 출력 전압(Vout)이 저하한다. 출력 전압 변동 검출 회로(8)는 오차 증폭 회로(3)로부터 입력되는 신호로부터 고속으로 출력 전압(Vout)의 전압 변화를 증폭하고, 이 변화량이 제1 설정값 이상이 되면, 출력 신호(IMSW)를 고레벨로 상승시킨다. 출력 신호(IMSW)가 고레벨이 되면, 에지 추출 회로(9)는 상기 고레벨의 에지를 검출하여 고레벨의 짧은 펄스 신호(Ap)를 생성하여 출력한다. 상기 고레벨의 펄스 신호(Ap)는 OR 회로(7)를 경유하여 RS 플립 플롭 회로(11)의 세트 입력단(S)에 입력되고, RS 플립 플롭 회로(11)는 비반전 출력단(Q)을 고레벨로 하여 스위치 트랜지스터(M1)를 온 시키는 동시에 동기 정류용 트랜지스터(M2)를 오프 시킨다. 즉, 출력 전류(iout)가 급증하여 출력 전압(Vout)이 제1 설정값 이상 저하하면, 발진 회로(6)로부터의 클록 신호(CLK)에 관계없이, 스위칭 트랜지스터(M1)를 온 시킬 수 있다. 이 때문에, 저하한 출력 전압(Vout)을 바로 상승시키도록 보충할 수 있어 출력 전압(Vout)의 대폭적인 저하를 억제할 수 있다.
또한, 출력 신호(IMSW)가 고레벨이 되면, 스위치(SW1)가 온 하여 도통 상태가 되기 때문에, 오차 증폭 회로(3)의 출력단에는 정전류원(10)으로부터의 전류(is1)가 공급되어 오차 증폭 회로(3)로부터의 오차 전압(Ve)은 급속히 상승한다. 이 때문에, 오차 증폭 회로(3)의 응답 속도의 지연을 보충할 수 있어 스위칭 트랜지스터(M1)의 온 시간을 길게 할 수 있기 때문에, 출력 전압(Vout)의 저하를 더 억제할 수 있다.
출력 전압(Vout)이 안정되면, 출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)는 도 2의 시각 T1에서 저레벨로 복귀된다.
또한, 상기 설명에서는 펄스 신호(Ap)에 의해 출력 전압(Vout)의 저하를 억제하고, 또한 정전류원(10)에 의해 오차 증폭 회로(3)의 출력 전압(Ve)을 상승시키는 두 가지 대책을 실시한 경우를 예로 하여 설명하였지만, 어느 한 쪽 대책만으로도 효과가 있다. 이 때문에, 도 1의 OR 회로(7) 및 에지 추출 회로(9)를 삭제하고 클록 신호(CLK)를 직접 RS 플립 플롭 회로(11)의 세트 입력단(S)에 입력하도록 하거나, 또는 정전류원(10)과 스위치(SW1)를 삭제하도록 하여도 좋다.
다음에, 도 3은 도 1의 오차 증폭 회로(3)와 출력 전압 변동 검출 회로(8)의 회로예를 나타낸 도면이다.
도 3을 참조하면, 오차 증폭 회로(3)는 전단의 차동 증폭 회로부(21)와 후단의 증폭 회로부(22)로 구성되고, 차동 증폭 회로부(21)는 차동쌍을 이루는 PMOS 트랜지스터(M21, M22)와, 이 차동쌍의 부하를 이루는 전류 미러 회로를 형성한 NMOS 트랜지스터(M23, M24)와, 상기 차동쌍에 미리 정해진 바이어스 전류(ib1)를 공급하는 정전류원(23)으로 구성된다. 증폭 회로부(22)는 NMOS 트랜지스터(M25, M26), 저항(Rf1), 콘덴서(Cf1) 및 정전류원(24, 25)으로 구성되고, 정전류원(24)은 미리 정해진 정전류(ib2)를 생성하여 출력하며, 정전류원(25)은 미리 정해진 정전류(ib3)를 생성하여 출력한다.
PMOS 트랜지스터(M21과 M22)의 각 소스는 접속되고, 입력 전압(Vin)과 상기 각 소스의 접속부의 사이에 정전류원(23)이 접속된다. PMOS 트랜지스터(M21)의 드레인과 접지 전압(GND)의 사이에는 NMOS 트랜지스터(M23)가 접속되고, PMOS 트랜지스터(M22)의 드레인과 접지 전압(GND)의 사이에는 NMOS 트랜지스터(M24)가 접속되며, 그 접속부가 차동 증폭 회로부(21)의 출력단을 이룬다. NMOS 트랜지스터(M23)와 NMOS 트랜지스터(M24)의 각 게이트는 접속되고 그 접속부는 NMOS 트랜지스터(M23)의 드레인에 접속된다. PMOS 트랜지스터(M21)의 게이트가 오차 증폭 회로(3)의 반전 입력단을 이루고, PMOS 트랜지스터(M22)의 게이트가 오차 증폭 회로(3)의 비반전 입력단을 이룬다.
입력 전압(Vin)과 NMOS 트랜지스터(M25)의 드레인의 사이에 정전류원(24)이 접속되고, NMOS 트랜지스터(M25)의 소스는 접지 전압(GND)에 접속되며 NMOS 트랜지스터(M25)의 게이트는 차동 증폭 회로부(21)의 출력단에 접속된다. 정전류원(24)과 NMOS 트랜지스터(M25)의 접속부는 NMOS 트랜지스터(M26)의 게이트에 접속되고, NMOS 트랜지스터(M26)의 게이트와 접지 전압(GND)의 사이에는 저항(Rf1)과 콘덴서(Cf1)가 직렬로 접속된다. 또, NMOS 트랜지스터(M26)의 드레인은 입력 전압(Vin)에 접속되고, NMOS 트랜지스터(M26)의 소스와 접지 전압(GND)의 사이에는 정전류원(25)이 접속된다. NMOS 트랜지스터(M26)와 정전류원(25)의 접속부는 오차 증폭 회로(3)의 출력단을 이루고, 오차 전압(Ve)이 출력된다.
이와 같이, 오차 증폭 회로(3)의 증폭 회로부(22)는 NMOS 트랜지스터(M25와 M26)로 구성되어 있지만, NMOS 트랜지스터(M26)가 소스 팔로워 회로를 형성하여 이득이 거의 1이므로, 증폭 회로부(22)의 이득은 NMOS 트랜지스터(M25)의 소스 접지 증폭 회로에 의해 얻어진다. 저항(Rf1)과 콘덴서(Cf1)의 직렬 회로는 오차 증폭 회로(3)의 위상 보상을 하는 것이다.
한편, 출력 전압 변동 검출 회로(8)는 차동 증폭 회로부(21)의 출력 신호를 증폭하여 출력하는 신호 증폭 회로부(31)와, 신호 증폭 회로부(31)의 출력 신호를 2진화하여 신호(IMSW)를 생성하여 출력하는 2진화 회로부(32)로 구성된다. 신호 증폭 회로부(31)는 미리 정해진 정전류(ib4)를 생성하여 출력하는 정전류원(33)과 NMOS 트랜지스터(M27)로 구성되고, 2진화 회로부(32)는 미리 정해진 정전류(ib5)를 생성하여 출력하는 정전류원(34)과 NMOS 트랜지스터(M28)와 인버터(35)로 구성된다.
입력 전압(Vin)과 NMOS 트랜지스터(M27)의 드레인의 사이에 정전류원(33)이 접속되고, NMOS 트랜지스터(M27)의 소스는 접지 전압(GND)에 접속되며, NMOS 트랜지스터(M27)의 게이트는 차동 증폭 회로부(21)의 출력단에 접속된다.
정전류원(33)과 NMOS 트랜지스터(M27)의 접속부는 신호 증폭 회로부(31)의 출력단을 이룬다. 또, 입력 전압(Vin)과 NMOS 트랜지스터(M28)의 드레인의 사이에 정전류원(34)이 접속되고, NMOS 트랜지스터(M28)의 소스는 접지 전압(GND)에 접속되며, NMOS 트랜지스터(M28)의 게이트는 신호 증폭 회로부(31)의 출력단에 접속된다. 정전류원(34)과 NMOS 트랜지스터(M28)의 접속부는 인버터(35)의 입력단에 접속되고, 인버터(35)의 출력단은 2진화 회로부(32)의 출력단을 이루는 동시에 출력 전압 변동 검출 회로(8)의 출력단을 이룬다.
신호 증폭 회로부(31)는 오차 증폭 회로(3)의 전단의 차동 증폭 회로부(21)의 출력 전압을 증폭한다. 신호 증폭 회로부(31)의 NMOS 트랜지스터(M27)의 임계값 전압은 NMOS 트랜지스터(M25)의 임계값 전압보다 작게 설정되어 있다. 이 결과, 신호 증폭 회로부(31)의 이득은 NMOS 트랜지스터(M25)로 구성되는 증폭 회로부(22)보다 작게 된다. 그러나, 오차 증폭 회로(3)에서는 위상 보상을 하기 위하여, NMOS 트랜지스터(M26)의 게이트와 접지 전압(GND)의 사이에 저항(Rf1)과 콘덴서(Cf1)의 직렬 회로가 접속되어 있으므로 응답 속도가 늦어진다. 이에 반하여, 신호 증폭 회로부(31)는 이와 같은 회로가 불필요하기 때문에, 오차 증폭 회로(3)보다 고속으로 응답할 수 있어 출력 전압의 슬루 레이트도 빠르게 되어 있다.
출력 전압(Vout)의 변동이 제1 설정값 미만인 경우에는, NMOS 트랜지스터(M28)의 드레인 전압은 인버터(35)의 임계값 전압 이하까지 저하하지 않기 때문에, 출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)는 저레벨을 유지한 대로 변동하지 않는다. 그러나, 출력 전압(Vout)의 변동량이 미리 정해진 제1 소정값 이상이 되면, NMOS 트랜지스터(M27)의 임피던스가 높아져 NMOS 트랜지스터(M28)의 게이트 전압이 상승하고, NMOS 트랜지스터(M28)의 드레인 전압은 인버터(35)의 임계값 전압 이하까지 저하하며, 인버터(35)는 출력 신호의 신호 레벨을 반전시켜 고레벨의 출력 신호(IMSW)가 출력된다.
출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)의 신호 레벨이 반전할 때의 출력 전압(Vout)의 변화량은 대략 NMOS 트랜지스터(M25와 M27)의 임계값 전압의 전압차를 차동 증폭 회로부(21)의 이득으로 나눈 전압이 된다. 예컨대, 상기 임계값 전압의 차이가 30 mV이고 차동 증폭 회로부(21)의 이득이 10이면, 출력 전압(Vout)이 3 mV 저하하였을 때에 출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)는 고레벨이 된다.
도 4는 도 1의 에지 추출 회로(9)의 회로예를 나타낸 도면이다.
도 4에 있어서, 에지 추출 회로(9)는 AND 회로(41)와 인버터(42~44)로 구성된다. AND 회로(41)의 한 쪽 입력단에는 출력 신호(IMSW)가 입력되고, AND 회로(41)의 다른 쪽 입력단에는 인버터(42~44)의 직렬 회로를 통하여 출력 신호(IMSW)가 입력된다. AND 회로(41)의 출력단은 에지 추출 회로(9)의 출력단을 이루고, 신호(Ap)를 출력한다.
출력 신호(IMSW)가 저레벨일 때는, AND 회로(41)의 한 쪽 입력단이 저레벨이 되고, AND 회로(41)의 다른 쪽 입력단은 고레벨이 되기 때문에, AND 회로(41)의 출력 신호(Ap)는 저레벨이 된다. 출력 신호(IMSW)가 고레벨이 되면, AND 회로(41)의 한 쪽 입력단이 고레벨이 되기 때문에, AND 회로(41)의 출력 신호(Ap)는 고레벨이 된다. 그러나, 인버터(42~44)로 인한 지연 시간이 경과하면, AND 회로(41)의 다른 쪽 입력단은 저레벨이 되기 때문에, AND 회로(41)의 출력 신호(Ap)는 저레벨로 복귀된다. 즉, 에지 추출 회로(9)는 출력 신호(IMSW)가 고레벨이 되면, 인버터(42~44)의 지연 시간으로 펄스폭이 정해지는 짧은 고레벨의 펄스 신호를 출력 신호(Ap)로서 출력한다. 또한, 도 4에서는 3개의 인버터를 사용한 경우를 예로 하여 설명하였지만, 이것에 한정되는 것은 아니고, 홀수개의 인버터가 직렬로 접속되도록 하면 된다.
다음에, 도 5는 도 1의 정전류원(10)의 회로예를 나타낸 도면이다.
도 5를 참조하면, 정전류원(10)은 연산 증폭 회로(47), NMOS 트랜지스터(M29), 전류 미러 회로를 형성하는 PMOS 트랜지스터(M30, M31) 및 저항(Rt)으로 구성된다.
연산 증폭 회로(47)의 비반전 입력단에는 신호 증폭 회로부(31)의 출력단으로부터 출력된 출력 전압(Vd27)이 입력되고, 연산 증폭 회로(47)의 출력단은 NMOS 트랜지스터(M29)의 게이트에 접속된다.
NMOS 트랜지스터(M29)의 소스와 접지 전압(GND)의 사이에는 저항(Rt)이 접속되고, NMOS 트랜지스터(M29)와 저항(Rt)의 접속부는 연산 증폭 회로(47)의 반전 입력단에 접속된다. PMOS 트랜지스터(M30 및 M31)에 있어서, 각 소스는 각각 입력 전압(Vin)에 접속되고, 각 게이트는 접속되며 그 접속부가 PMOS 트랜지스터(M30)의 드레인에 접속된다. PMOS 트랜지스터(M30)의 드레인은 NMOS 트랜지스터(M29)의 드레인에 접속되고, PMOS 트랜지스터(M31)의 드레인으로부터 정전류(is1)가 출력된다.
연산 증폭 회로(47)는 NMOS 트랜지스터(M29)의 소스 전압을 NMOS 트랜지스터(M27)의 드레인 전압(Vd27)과 동일한 전압이 되도록 NMOS 트랜지스터(M29)의 게이트 전압을 제어한다. 이 때문에, 저항(Rt)의 저항값을 rt로 하면, NMOS 트랜지스터(M29)의 드레인 전류는 Vd27/rt가 된다. 이 드레인 전류가 PMOS 트랜지스터(M30과 M31)의 전류 미러 회로를 통하여 PMOS 트랜지스터(M31)의 드레인으로부터 정전류(is1)로서 출력된다. 즉, 정전류(is1)의 전류값은 신호 증폭 회로부(31)의 출력 전압(Vd27)에 비례한 전류값이 된다. 이 때문에, 오차 증폭 회로(3)의 출력 전압인 오차 전압(Ve)에 신호 증폭 회로부(31)의 출력 전압(Vd27)에 따른 전압 상승이 발생하게 된다.
또한 상기 설명에서는 오차 증폭 회로(3)의 출력단에 정전류원(10)으로부터의 전류(is1)가 공급되도록 하였지만, 오차 증폭 회로(3)의 증폭 회로부(22)의 NMOS 트랜지스터(M26)의 게이트에 정전류원(10)으로부터의 전류(is1)가 공급되도록 하여도 좋다.
도 6은 이와 같이 하였을 때의 오차 증폭 회로(3)의 회로예를 나타낸 도면이다. 또한 도 6에서는 도 1 및 도 3과 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략하는 동시에 도 1 및 도 3과의 차이점만 설명한다.
도 6이 도 1 및 도 3과 상이한 점은 도 1의 정전류원(10)과 스위치(SW1)의 직렬 회로를 입력 전압(Vin)과 도 3의 NMOS 트랜지스터(M26)의 게이트의 사이에 접속한 것이다.
도 6에 있어서, 출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)가 고레벨이 되면, 스위치(SW1)가 온 하여 도통 상태가 되므로, 정전류원(10)이 정전류원(24)에 병렬로 접속되어 NMOS 트랜지스터(M25)의 드레인 전류가 증가하여 NMOS 트랜지스터(M25)의 드레인 전압(Vd25)이 상승한다. 이 때문에, 소스 팔로워 회로를 이루는 NMOS 트랜지스터(M26)의 게이트 전압이 상승하여 오차 증폭 회로(3)로부터 출력되는 오차 전압(Ve)도 상승한다.
정전류원(10)을 도 5에 나타낸 회로와 같이 하면, 오차 증폭 회로(3)로부터 출력되는 오차 전압(Ve)을 신호 증폭 회로부(31)의 출력 전압에 따른 전압으로 할 수 있다. 이와 같이, 출력 전압(Vout)의 저하를 검출하여 출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)가 고레벨이 되었을 때에, 오차 증폭 회로(3)의 출력 전압(Ve)을 미리 정해진 전압만큼 상승시키는 방법은 오차 증폭 회로(3)의 출력단의 전압을 직접 상승시키는 방법 외에, 오차 증폭 회로(3) 내부의 증폭단의 출력 전압을 변경하도록 하여도 좋다.
이와 같이, 본 제1 실시예에 따른 스위칭 레귤레이터는 출력 전류(iout)가 급증하여 출력 전압(Vout)이 제1 설정값 이상 저하하면, 발진 회로(6)로부터의 클록 신호(CLK)에 관계없이 스위칭 트랜지스터(M1)를 온 시키도록 하였으므로, 저하한 출력 전압(Vout)을 바로 상승시키도록 보충할 수 있어 출력 전압(Vout)의 대폭적인 저하를 억제할 수 있다.
또한, 출력 신호(IMSW)가 고레벨이 되면, 스위치(SW1)가 온 하여 도통 상태가 되므로, 오차 증폭 회로(3)의 출력단 또는 오차 증폭 회로(3)의 증폭 회로부(22)내에 정전류원(10)으로부터의 전류(is1)가 공급되도록 하여 오차 증폭 회로(3)로부터의 오차 전압(Ve)이 급속히 상승되도록 하였다. 이 때문에, 오차 증폭 회로(3)의 응답 속도의 지연을 보충할 수 있어 스위칭 트랜지스터(M1)의 온 시간을 길게 할 수 있기 때문에, 출력 전압(Vout)의 저하를 한층 더 억제할 수 있다.
제2 실시예.
상기 제1 실시예에서는 출력 전압(Vout)의 저하를 검출하여 출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)가 고레벨이 되면, 출력 전압(Vout)이 안정될 때까지 상기 출력 신호(IMSW)가 고레벨을 유지하였지만, 출력 전압(Vout)의 저하를 검출하여 출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)가 고레벨이 된 후, 클록 신호(CLK)가 고레벨이 되면, 상기 출력 신호(IMSW)를 저레벨로 하강시키도록 하여도 좋으며, 이와 같이 한 것을 본 발명의 제2 실시예로 한다.
도 7은 본 발명의 제2 실시예에 따른 스위칭 레귤레이터의 구성예를 나타낸 회로도이다. 또한 도 7에서는 도 1과 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략하는 동시에 도 1과의 차이점만 설명한다. 또, 도 7에서는 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2), 인덕터(L1), 출력 콘덴서(C1), 저항(R1, R2), 인버터(12) 및 부하(20)는 도 1과 동일하므로 생략한다.
도 7이 도 1과 상이한 점은 RS 플립 플롭 회로(51)를 추가한 것이고, 이에 따라 도 1의 스위칭 레귤레이터(1)를 스위칭 레귤레이터(1a)로 하였다.
도 7에 있어서, 스위칭 레귤레이터(1a)는 입력 단자(IN)에 입력된 입력 전압(Vin)을 미리 정해진 정전압으로 강압하여 출력 전압(Vout)으로서 출력 단자(OUT)로부터 부하(20)에 출력하는 전류 모드 제어형의 강압형 스위칭 레귤레이터를 이룬다.
스위칭 레귤레이터(1a)는 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2), 인덕터(L1), 출력 콘덴서(C1), 저항(R1, R2), 기준 전압 발생 회로(2), 오차 증폭 회로(3), 전류 검출 회로(4), 비교기(5), 발진 회로(6), OR 회로(7), 출력 전압 변동 검출 회로(8), 에지 추출 회로(9), 정전류원(10), 스위치(SW1), RS 플립 플롭 회로(11), 인버터(12), 출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)로 세트되고, 발진 회로(6)로부터의 클록 신호(CLK)로 리세트 되는 RS 플립 플롭 회로(51)를 구비한다.
또한, 전류 검출 회로(4), 비교기(5), 발진 회로(6), OR 회로(7), 에지 추출 회로(9), RS 플립 플롭 회로(11, 51) 및 인버터(12)는 제어 회로부를 이룬다. 또, 스위칭 레귤레이터(1a)에 있어서, 인덕터(L1) 및 출력 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋고, 경우에 따라서는, 스위칭 트랜지스터(M1) 및/또는 동기 정류용 트랜지스터(M2), 인덕터(L1) 및 출력 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋다.
RS 플립 플롭 회로(51)에 있어서, 세트 입력단(S)에는 출력 전압 변동 검출 회로(8)로부터의 출력 신호(IMSW)가 입력되고 리세트 입력단(R)에는 클록 신호(CLK)가 입력되며, 비반전 출력단(Q)으로부터 출력된 신호(IMSW1)가 스위치(SW1)의 제어 전극 및 에지 추출 회로(9)의 입력단에 각각 입력된다. 이 출력 신호(IMSW1)가 상기 제1 실시예의 출력 신호(IMSW)에 해당된다.
출력 전압(Vout)이 저하하여 출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)가 고레벨이 되면, RS 플립 플롭 회로(51)가 세트되고, RS 플립 플롭 회로(51)의 출력 신호(IMSW1)가 고레벨이 된다.
RS 플립 플롭 회로(51)의 출력 신호(IMSW1)가 고레벨이 되면, 상기 제1 실시예의 경우와 마찬가지로, 에지 추출 회로(9)로부터 고레벨의 펄스 신호(Ap)가 출력되고, 이 펄스 신호(Ap)가 OR 회로(7)를 통하여 RS 플립 플롭 회로(11)를 세트 하여 스위칭 트랜지스터(M1)를 온 시키는 동시에 동기 정류용 트랜지스터(M2)를 오프 시킨다. 또, 출력 신호(IMSW1)가 고레벨이 됨으로써 스위치(SW1)를 온 시켜 정전류원(10)으로부터의 정전류(is1)를 오차 증폭 회로(3)의 출력단에 공급하여 오차 증폭 회로(3)로부터의 오차 전압(Ve)을 상승시킨다.
RS 플립 플롭 회로(51)가 세트된 후에 발진 회로(6)로부터 출력되는 클록 신호(CLK)가 고레벨이 됨으로써, RS 플립 플롭 회로(51)는 리세트된다. 이 때문에, 도 8에 나타낸 바와 같이, 시각 T0에서 고레벨이 된 출력 신호(IMSW1)는 시각 T2에서 저레벨이 된다.
이와 같이, 본 제2 실시예에 따른 스위칭 레귤레이터는 출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)로 세트되고 발진 회로(6)로부터의 클록 신호(CLK)로 리세트 되는 RS 플립 플롭 회로(51)를 상기 제1 실시예의 스위칭 레귤레이터에 추가하도록 하였고, 상기 제1 실시예와 동일한 효과를 얻을 수 있다.
제3 실시예.
상기 제2 실시예에서는 RS 플립 플롭 회로(51)의 리세트를 클록 신호(CLK)에 의해 수행하였지만, 오차 전압(Ve)의 전압에 따라 수행하도록 하여도 좋으며, 이와 같이 한 것을 본 발명의 제3 실시예로 한다.
도 9는 본 발명의 제3 실시예에 따른 스위칭 레귤레이터의 구성예를 나타낸 회로도이다. 또한 도 9에서는 도 7과 동일한　부분은　동일한　부호로　나타내고, 여기에서는 그 설명을 생략하는 동시에 도 7과의 차이점만 설명한다. 또, 도 9에서는 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2), 인덕터(L1), 출력 콘덴서(C1), 저항(R1, R2), 인버터(12)　및 부하(20)는 도 1과 동일하므로 생략한다.
도 9가 도 7과　상이한　점은 미리 정해진 기준 전압(Vr1)을 생성하여 출력하는 기준 전압 발생 회로(55)와 비교기(56)를 추가한　것이고，이에　따라　도 7의 스위칭 레귤레이터(1a)를 스위칭 레귤레이터(1b)로 하였다. 또한 기준 전압(Vr1)은　제2 설정값을 이룬다.
도 9에 있어서, 스위칭 레귤레이터(1b)는 입력 단자(IN)에 입력된 입력 전압(Vin)을 미리 정해진 정전압으로 강압하여 출력 전압(Vout)으로서 출력 단자(OUT)로부터 부하(20)에 출력하는 전류 모드 제어형의 강압형 스위칭 레귤레이터를 이룬다.
스위칭 레귤레이터(1b)는 스위칭 트랜지스터(M1)，동기 정류용 트랜지스터(M2)，인덕터(L1)，출력 콘덴서(C1)，저항(R1, R2)，기준 전압 발생 회로(2, 55), 오차 증폭 회로(3), 전류 검출 회로(4), 비교기(5, 56), 발진 회로(6), OR 회로(7), 출력 전압 변동 검출 회로(8), 에지 추출 회로(9), 정전류원(10), 스위치(SW1), RS 플립 플롭 회로(11, 51), 인버터(12)를 구비한다.
또한, 전류 검출 회로(4), 비교기(5, 56), 발진 회로(6), OR 회로(7), 에지 추출 회로(9), RS 플립 플롭 회로(11, 51), 인버터(12) 및 기준 전압 발생 회로(55)는 제어 회로부를 이룬다. 또, 스위칭 레귤레이터(1b)에 있어서, 인덕터(L1) 및 출력 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋고, 경우에 따라서는, 스위칭 트랜지스터(M1) 및/또는 동기 정류용 트랜지스터(M2), 인덕터(L1) 및 출력 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋다.
비교기(56)에 있어서, 비반전 입력단에는 오차 전압(Ve), 반전 입력단에는 기준 전압 발생 회로(55)로부터의 기준 전압(Vr1)이 각각 입력되고, 출력단은 RS 플립 플롭 회로(51)의 리세트 입력단(R)에 접속된다.
출력 전압(Vout)이 변동하여 출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)가 고레벨이 되면, RS 플립 플롭 회로(51)가 세트되고, RS 플립 플롭 회로(51)의 출력 신호(IMSW1)가 고레벨이 되어 스위칭 트랜지스터(M1)가 온 하는 동시에, 동기 정류용 트랜지스터(M2)가 오프 하여 오차 증폭 회로(3)로부터의 오차 전압(Ve)을 상승시킨다. 오차 증폭 회로(3)로부터의 오차 전압(Ve)이 상승하여 기준 전압(Vr1) 이상이 되면, 비교기(56)는 출력단을 고레벨로 하여 RS 플립 플롭 회로(51)를 리세트 한다. 이 때문에, 도 10에 나타낸 바와 같이, 시각 T0에서 고레벨이 된 출력 신호(IMSW1)는 시각 T3에서 저레벨이 된다.
이와 같이, 본 제3 실시예에 따른 스위칭 레귤레이터는 출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)로 세트되고 비교기(56)의 출력 신호, 즉, 오차 전압(Ve)에 따라 리세트되는 RS 플립 플롭 회로(51)를 상기 제1 실시예의 스위칭 레귤레이터에 추가하도록 하였으며, 상기 제1 실시예와 동일한 효과를 얻을 수 있다.
제4 실시예.
상기 제3 실시예의 RS 플립 플롭 회로(51)를 AND 회로로 교체하여도 되며, 이와 같이 한 것을 본 발명의 제4 실시예로 한다.
도 11은 본 발명의 제4 실시예에 따른 스위칭 레귤레이터의 구성예를 나타낸 회로도이다. 또한 도 11에서는 도 9와 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략하는 동시에 도 9와의 차이점만 설명한다. 또, 도 11에서는 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2), 인덕터(L1), 출력 콘덴서(C1), 저항(R1, R2), 인버터(12) 및 부하(20)는 도 1과 동일하므로 생략한다.
도 11이 도 9와 상이한 점은 도 9의 RS 플립 플롭 회로(51)를 AND 회로(58)로 교체하고, 기준 전압(Vr1)을 출력 전류(iout)가 미리 정해진 전류값 이상일 때의 오차 전압(Ve)의 전압으로 한 기준 전압(Vr2)으로 교체한 것이고, 이에 따라 도 9의 기준 전압 발생 회로(55)를 기준 전압 발생 회로(55c)로 하고, 도 9의 스위칭 레귤레이터(1b)를 스위칭 레귤레이터(1c)로 하였다. 또한 기준 전압(Vr2)은 제3 설정값을 이룬다.
도 11에 있어서, 스위칭 레귤레이터(1c)는 입력 단자(IN)에 입력된 입력 전압(Vin)을 미리 정해진 정전압으로 강압하여 출력 전압(Vout)으로서 출력 단자(OUT)로부터 부하(20)에 출력하는 전류 모드 제어형의 강압형 스위칭 레귤레이터를 이룬다.
스위칭 레귤레이터(1c)는 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2), 인덕터(L1), 출력 콘덴서(C1), 저항(R1, R2), 기준 전압 발생 회로(2, 55c), 오차 증폭 회로(3), 전류 검출 회로(4), 비교기(5, 56), 발진 회로(6), OR 회로(7), 출력 전압 변동 검출 회로(8), 에지 추출 회로(9), 정전류원(10), 스위치(SW1), RS 플립 플롭 회로(11), 인버터(12) 및 AND 회로(58)를 구비한다.
또한, 전류 검출 회로(4), 비교기(5, 56), 발진 회로(6), OR 회로(7), 에지 추출 회로(9), RS 플립 플롭 회로(11), 인버터(12), 기준 전압 발생 회로(55c) 및 AND 회로(58)는 제어 회로부를 이룬다. 그리고, 스위칭 레귤레이터(1c)에 있어서, 인덕터(L1) 및 출력 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋고, 경우에 따라서는, 스위칭 트랜지스터(M1) 및/또는 동기 정류용 트랜지스터(M2), 인덕터(L1) 및 출력 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋다.
비교기(56)에 있어서, 반전 입력단에는 오차 전압(Ve), 비반전 입력단에는 기준 전압 발생 회로(55c)로부터의 기준 전압(Vr2)이 각각 입력되고, 출력단은 AND 회로(58)의 한 쪽 입력단에 접속된다. AND 회로(58)의 다른 쪽 입력단에는 출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)가 입력되고, AND 회로(58)로부터 출력되는 출력 신호(IMSW1)가 에지 추출 회로(9) 및 스위치(SW1)의 제어 전극에 각각 입력된다.
이와 같은 구성에 있어서, 오차 전압(Ve)이 기준 전압(Vr2) 이상인 경우에는, 비교기(56)가 저레벨의 신호를 출력하기 때문에, AND 회로(58)의 출력 신호(IMSW1)는 저레벨이 되고, 출력 전압(Vout)이 저하하여 출력 전압 변동 검출 회로(8)로부터 고레벨의 신호(IMSW)가 출력되어도 AND 회로(58)의 출력 신호(IMSW1)의 신호 레벨은 변화하지 않는다.
이와 같이 하여 출력 전압 변동 검출 회로(8)의 동작을 무시할 수 있다. 상기한 바와 같이, 기준 전압(Vr2)을 출력 전류(iout)가 제3 설정값일 때의 오차 전압(Ve)의 전압값으로 설정함으로써, 출력 전류(iout)가 제3 설정값 이하일 때만, 출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)에 의한 스위칭 트랜지스터(M1) 및 동기 정류용 트랜지스터(M2)의 제어나, 오차 증폭 회로(3)의 출력 전압인 오차 전압(Ve)의 제어가 가능하게 된다. 예컨대, 비교기(56)의 출력 신호의 신호 레벨이 반전할 때의 출력 전류(iout)의 값을 부하(20)가 대기시의 전류와 통상 동작시의 최저 전류의 사이로 설정함으로써, 대기 상태에서 상승한 경우에만 출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)를 유효로 할 수 있다.
이와 같이, 본 제4 실시예에 따른 스위칭 레귤레이터는 상기 제3 실시예에 따른 RS 플립 플롭 회로(51)를 AND 회로(58)로 교체하였고, 상기 제3 실시예와 동일한 효과를 얻을 수 있다.
또, 오차 전압(Ve)에 부가하는 변동 전압을 출력 전압 변동 검출 회로(8)내의 신호 증폭 회로부(31)의 출력 신호에 따라 설정하였으므로, 오차 전압(Ve)의 변동 전압폭을 적정한 범위로 제어할 수 있다.
또한, 출력 전류(iout)가 제3 설정값을 초과할 때는, 출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)를 무효로 하도록 하였으므로, 부하(20)가 통상 동작을 하고 있고 스위칭 레귤레이터의 클록 주파수가 높아 고속 응답이 가능한 상태에서는 오차 전압(Ve)이 과도하게 변동하지 않아 안정된 동작을 실행할 수 있다.
또한, 상기 제1 내지 제4의 각 실시예에서는 동기 정류형의 스위칭 레귤레이터를 예로 하여 설명하였지만, 본 발명은 이것에 한정되는 것은 아니고, 비동기 정류형의 스위칭 레귤레이터에도 적용할 수 있다. 이 경우, 동기 정류용 트랜지스터(M2) 대신에, 캐소드가 스위칭 트랜지스터(M1)의 드레인에 접속되고 애노드가 접지 전압(GND)에 접속된 다이오드를 사용하도록 하면 된다. 이 경우, 상기 다이오드는 정류 소자를 이룬다.
또, 상기 제1 내지 제4의 각 실시예에 있어서, 오차 증폭 회로(3)의 후단의 증폭 회로부(22)는 일례이며, 증폭 회로부(22)는 1개 이상의 증폭 회로로 구성되도록 하면 된다.
또, 상기 제1 내지 제4의 각 실시예에서는 출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)가 고레벨이 되면 오차 전압(Ve)을 상승시키는 경우를 예로 하여 나타냈지만, 이것은 일례이며, 출력 전압 변동 검출 회로(8)가 출력 전압(Vout)이 미리 정해진 값 이상 저하된 것을 검출하면 스위칭 트랜지스터(M1)를 온 시키도록 하기 위하여, 회로 구성에 따라서는 출력 전압 변동 검출 회로(8)의 출력 신호(IMSW)에 의해 오차 전압(Ve)을 저하시키도록 하여도 좋다.
또, 상기 제1 내지 제4의 각 실시예에서는 RS 플립 플롭 회로(11)의 출력 신호에 따라 스위칭 트랜지스터(M1)의 온 시간을 제어하도록 하였지만, 클록 신호(CLK)에 따라 스위칭 트랜지스터(M1)의 오프 시간을 제어하도록 하여도 좋다.
본 발명의 스위칭 레귤레이터에 의하면, 출력 전압 변동 검출 회로부를 마련함으로써, 출력 전압의 변동(저하)을 조기에 검출할 수 있고, 출력 전압 변동 검출 회로부가 상기 출력 전압의 변동량이 제1 설정값을 초과한 것을 검출하면, 상기 스위치 소자를 바로 온 시키거나 또는 상기 스위치 소자를 온 시키도록 상기 오차 증폭 회로부의 출력 전압을 변경하도록 하므로, 출력 전압의 대폭적인 저하를 억제할 수 있다.
상기 출력 전압 변동 검출 회로부가 상기 출력 전압의 변동량이 제1 설정값을 초과한 것을 검출하면, 상기 차동 증폭 회로부의 출력 전압에 따른 전압값 만큼 상기 오차 증폭 회로부의 출력 전압을 변경시키도록 하므로, 오차 증폭 회로부의 출력 전압의 변동폭을 적정한 전압 범위로 제어할 수 있다.
또한, 상기 인덕터에 흐르는 인덕터 전류의 검출을 실행하고, 이 검출한 인덕터 전류를 전압으로 변환한 값이 상기 오차 증폭 회로부의 출력 전압을 초과하면, 상기 출력 전압 변동 검출 회로부의 검출 결과를 무효로 하므로, 부하가 통상 동작을 실행하여 스위칭 레귤레이터의 클록 주파수가 높고 고속 응답이 가능한 상태에서는 오차 증폭 회로부의 출력 전압이 불필요하게 변동하는 것을 방지할 수 있어 안정된 동작을 실현할 수 있다.
1, 1a, 1b, 1c : 스위칭 레귤레이터 2, 55, 55c : 기준 전압 발생 회로
3 : 오차 증폭 회로 4 : 전류 검출 회로
5, 56 : 비교기 6 : 발진 회로
7 : OR 회로 8 : 출력 전압 변동 검출 회로
9 : 에지 추출 회로 10 : 정전류원
11, 51 : RS 플립 플롭 회로 12 : 인버터
20 : 부하 21 : 차동 증폭 회로부
22 : 증폭 회로부 31 : 신호 증폭 회로부
32 : 2진화 회로부 58 : AND 회로
M1 : 스위칭 트랜지스터 M2 : 동기 정류용 트랜지스터
L1 : 인덕터 C1 : 출력 콘덴서
R1, R2 : 저항

Claims (6)

  1. 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여 출력 단자로부터 출력 전압으로서 출력하는 스위칭 레귤레이터에 있어서,
    입력된 제어 신호에 따라 스위칭을 실행하는 스위치 소자와,
    상기 스위치 소자의 스위칭에 따라 상기 입력 전압에 의한 충전이 이루어지는 인덕터와,
    상기 스위치 소자가 오프 하여 상기 인덕터에 대한 충전이 정지되면, 상기 인덕터를 방전하는 정류 소자와,
    상기 출력 전압에 비례한 비례 전압과 미리 정해진 기준 전압과의 전압차를 증폭하는 오차 증폭 회로부와,
    상기 스위치 소자를 미리 정해진 주기로 온/오프 제어하고, 상기 오차 증폭 회로부의 출력 전압에 따라 상기 스위치 소자의 온 시간 또는 오프 시간을 제어하는 제어 회로부와,
    상기 출력 전압의 변동을 검출하는 출력 전압 변동 검출 회로부와,
    상기 출력 전압 변동 검출 회로부가 상기 출력 전압의 변동량이 제1 설정값을 초과한 것을 검출하면, 상기 스위치 소자를 온 시키도록 상기 오차 증폭 회로부의 출력 전압을 변경시키는 보조 회로부를 구비하는 것을 특징으로 하는 스위칭 레귤레이터.
  2. 제1항에 있어서, 상기 오차 증폭 회로부는,
    상기 비례 전압과 상기 기준 전압이 각각 대응하는 입력단에 입력되는 차동 증폭 회로부와,
    상기 차동 증폭 회로부의 출력 신호를 증폭하는 적어도 하나의 증폭 회로로 이루어지는 증폭 회로부를 구비하고,
    상기 출력 전압 변동 검출 회로부는 상기 차동 증폭 회로부의 출력 신호로부터 상기 출력 전압의 변동을 검출하는 것을 특징으로 하는 스위칭 레귤레이터.
  3. 제2항에 있어서, 상기 출력 전압 변동 검출 회로부는,
    상기 차동 증폭 회로부의 출력 신호를 증폭하여 출력하는 신호 증폭 회로부와,
    상기 신호 증폭 회로부의 출력 신호를 2진화하는 2진화 회로부를 구비하고,
    상기 신호 증폭 회로부는 상기 증폭 회로부보다 이득이 작은 것을 특징으로 하는 스위칭 레귤레이터.
  4. 제3항에 있어서, 상기 보조 회로부는 상기 출력 전압 변동 검출 회로부가 상기 출력 전압의 변동량이 제1 설정값을 초과한 것을 검출하면, 상기 차동 증폭 회로부의 출력 전압에 따른 전압값만큼 상기 오차 증폭 회로부의 출력 전압을 변경시키는 것을 특징으로 하는 스위칭 레귤레이터.
  5. 제4항에 있어서, 상기 보조 회로부는,
    미리 정해진 정전류를 공급하는 정전류원과,
    상기 출력 전압 변동 검출 회로부로부터의 출력 신호에 따라 상기 정전류원으로부터의 정전류를 상기 오차 증폭 회로부를 구성하는 미리 정해진 증폭 회로의 출력단에 출력하는 스위치 수단을 구비하고,
    상기 스위치 수단은 상기 출력 전압 변동 검출 회로부로부터 상기 출력 전압의 변동량이 제1 설정값을 초과한다는 검출 결과를 나타내는 신호가 입력되면, 상기 정전류원으로부터의 정전류를 상기 미리 정해진 증폭 회로의 출력단에 출력하는 것을 특징으로 하는 스위칭 레귤레이터.
  6. 제5항에 있어서,
    상기 정전류원은 상기 신호 증폭 회로부의 출력 전압에 대응한 전류를 생성하여 출력하는 것을 특징으로 하는 스위칭 레귤레이터.
KR1020110070478A 2007-11-20 2011-07-15 스위칭 레귤레이터 KR101083949B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-300645 2007-11-20
JP2007300645A JP5303910B2 (ja) 2007-11-20 2007-11-20 スイッチングレギュレータ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080115141A Division KR101090540B1 (ko) 2007-11-20 2008-11-19 스위칭 레귤레이터

Publications (2)

Publication Number Publication Date
KR20110088485A KR20110088485A (ko) 2011-08-03
KR101083949B1 true KR101083949B1 (ko) 2011-11-15

Family

ID=40641224

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020080115141A KR101090540B1 (ko) 2007-11-20 2008-11-19 스위칭 레귤레이터
KR1020110070478A KR101083949B1 (ko) 2007-11-20 2011-07-15 스위칭 레귤레이터

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020080115141A KR101090540B1 (ko) 2007-11-20 2008-11-19 스위칭 레귤레이터

Country Status (4)

Country Link
US (1) US8278901B2 (ko)
JP (1) JP5303910B2 (ko)
KR (2) KR101090540B1 (ko)
CN (1) CN101442258B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5262260B2 (ja) 2008-04-11 2013-08-14 株式会社リコー 電圧可変ｄｃ−ｄｃコンバータ
JP5287030B2 (ja) * 2008-08-20 2013-09-11 株式会社リコー Ｄｃ−ｄｃコンバータおよび制御方法
JP5151830B2 (ja) 2008-09-08 2013-02-27 株式会社リコー 電流モード制御型ｄｃ−ｄｃコンバータ
JP5315988B2 (ja) 2008-12-26 2013-10-16 株式会社リコー Ｄｃ−ｄｃコンバータ及びそのｄｃ−ｄｃコンバータを備えた電源回路
GB0912745D0 (en) * 2009-07-22 2009-08-26 Wolfson Microelectronics Plc Improvements relating to DC-DC converters
JP2011103744A (ja) 2009-11-11 2011-05-26 Ricoh Co Ltd スイッチング電源回路
US9035633B1 (en) * 2009-12-29 2015-05-19 Sunpower Corporation Switching power converter control
JP5684987B2 (ja) * 2010-01-25 2015-03-18 セイコーインスツル株式会社 スイッチングレギュレータ
JP5730520B2 (ja) * 2010-09-03 2015-06-10 スパンション エルエルシー スイッチングレギュレータ
JP6013846B2 (ja) 2011-10-06 2016-10-25 リコー電子デバイス株式会社 スイッチングレギュレータ及び電子機器
JP5810896B2 (ja) * 2011-12-22 2015-11-11 株式会社ソシオネクスト Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法
EP2731246A1 (de) * 2012-11-08 2014-05-14 Delphi Technologies, Inc. Schaltregler
US9696350B2 (en) * 2013-03-15 2017-07-04 Intel Corporation Non-linear control for voltage regulator
CN103166464B (zh) * 2013-03-29 2016-09-07 株式会社村田制作所 功率转换器及功率转换方法
CN103631294B (zh) * 2013-11-28 2016-03-02 中国科学院微电子研究所 一种电源电压自动调整装置及方法
CN105337493A (zh) * 2014-06-13 2016-02-17 株式会社村田制作所 功率转换系统及功率转换方法
US9496852B2 (en) * 2014-12-04 2016-11-15 Intel Corporation Digital current sensing in power controller
CN105187022B (zh) * 2015-09-07 2017-11-10 重庆西南集成电路设计有限责任公司 构成dc‑dc转换器的误差放大器和跨导放大器以及增益放大器
JP6788962B2 (ja) * 2015-11-19 2020-11-25 セイコーエプソン株式会社 診断回路、電子回路、電子機器および移動体
CA3005717C (en) 2016-02-17 2021-06-22 Halliburton Energy Services, Inc. Wide-input-range downhole power supply
CN106849660B (zh) * 2017-02-24 2023-06-23 杰华特微电子股份有限公司 电源电路及其控制方法
US20170201170A1 (en) * 2017-03-26 2017-07-13 Ahmed Fayez Abu-Hajar Method for generating highly efficient harmonics free dc to ac inverters
TWI631804B (zh) * 2017-07-05 2018-08-01 茂達電子股份有限公司 固定導通時間之切換式轉換裝置與時脈同步電路
KR102062567B1 (ko) * 2018-05-23 2020-01-06 온세미컨덕터코리아 주식회사 Led 발광 장치 및 그 구동 방법
US10608538B1 (en) * 2019-01-25 2020-03-31 Texas Instruments Incorporated Detection of low output voltages for power converters
CN110177178B (zh) * 2019-06-06 2021-01-29 四川赛科安全技术有限公司 一种消防电话主机语音通信电路及实现方法
US11201463B2 (en) 2020-03-18 2021-12-14 Analog Devices International Unlimited Company Inductor discharge techniques for switch controller
IT202100003368A1 (it) * 2021-02-15 2022-08-15 St Microelectronics Srl Circuito di controllo per controllare uno stadio di commutazione di un convertitore elettronico, convertitore elettronico e procedimento corrispondenti

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007129765A1 (en) 2006-05-09 2007-11-15 Ricoh Company, Ltd. Constant voltage circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3215127B2 (ja) * 1991-06-04 2001-10-02 新電元工業株式会社 スイッチング電源の制御回路
JPH05292735A (ja) * 1992-04-13 1993-11-05 Seiko Instr Inc 降圧型スイッチングレギュレータ
KR100214384B1 (ko) 1996-02-14 1999-08-02 구자홍 축방향 및 회전 운동하는 스위치드 릴럭턴스 모터의 회전자 위치 검출장치
JP2002281742A (ja) 2001-03-22 2002-09-27 Densei Lambda Kk カレントモードｄｃ／ｄｃコンバータ
JP3963794B2 (ja) * 2002-07-09 2007-08-22 ローム株式会社 Ｄｃ／ｄｃコンバータ
KR100544189B1 (ko) 2003-06-27 2006-01-23 삼성전자주식회사 고효율 전원 공급 장치
JP4370128B2 (ja) 2003-07-23 2009-11-25 パナソニック株式会社 Ｄｃ−ｄｃコンバータ
JP3697696B2 (ja) * 2003-09-11 2005-09-21 日本テキサス・インスツルメンツ株式会社 Ｄｃ−ｄｃコンバータ
US7508176B2 (en) * 2004-05-14 2009-03-24 O2Micro International Limited Controller for a DC to DC converter having linear mode and switch mode capabilities
JP4573681B2 (ja) * 2005-03-29 2010-11-04 株式会社リコー スイッチングレギュレータを用いる半導体装置およびスイッチングレギュレータの制御方法
TWI314383B (en) 2005-10-13 2009-09-01 O2Micro Int Ltd A dc to dc converter having linear mode and switch mode capabilities,a controller,a control method and an apparatus of said converter
JP4932584B2 (ja) 2005-11-25 2012-05-16 株式会社リコー 同期整流型スイッチングレギュレータ
US7420355B2 (en) * 2006-07-11 2008-09-02 Artesyn Technologies, Inc. DC-DC converter with over-voltage protection
JP5034451B2 (ja) * 2006-11-10 2012-09-26 富士通セミコンダクター株式会社 電流モードｄｃ−ｄｃコンバータ制御回路および電流モードｄｃ−ｄｃコンバータの制御方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007129765A1 (en) 2006-05-09 2007-11-15 Ricoh Company, Ltd. Constant voltage circuit

Also Published As

Publication number Publication date
KR101090540B1 (ko) 2011-12-08
JP2009130972A (ja) 2009-06-11
JP5303910B2 (ja) 2013-10-02
CN101442258B (zh) 2013-07-24
CN101442258A (zh) 2009-05-27
KR20110088485A (ko) 2011-08-03
US8278901B2 (en) 2012-10-02
KR20090052287A (ko) 2009-05-25
US20090128116A1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
KR101083949B1 (ko) 스위칭 레귤레이터
TWI405062B (zh) 切換式調整器及其操作控制方法
US8823343B2 (en) Power amplifying circuit, DC-DC converter, peak holding circuit, and output voltage control circuit including the peak holding circuit
Roh High-performance error amplifier for fast transient DC-DC converters
TWI410033B (zh) 穩定轉換脈波調變模式之電流式降壓轉換器
KR100991699B1 (ko) 정전압 회로 및 그 동작 제어 방법
KR101131262B1 (ko) 전류 모드 제어형 스위칭 레귤레이터
CN1870407B (zh) 输出信号的调节方法及电路
JP5315988B2 (ja) Ｄｃ−ｄｃコンバータ及びそのｄｃ−ｄｃコンバータを備えた電源回路
US8570021B2 (en) DC/DC converter having a delay generator circuit positioned between a comparator and a pulse generator and a DC/DC converter control method
JP2007280025A (ja) 電源装置
JP6098057B2 (ja) 電源の制御回路、電源装置及び電源の制御方法
KR102220316B1 (ko) 듀얼 모드 스위칭 직류-직류 변환기 및 그 제어 방법
JP2007124494A (ja) 演算増幅器、積分回路、帰還増幅器及び帰還増幅器の制御方法
CN105207480A (zh) 一种轻载时低输出纹波的同步降压型dc-dc转换器
JP2009055708A (ja) スイッチングレギュレータ及びそのスイッチングレギュレータを使用したｄｃ−ｄｃ変換装置
JP2005011280A (ja) 電源回路
JP2010146380A (ja) ソフトスタート回路及びそのソフトスタート回路を備えた電源回路
JP5176924B2 (ja) 電源回路及びその動作制御方法
CN110445362B (zh) 一种适用于Buck变换器的瞬态增强电路
JP2010063290A (ja) 電源制御回路
US11626802B2 (en) Detection circuit and DC-DC converter
JP5895338B2 (ja) 電源の制御回路、電子機器、および電源の制御方法
CN116404990A (zh) 一种误差放大器输出高低钳位电路
CN115664395A (zh) 用于Boost变换器的高精度比较器以及Boost变换器

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee