KR102220316B1 - 듀얼 모드 스위칭 직류-직류 변환기 및 그 제어 방법 - Google Patents

Abstract

듀얼 모드를 갖는 직류-직류 변환기가 개시된다. 스위칭 직류-직류 변환기는 전력 변환부 및 스위치 구동부를 포함할 수 있다. 전력 변환부는 스위치 구동신호 및 직류 입력전압에 기초하여 직류 출력전압을 발생한다. 스위치 구동부는 상기 직류 출력전압에 대해 주파수 보상을 수행하여 제 1 피드백 전압을 발생하고, 상기 제 1 피드백 전압을 비교 입력신호와 비교하여 펄스폭 변조 신호를 발생하고, 상기 직류 출력전압을 제 1 기준전압과 비교하여 비교 출력신호를 발생하고, 정상 동작시 상기 펄스폭 변조 신호에 기초하여 상기 스위치 구동신호를 발생하고, 비정상 동작시 상기 비교 출력신호에 기초하여 상기 스위치 구동신호를 발생한다. 따라서, 스위칭 직류-직류 변환기는 부하가 변화하더라도 안정된 직류 출력전압을 발생할 수 있다.

Description

듀얼 모드 스위칭 직류-직류 변환기 및 그 제어 방법{DUAL-MODE SWITCHING DC-DC CONVERTER AND METHOD OF CONTROLLING THE SAME}

본 발명은 전력 변환기에 관한 것으로, 특히 듀얼 모드 스위칭 직류-직류 변환기 및 그 제어 방법에 관한 것이다.

최근에 환경적인 이유로 에너지 절약이 매우 요구되고 있다. 셀룰라 폰, 휴대용 개인 정보 단말기 등 배터리를 사용하는 휴대용 정보 처리 장치에서, 전력 소모의 절약은 매우 중요한 문제로 대두되고 있다. 스텝-다운 컨버터, 부스트 컨버터, 벅-부스트 컨버터 등 스위치 모드 파워 서플라이가 각종 전자 기기에 사용되고 있다.

본 발명의 목적은 부하가 변화하더라도 안정된 직류 출력전압을 발생할 수 있는 스위칭 직류-직류 변환기를 제공하는 것이다.

본 발명의 다른 목적은 부하가 변화하더라도 안정된 직류 출력전압을 발생할 수 있는 스위칭 직류-직류 변환기의 제어 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 스위칭 직류-직류 변환기는 전력 변환부 및 스위치 구동부를 포함할 수 있다.

전력 변환부는 스위치 구동신호 및 직류 입력전압에 기초하여 직류 출력전압을 발생한다. 스위치 구동부는 상기 직류 출력전압에 대해 주파수 보상을 수행하여 제 1 피드백 전압을 발생하고, 상기 제 1 피드백 전압을 비교 입력신호와 비교하여 펄스폭 변조 신호를 발생하고, 상기 직류 출력전압을 제 1 기준전압과 비교하여 비교 출력신호를 발생하고, 정상 동작시 상기 펄스폭 변조 신호에 기초하여 상기 스위치 구동신호를 발생하고, 비정상 동작시 상기 비교 출력신호에 기초하여 상기 스위치 구동신호를 발생한다.

본 발명의 하나의 실시예에 의하면, 상기 비교 입력신호는 램프 신호(ramp signal)일 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 비정상 동작은 부하전류의 변화에 기인하여 상기 직류 출력전압의 전압 레벨이 순간적으로 변화하는 것을 포함할 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 스위칭 직류-직류 변환기는 벅(buck) 컨버터일 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 전력 변환부는 제 1 파워 스위치, 제 2 파워 스위치, 인덕터 및 커패시터를 포함할 수 있다.

제 1 파워 스위치는 상기 직류 입력전압이 인가되는 제 1 노드와 제 2 노드 사이에 연결되고, 제1 스위치 구동신호에 응답하여 동작한다. 제 2 파워 스위치는 상기 제 2 노드와 접지 사이에 연결되고, 제 2 스위치 구동신호에 응답하여 동작한다. 인덕터는 상기 제 2 노드와 출력 노드 사이에 연결되고, 커패시터는 상기 출력 노드와 상기 접지 사이에 연결된다.

본 발명의 하나의 실시예에 의하면, 상기 스위치 구동부는 전압 분배 회로, 신호 발생기, 주파수 보상 회로, 제 1 비교기, 과도응답 피드백 회로, 선택 회로 및 게이트 드라이버를 포함할 수 있다.

전압 분배 회로는 상기 직류 출력전압을 분배하여 제 1 전압신호를 발생한다. 신호 발생기는 상기 직류 입력전압 및 상기 제 1 기준전압에 기초하여 램프 신호, 클럭신호, 및 상기 직류 입력전압의 크기에 따라 변화되는 듀티 비를 갖는 듀티 신호를 발생한다. 주파수 보상 회로는 상기 제 1 전압신호에 대해 주파수 보상을 수행하여 상기 제 1 피드백 전압을 발생한다. 제 1 비교기는 상기 제 1 피드백 전압을 상기 램프 신호와 비교하여 상기 펄스폭 변조 신호를 발생을 발생한다. 과도응답 피드백 회로는 상기 직류 출력전압을 상기 제 1 기준전압과 비교하여 상기 비교 출력신호를 발생하고, 상기 클럭신호, 상기 듀티 신호, 상기 펄스폭 변조 신호 및 상기 비교 출력신호에 기초하여 과도응답 제어신호를 발생한다. 선택 회로는 상기 과도응답 제어신호에 응답하여 상기 펄스폭 변조 신호와 상기 비교 출력신호 중에서 하나를 선택하여 게이트 제어신호로서 출력한다. 게이트 드라이버는 상기 게이트 제어신호에 기초하여 상기 스위치 구동신호를 발생한다.

본 발명의 하나의 실시예에 의하면, 상기 신호 발생기는 제 1 비교기, 제 2 비교기, 플립플롭 및 제 3 비교기를 포함할 수 있다.

제 1 비교기는 상기 램프 신호를 하한 값(lower limit)과 비교하여 제 1 비교 출력을 발생하고, 제 2 비교기는 상기 램프 신호를 상한 값(upper limit)과 비교하여 제 2 비교 출력을 발생한다. 플립플롭은 상기 제 1 비교 출력과 상기 제 2 비교 출력에 기초하여 상기 클럭신호를 발생한다. 제 3 비교기는 상기 램프 신호를 상기 직류 입력전압의 크기에 따라 듀티 비(duty ratio)가 변화하는 제 1 전압신호와 비교하여 상기 듀티 신호를 발생한다.

본 발명의 하나의 실시예에 의하면, 상기 과도응답 피드백 회로는 제 2 비교기 및 듀티기반(duty-based) 과도응답 제어회로를 포함할 수 있다.

제 2 비교기는 상기 직류 출력전압을 상기 제 1 기준전압과 비교하여 상기 비교 출력신호를 발생한다. 듀티기반(duty-based) 과도응답 제어회로는 상기 클럭신호, 상기 듀티 신호, 상기 펄스폭 변조 신호 및 상기 비교 출력신호에 기초하여 상기 과도응답 제어신호를 발생한다.

본 발명의 하나의 실시예에 의하면, 상기 과도응답 피드백 회로는 상기 클럭신호를 이용하여 상기 비교 출력신호를 검출하고, 상기 듀티 신호를 이용하여 상기 펄스폭 변조 신호를 검출할 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 과도응답 피드백 회로는 상기 클럭신호의 한 주기 동안 상기 비교 출력신호의 펄스가 발생하지 않는 경우, 상기 과도응답 제어신호를 인에이블시킬 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 과도응답 제어신호가 인에이블되면 상기 비교 출력신호가 상기 게이트 제어신호로서 출력되고, 상기 과도응답 제어신호가 디스에이블되면 상기 펄스폭 변조 신호가 상기 게이트 제어신호로서 출력될 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 과도응답 제어신호가 인에이블되면 상기 스위칭 직류-직류 변환기는 빠른 과도응답 특성을 가질 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 스위칭 직류-직류 변환기가 빠른 과도응답 동작 모드로 동작하다가 상기 듀티 신호의 상승 에지에서 상기 펄스폭 변조 신호를 샘플링하고, 샘플링 결과 상기 펄스폭 변조 신호의 로직 상태가 제 1 상태에서 제 2 상태로 바뀌면 상기 과도응답 피드백 회로는 상기 과도응답 제어신호를 디스에이블시킬 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 과도응답 제어신호가 디스에이블되면 상기 스위칭 직류-직류 변환기는 정상 동작 모드에서 동작할 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 제 2 클럭신호의 듀티 비는 조절할 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 듀티 신호의 듀티 비는 상기 직류 입력전압 및 상기 제 1 기준전압에 기초하여 결정될 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 과도응답 피드백 회로는 프리 앰프(pre-amplifier), 제 2 비교기 및 듀티기반(duty-based) 과도응답 제어회로를 포함할 수 있다.

프리 앰프는 상기 직류 출력전압과 상기 제 1 기준전압과의 차이를 증폭하여 차동 출력신호쌍을 발생한다. 제 2 비교기는 상기 차동 출력신호쌍을 서로 비교하여 상기 비교 출력신호를 발생한다. 듀티기반 과도응답 제어회로는 상기 클럭신호, 상기 듀티 신호, 상기 펄스폭 변조 신호 및 상기 비교 출력신호에 기초하여 상기 과도응답 제어신호를 발생한다.

본 발명의 하나의 실시형태에 따른 스위칭 직류-직류 변환기의 제어 방법은 직류 출력전압에 대해 주파수 보상을 수행하여 제 1 피드백 전압을 발생하는 단계; 상기 제 1 피드백 전압을 비교 입력신호와 비교하여 펄스폭 변조 신호를 발생하는 단계; 상기 직류 출력전압을 제 1 기준전압과 비교하여 비교 출력신호를 발생하는 단계; 정상 동작시 상기 펄스폭 변조 신호에 기초하여 스위치 구동신호를 발생하고, 비정상 동작시 상기 비교 출력신호에 기초하여 상기 스위치 구동신호를 발생하는 단계; 및 상기 스위치 구동신호 및 상기 직류 입력전압에 기초하여 상기 직류 출력전압을 발생하는 단계를 포함할 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 스위치 구동신호를 발생하는 단계는 상기 클럭신호의 한 주기 동안 상기 비교 출력신호의 상승 에지(rising edge)를 검출하는 단계; 상기 비교 출력신호의 상승 에지가 존재하는지를 판단하는 단계; 상기 비교 출력신호의 상승 에지가 존재하면, 상기 과도응답 제어신호를 디스에이블시키고, 상기 펄스폭 변조 신호에 기초하여 상기 스위치 구동신호의 듀티 사이클을 제어하는 단계; 상기 비교 출력신호의 상승 에지가 존재하지 않으면, 상기 과도응답 제어신호를 인에이블시키고, 상기 비교 출력신호에 기초하여 상기 스위치 구동신호의 듀티 사이클을 제어하는 단계; 상기 비교 출력신호의 값이 "0"인지를 판단하는 단계; 상기 비교 출력신호의 값이 "0"이 아니면, 듀티 신호의 상승 에지(edge)에서 상기 펄스폭 변조 신호의 값이 "0"인지를 판단하는 단계; 상기 듀티 신호의 상승 에지(edge)에서 상기 펄스폭 변조 신호의 값이 "0"이면, 상기 과도응답 제어신호를 디스에이블시키고, 상기 펄스폭 변조 신호에 기초하여 상기 스위치 구동신호의 듀티 사이클을 제어하는 단계; 상기 듀티 신호의 상승 에지(edge)에서 펄스폭 변조 신호의 값이 "0"이 아니면, 상기 과도응답 제어신호를 인에이블시키고, 상기 비교 출력신호에 기초하여 상기 스위치 구동신호의 듀티 사이클을 제어하는 단계; 상기 비교 출력신호의 값이 "0"이면, 상기 듀티 신호의 상승 에지(edge)에서 상기 펄스폭 변조 신호의 값이 "1"인지를 판단하는 단계; 상기 듀티 신호의 상승 에지(edge)에서 상기 펄스폭 변조 신호의 값이 "1"이면, 상기 과도응답 제어신호를 디스에이블시키고, 상기 펄스폭 변조 신호에 기초하여 상기 스위치 구동신호의 듀티 사이클을 제어하는 단계; 및 듀티 신호의 상승 에지(edge)에서 펄스폭 변조 신호의 값이 "1"이 아니면, 상기 과도응답 제어신호를 인에이블시키고, 상기 비교 출력신호에 기초하여 상기 스위치 구동신호의 듀티 사이클을 제어하는 단계를 포함할 수 있다.

본 발명의 실시예에 따른 스위칭 직류-직류 변환기는 직류 출력전압의 전압 레벨이 순간적으로 변화하는 등의 비정상동작시에는 빠른 과도응답 모드로 동작하기 때문에 부하가 변화하더라도 안정된 직류 출력전압을 발생할 수 있다. 특히, 본 발명의 실시예에 따른 스위칭 직류-직류 변환기는 클럭신호의 듀티 비를 변화시킴으로써 다양한 스위칭 직류-직류 변환기에 적용이 가능하다. 따라서, 본 발명의 실시예에 따른 스위칭 직류-직류 변환기는 높은 동작의 안정도 및 빠른 응답 속도를 갖는다.

도 1은 본 발명의 하나의 실시예에 따른 듀얼 모드(dual-mode) 벅(buck) 컨버터를 나타내는 회로도이다.
도 2는 도 1의 벅 컨버터에 포함된 신호 발생기의 하나의 예를 나타내는 회로도이다.
도 3은 도 1의 벅 컨버터에 포함된 과도응답 피드백 회로의 하나의 예를 나타내는 회로도이다.
도 4는 도 1의 벅 컨버터에 포함된 과도응답 피드백 회로의 다른 하나의 예를 나타내는 회로도이다.
도 5는 도 1의 벅 컨버터에 포함된 과도응답 피드백 회로의 또 다른 하나의 예를 나타내는 회로도이다.
도 6 내지 도 9는 도 1에 도시된 벅 컨버터의 동작을 설명하기 위한 타이밍도들이다.
도 10은 본 발명의 다른 하나의 실시예에 따른 듀얼 모드 벅 컨버터를 나타내는 회로도이다.
도 11은 본 발명의 또 다른 하나의 실시예에 따른 듀얼 모드 벅 컨버터를 나타내는 회로도이다.
도 12는 본 발명의 또 다른 하나의 실시예에 따른 듀얼 모드 벅 컨버터를 나타내는 회로도이다.
도 13은 본 발명의 하나의 실시예에 따른 듀얼 모드 부스트(boost) 컨버터를 나타내는 회로도이다.
도 14는 도 13에 도시된 부스트 컨버터의 동작을 설명하기 위한 타이밍도이다.
도 15는 본 발명의 다른 하나의 실시예에 따른 듀얼 모드 부스트 컨버터를 나타내는 회로도이다.
도 16은 본 발명의 하나의 실시예에 따른 듀얼 모드 스위칭 직류-직류(DC-DC) 변환기의 제어 방법을 나타내는 흐름도이다.
도 17은 도 16의 듀얼 모드 스위칭 직류-직류 변환기의 제어 방법에서, 스위치 구동신호를 발생하는 단계를 나타내는 흐름도이다.
도 18 및 도 19는 본 발명의 실시예에 따른 스위칭 직류-직류 변환기의 과도 응답 특성을 나타내는 시뮬레이션도들이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.

도 1은 본 발명의 하나의 실시예에 따른 듀얼 모드(dual-mode) 벅(buck) 컨버터(100)를 나타내는 회로도이다.

도 1을 참조하면, 벅 컨버터(100)는 스위치 구동부 및 전력 변환부를 포함할 수 있다.

전력 변환부는 스위치 구동신호들(PDRV, NDRV) 및 직류 입력전압(VIN)에 기초하여 직류 출력전압(VOUT)을 발생한다. 스위치 구동부는 직류 출력전압(VOUT)에 대해 주파수 보상을 수행하여 제 1 피드백 전압(VEA)을 발생하고, 제 1 피드백 전압(VEA)을 램프(ramp) 신호(VRAMP)와 비교하여 펄스폭 변조 신호(VPWM)를 발생하고, 직류 출력전압(VOUT)을 제 1 기준전압(VREF1)과 비교하여 비교 출력신호(VCOMP)를 발생하고, 정상 동작시 펄스폭 변조 신호(VPWM)에 기초하여 스위치 구동신호들(PDRV, NDRV)을 발생하고, 비정상 동작시 비교 출력신호(VCOMP)에 기초하여 스위치 구동신호들(PDRV, NDRV)을 발생한다.

상기 비정상 동작은 부하전류의 변화에 기인하여 직류 출력전압(VOUT)의 전압 레벨이 순간적으로 변화하는 것을 포함할 수 있다.

전력 변환부는 PMOS 트랜지스터(MP1), NMOS 트랜지스터(MN1), 인덕터(L1) 및 커패시터(CO)를 포함할 수 있다.

PMOS 트랜지스터(MP1)는 직류 입력전압(VIN)이 인가되는 제 1 노드(N1)와 제 2 노드(N2) 사이에 연결되고, 제 1 스위치 구동신호(PDRV)에 응답하여 동작한다. NMOS 트랜지스터(MN1)는 제 2 노드(N2)와 접지 사이에 연결되고, 제 2 스위치 구동신호(NDRV)에 응답하여 동작한다. 인덕터(L1)는 제 2 노드(N2)와 출력 노드(N3) 사이에 연결되고, 커패시터(CO)는 출력 노드(N3)와 접지 사이에 연결된다.

스위치 구동부는 전압 분배 회로, 주파수 보상 회로, 제 1 비교기(130), 과도응답 피드백 회로(150), 신호 발생기(160), 선택 회로(120) 및 게이트 드라이버(110)를 포함할 수 있다.

전압 분배 회로는 피드백 저항들(RF1, RF2)로 구성되며 직류 출력전압(VOUT)을 분배하여 제 1 전압신호를 발생한다. 신호 발생기(160)는 직류 입력전압(VIN) 및 제 1 기준전압(VREF1)에 기초하여 램프 신호(VRAMP), 클럭 신호(CLK), 및 직류 입력전압(VIN)의 크기에 따라 변화되는 듀티 비를 갖는 듀티 신호(VDUTY)를 발생한다. 주파수 보상 회로는 상기 제 1 전압신호에 대해 주파수 보상을 수행하여 제 1 피드백 전압(VEA)을 발생한다. 제 1 비교기(130)는 제 1 피드백 전압(VEA)을 램프 신호(VRAMP)와 비교하여 펄스폭 변조 신호(VPWM)를 발생한다. 과도응답 피드백 회로(150)는 직류 출력전압(VOUT)을 상기 제 1 기준전압과 비교하여 비교 출력신호(VCOMP)를 발생하고, 펄스폭 변조 신호(VPWM) 및 비교 출력신호(VCOMP)에 기초하여 과도응답 제어신호(VFAST)를 발생한다. 선택 회로(120)는 과도응답 제어신호(VFAST)에 응답하여 펄스폭 변조 신호(VPWM)와 비교 출력신호(VCOMP) 중에서 하나를 선택하여 게이트 제어신호(VG)로서 출력한다. 게이트 드라이버(110)는 게이트 제어신호(VG)에 기초하여 스위치 구동신호들(PDRV, NDRV)을 발생한다.

주파수 보상회로는 에러 앰프(error amplifier)(140), 제 1 커패시터(CZ1), 제 1 저항(RZ1) 및 제 2 커패시터(CP)를 포함할 수 있다.

에러 앰프(140)는 상기 제 1 전압신호가 인가되는 제 1 입력단자, 제 1 기준전압(VREF1)이 인가되는 제 2 입력단자를 갖고, 상기 제 1 전압신호와 제 1 기준전압(VREF1)의 차이를 증폭하여 제 1 피드백 전압(VEA)을 발생한다. 제 1 커패시터(CZ1) 및 제 1 저항(RZ1)은 에러 앰프(140)의 제 1 입력단자와 에러 앰프(140)의 출력단자 사이에 서로직렬로 연결된다. 제 2 커패시터(CP)는 에러 앰프(140)의 제 1 입력단자와 에러 앰프(140)의 출력단자 사이에 연결된다.

벅 컨버터(100)의 출력 노드(N3)와 접지 사이에 부하(RL)가 연결될 수 있다. 벅 컨버터(100)는 램프 신호(VRAMP)를 발생하는 램프신호 발생기(160)을 더 포함할 수 있다.

도 1의 벅 컨버터(100)의 동작은 다음과 같다.

먼저, 제 1 스위치 구동신호(PDRV)가 활성화되고 제 2 스위치 구동신호(NDRV)가 비활성화되면, PMOS 트랜지스터(MP1)는 턴-온되고 NMOS 트랜지스터(MN1는 턴-오프된다. 따라서, PMOS 트랜지스터(MP1) 및 인덕터(L1)를 통해 인덕터 전류(IL)가 흐른다. 이때, 인덕터(L1)는 전기 에너지를 전류에 대응하는 자기 에너지 형태로 변환하여 저장한다. 따라서, 제 1 스위치 구동신호(PDRV)가 활성화 구간이 길어질수록 인덕터(L1)에 저장되는 자기 에너지도 점차 증가한다.

다음, 제 1 스위치 구동신호(PDRV)가 비활성화되고 제 2 스위치 구동신호(NDRV)가 활성화되면, PMOS 트랜지스터(MP1)는 턴-오프되고 NMOS 트랜지스터(MN1)는 턴-온된다. 따라서, 인덕터(L1)의 전류는 NMOS 트랜지스터(MN1), 인덕터(L1) 및 피드백 저항들(RF1, RF2)으로 구성된 피드백 회로를 통해 흐른다. 또한, 인덕터 전류(IL)는 커패시터(CO)를 충전시킨다.

도 2는 도 1의 벅 컨버터에 포함된 신호 발생기(160)의 하나의 예를 나타내는 회로도이다.

도 2를 참조하면, 신호 발생기(160)는 PMOS 트랜지스터들(MP11, MP12, MP13, MP14), 전류원(IB1), 종속 전류원들(IS1, IS2), 커패시터들(CP, C1, C2, C3), NMOS 트랜지스터(MN11), 저항들(R1 내지 R7), 비교기들(161, 162, 163), 및 R/S 플립플롭(164)을 포함할 수 있다.

PMOS 트랜지스터들(MP11, MP12, MP13, MP14)은 서로 전류 미러(current mirror) 형태로 연결되며, PMOS 트랜지스터들(MP11, MP12, MP13, MP14)의 소스 단자들은 직류 입력전압(VIN)에 연결된다. PMOS 트랜지스터(MP11)는 소스 단자와 드레인 단자가 서로 연결되며, 전류원(IB1)의 제 1 단자에 연결된다. 전류원(IB1)의 제 2 단자는 접지에 연결된다. 커패시터(CP)는 PMOS 트랜지스터(MP12)의 드레인 단자와 접지 사이에 연결되고, 램프 신호(VRAMP)를 출력한다. NMOS 트랜지스터(MN11)는 R/S 플립플롭(164)의 출력신호, 즉 클럭신호(CLK)가 인가되는 게이트 단자, PMOS 트랜지스터들(MP12)의 드레인 단자에 연결된 드레인 단자, 및 접지에 연결된 소스 단자를 갖는다. 커패시터(CP)는 PMOS 트랜지스터(MP12)에 의해 충전되고, NMOS 트랜지스터(MN11)에 의해 방전된다.

도 2에서, 저항들(R1, R2, R3, R4)은 비교기들(161, 162, 163)의 비교 입력 신호의 전압 레벨을 결정하는 기능을 한다. 저항들(R1, R2)은 서로 직렬 연결되고 PMOS 트랜지스터(MP13)의 드레인 단자와 접지 사이에 연결된다. 저항들(R3, R4)은 서로 직렬 연결되고 PMOS 트랜지스터(MP14)의 드레인 단자와 접지 사이에 연결된다. 저항들(R5, R6, R7)과 커패시터들(C1, C2, C3)은 신호 발생기(160)의 노이즈를 감소시키는 기능을 한다.

저항(R4)은 비교기(163)의 반전 입력 단자(inverted input terminal)에 연결되며, 램프 신호(VRAMP)의 하한 값(lower limit) (VL)을 결정하며, 저항들(R3, R4)은 비교기(162)의 비반전 입력 단자(non-inverted input terminal)에 연결되며, 램프 신호(VRAMP)의 상한 값(upper limit) (VH)을 결정한다. 비교기(163)의 비반전 입력 단자 및 비교기(162)의 반전 입력 단자에는 램프 신호(VRAMP)가 입력된다. 비교기(163)는 램프 신호(VRAMP)를 하한 값(VL)과 비교하여 제 1 비교 출력을 발생하고, 비교기(162)는 램프 신호(VRAMP)를 상한 값(VH)과 비교하여 제 2 비교 출력을 발생한다. R/S 플립플롭(164)은 상기 제 1 비교 출력과 상기 제 2 비교 출력에 기초하여 클럭신호(CLK)를 발생한다.

도 2에서, 종속 전류원들(IS1, IS2), 저항들(R1, R2) 및 비교기(161)는 듀티 신호(VDUTY)를 발생하는 데 사용된다. 종속 전류원들(IS1, IS2)은 서로 직렬 연결되고 직류 입력전압(VIN)과 접지 사이에 연결될 수 있고, 종속 전류원들(IS1, IS2)의 연결점은 PMOS 트랜지스터(MP13)의 드레인 단자에 연결될 수 있다. 종속 전류원(IS1)은 기준전압(VREF1)에 응답하여 변화하는 전류를 발생하며, 종속 전류원(IS2)은 직류 입력전압(VIN)에 비례하는 신호에 응답하여 변화하는 전류를 발생할 수 있다. 예를 들어, 종속 전류원(IS2)은 직류 입력전압(VIN)의 절반(VIN/2)에 응답하여 변화하는 전류를 발생할 수 있다. 비교기(161)는 램프 신호(VRAMP)를 제 1 전압신호(VM)와 비교하여 듀티 신호(VDUTY)를 발생한다. 제 1 전압신호(VM)의 크기는 저항들(R1, R2) 및 종속 전류원들(IS1, IS2)을 통해 흐르는 전류의 크기에 의해 결정될 수 있다. 제 1 전압신호(VM)의 크기는 하한 값(VL)과 상한 값(VH) 사이의 전압 레벨을 가질 수 있다. 따라서, 저항(R4)은 저항(R2)와 같은 저항 값을 가질 수 있으며, 저항(R3)는 저항(R1)보다 큰 저항 값을 가질 수 있다. 예를 들어, 저항(R3)는 저항(R1)의 2 배의 저항 값을 가질 수 있다. 또한, 비교기(161)의 비교 입력신호로 사용되는 제 1 전압신호(VM)의 크기는 종속 전류원들(IS1, IS2)을 통해 흐르는 전류의 크기에 따라 변화된다. 예를 들어, 직류 입력전압(VIN)이 증가하여 전류원(IS2)을 통해 흐르는 전류의 크기가 증가하면, 제 1 전압신호(VM)의 크기는 감소한다. 또한, 기준전압(VREF1)의 크기가 증가하여 종속 전류원(IS1)을 통해 흐르는 전류의 크기가 증가하면, 제 1 전압신호(VM)의 크기는 증가한다.

따라서, 직류 입력전압(VIN)과 기준전압(VREF1)에 응답하여 듀티 신호(VDUTY)의 듀티 비(duty ratio)가 변화될 수 있다. 따라서, 듀티 신호(VDUTY)는 도 1의 벅 컨버터(100)의 목표(target) 듀티 비 정보를 가질 수 있다.

도 3은 도 1의 벅 컨버터(100)에 포함된 과도응답(transient response) 피드백 회로의 하나의 예를 나타내는 회로도이다.

도 3을 참조하면, 과도응답 피드백 회로(150a)는 제 2 비교기(153) 및 듀티기반(duty-based) 과도응답 제어회로(151)를 포함할 수 있다.

제 2 비교기(153)는 직류 출력전압(VOUT)을 제 1 기준전압(VREF1)과 비교하여 비교 출력신호(VCOMP)를 발생한다. 듀티기반(duty-based) 과도응답 제어회로(151)는 클럭신호(CLK), 듀티 신호(VDUTY), 펄스폭 변조 신호(VPWM) 및 비교 출력신호(VCOMP)에 기초하여 과도응답 제어신호(VFAST)를 발생한다.

실시예에 의하면, 과도응답 피드백 회로(150a)는 클럭신호(CLK)를 이용하여 비교 출력신호(VCOMP)를 검출하고, 듀티 신호(VDUTY)를 이용하여 펄스폭 변조 신호(VPWM)를 검출할 수 있다.

실시예에 의하면, 과도응답 피드백 회로(150a)는 클럭신호(CLK)의 한 주기 동안 비교 출력신호(VCOMP)의 펄스가 발생하지 않는 경우, 과도응답 제어신호(VFAST)를 인에이블시킬 수 있다. 과도응답 제어신호(VFAST)가 인에이블되면 비교 출력신호(VCOMP)가 게이트 제어신호(VG)로서 출력되고, 과도응답 제어신호(VFAST)가 디스에이블되면 펄스폭 변조 신호(VPWM)가 게이트 제어신호(VG)로서 출력될 수 있다.

실시예에 의하면, 듀티 신호(VDUTY)의 듀티 비는 조절할 수 있다. 또한, 듀티 신호(VDUTY)의 듀티 비는 직류 입력전압(VIN) 및 제 1 기준전압(VREF1)에 기초하여 결정될 수 있다.

도 4는 도 1의 벅 컨버터(100)에 포함된 과도응답 피드백 회로의 다른 하나의 예를 나타내는 회로도이다.

도 4를 참조하면, 과도응답 피드백 회로(150b)는 프리 앰프(pre-amplifier)(154), 제 2 비교기(153) 및 듀티기반 과도응답 제어회로(151)를 포함할 수 있다.

프리 앰프(154)는 직류 출력전압(VOUT)과 제 1 기준전압(VREF1)과의 차이를 증폭하여 차동 출력신호쌍 발생한다. 제 2 비교기(153)는 상기 차동 출력신호쌍을 서로 비교하여 비교 출력신호(VCOMP)를 발생한다. 듀티기반(duty-based) 과도응답 제어회로(151)는 클럭신호(CLK), 듀티 신호(VDUTY), 펄스폭 변조 신호(VPWM) 및 비교 출력신호(VCOMP)에 기초하여 과도응답 제어신호(VFAST)를 발생한다. 도 4의 과도응답 피드백 회로(150b)는 프리 앰프(154)를 더 포함함으로써 제 2 비교기(153)의 직류 옵셋을 감소시킬 수 있다.

도 5는 도 1의 벅 컨버터(100)에 포함된 과도응답 피드백 회로의 또 다른 하나의 예를 나타내는 회로도이다.

도 5를 참조하면, 과도응답 피드백 회로(150c)는 제 1 저항(RLPF), 제 1 커패시터(CLPF), 제 2 저항(RF3), 제 3 저항(RF4), 프리 앰프(pre-amplifier)(154), 제 2 비교기(153) 및 듀티기반(duty-based) 과도응답 제어회로(151)를 포함할 수 있다.

제 1 저항(RLPF)은 직류 출력전압(VOUT)이 인가되는 제 1 단자, 및 프리 앰프(154)의 제 1 입력단자에 연결된 제 2 단자를 갖는다. 제 1 커패시터(CLPF)는 제 1 저항(RLPF)의 제 2 단자와 접지 사이에 연결된다. 제 2 저항(RF3)은 제 1 기준전압(VREF1)이 인가되는 제 1 단자, 및 프리 앰프(154)의 제 2 입력단자에 연결된 제 2 단자를 갖는다. 제 3 저항(RF4)은 제 1 기준전압(VREF1)과 접지 사이에 연결된다. 프리 앰프(154)는 직류 출력전압(VOUT)과 제 1 기준전압(VREF1)과의 차이를 증폭하여 차동 출력신호쌍 발생한다. 제 2 비교기(153)는 상기 차동 출력신호쌍을 서로 비교하여 비교 출력신호(VCOMP)를 발생한다. 듀티기반(duty-based) 과도응답 제어회로(151)는 클럭신호(CLK), 듀티 신호(VDUTY), 펄스폭 변조 신호(VPWM) 및 비교 출력신호(VCOMP)에 기초하여 과도응답 제어신호(VFAST)를 발생한다.

도 6 내지 도 9는 도 1에 도시된 벅 컨버터(100)의 동작을 설명하기 위한 타이밍도들이다.

도 6을 참조하면, 클럭신호(CLK)와 듀티 신호(VDUTY)는 각각 일정한 주기를 가지며, 듀티 신호(VDUTY)는 클럭신호(CLK)보다 더 큰 듀티 비(duty ratio)를 갖는다. 램프 신호(VRAMP)는 클럭신호(CLK)에 동기되어 진동하며, 삼각파의 파형을 가질 수 있다.

도 7을 참조하면, 과도응답 피드백 회로(150)는 클럭신호(CLK)를 이용하여 비교 출력신호(VCOMP)를 검출하며, 클럭신호(CLK)의 한 주기 동안 비교 출력신호(VCOMP)의 펄스가 발생하지 않는 경우, 과도응답 제어신호(VFAST)를 인에이블시킬 수 있다. 예를 들어, 클럭신호(CLK)의 한 주기 동안 비교 출력신호(VCOMP)의 펄스가 발생하지 않는 경우, 과도응답 피드백 회로(150)는 과도응답 제어신호(VFAST)를 로직 "1"로 바꾼다. 클럭신호(CLK)의 한 주기 동안 비교 출력신호(VCOMP)의 펄스가 발생하지 않는 경우, 부하전류의 변화에 기인하여 출력 노드(N3)의 전압, 즉 직류 출력전압(VOUT)의 전압 레벨이 순간적으로 변화한다고 판단할 수 있다.

과도응답 제어신호(VFAST)가 인에이블되면 비교 출력신호(VCOMP)가 게이트 제어신호(VG)로서 출력되고, 과도응답 제어신호(VFAST)가 디스에이블되면 펄스폭 변조 신호(VPWM)가 게이트 제어신호(VG)로서 출력될 수 있다. 과도응답 제어신호(VFAST)가 인에이블되면 스위칭 직류-직류 변환기(100)는 빠른 과도응답 특성을 가질 수 있다.

도 8을 참조하면, 과도응답 피드백 회로(150)는 클럭신호(CLK)를 이용하여 펄스폭 변조 신호(VPWM)를 검출할 수 있다.

벅 컨버터(100)가 빠른 과도응답 동작 모드로 동작하다가 듀티 신호(VDUTY)의 상승 에지에서 펄스폭 변조 신호(VPWM)를 샘플링하고, 샘플링 결과 펄스폭 변조 신호(VPWM)의 로직 상태가 제 1 상태에서 제 2 상태로 바뀌면 과도응답 피드백 회로(150)는 과도응답 제어신호(VFAST)를 디스에이블시킬 수 있다. 과도응답 제어신호(VFAST)가 디스에이블되면 스위칭 직류-직류 변환기(100)는 정상 동작 모드에서 동작할 수 있다.

도 9를 참조하면, 벅 컨버(100)의 직류 출력전압(VOUT)이 증가하여 이상 동작이 감지되고, 비교 출력신호(VCOMP)가 계속하여 로직 "1" 상태를 가지면, 과도응답 제어신호(VFAST)가 인에이블되고, 벅 컨버터(100)는 빠른 과도응답 동작 모드로 동작할 수 있다. 이후, 듀티 신호(VDUTY)의 상승 에지에서 펄스폭 변조 신호(VPWM)를 샘플링하고, 샘플링 결과 펄스폭 변조 신호(VPWM)의 로직 상태가 제 1 상태에서 제 2 상태로 바뀌면 과도응답 피드백 회로(150)는 과도응답 제어신호(VFAST)를 디스에이블시킬 수 있다. 도 9의 예에서, 펄스폭 변조 신호(VPWM)의 로직 상태가 로직 "1"에서 로직 "0"으로 바뀌고, 과도응답 제어신호(VFAST)는 디스에이블되는 것을 알 수 있다. 따라서, 스위칭 직류-직류 변환기(100)는 정상 동작 모드에서 동작할 수 있다.

도 10은 본 발명의 다른 하나의 실시예에 따른 듀얼 모드 벅 컨버터(200)를 나타내는 회로도이다.

도 10의 듀얼 모드 벅 컨버터(200)는 도 1의 듀얼 모드 벅 컨버터(100)에서 피드백 회로를 구성하는 저항(RF1)의 양단에 직렬 연결된 저항(RZ2)과 커패시터(CZ2)가 연결된 구조를 갖는다. 도 8의 구조를 갖는 듀얼 모드 벅 컨버터(200)는 직류 출력전압(VOUT)의 노이즈를 감소시킬 수 있다.

도 11은 본 발명의 또 다른 하나의 실시예에 따른 듀얼 모드 벅 컨버터(300)를 나타내는 회로도이다.

도 1의 듀얼 모드 벅 컨버터(100)에서 제 1 비교기(130)는 제 1 피드백 전압(VEA)을 램프 신호(VRAMP)와 비교하여 펄스폭 변조 신호(VPWM)를 발생하는 데 비해, 도 11의 듀얼 모드 벅 컨버터(300)의 비교기(130a)는 제 1 피드백 전압(VEA)을 제 2 기준전압(VREF2)과 비교하여 펄스폭 변조 신호(VPWM)를 발생한다. 비교기(130a)를 제외한 도 9의 나머지 회로 구성은 도 1의 회로 구성과 동일하다.

도 12는 본 발명의 또 다른 하나의 실시예에 따른 듀얼 모드 벅 컨버터(400)를 나타내는 회로도이다. 도 12의 듀얼 모드 벅 컨버터(400)는 전력 변환부의 구성이 도 1의 회로와 다르다. 도 12의 전력 변환부는 PMOS 트랜지스터(MP1), 다이오드(D1), 인덕터(L1) 및 커패시터(CO)를 포함할 수 있다.

PMOS 트랜지스터(MP1)는 직류 입력전압(VIN)이 인가되는 제 1 노드(N1)와 제 2 노드(N2) 사이에 연결되고, 제 1 스위치 구동신호(PDRV)에 응답하여 동작한다. 다이오드(D1)는 제 2 노드(N2)와 접지 사이에 연결된다. 인덕터(L1)는 제 2 노드(N2)와 출력 노드(N3) 사이에 연결되고, 커패시터(CO)는 출력 노드(N3)와 접지 사이에 연결된다.

도 13은 본 발명의 하나의 실시예에 따른 듀얼 모드 부스트(boost) 컨버터(500)를 나타내는 회로도이다.

도 13을 참조하면, 듀얼 모드 부스트 컨버터(500)는 스위치 구동부 및 전력 변환부를 포함할 수 있다.

전력 변환부는 스위치 구동신호들(PDRV, NDRV) 및 직류 입력전압(VIN)에 기초하여 직류 출력전압(VOUT)을 발생한다. 스위치 구동부는 직류 출력전압(VOUT)에 대해 주파수 보상을 수행하여 제 1 피드백 전압(VEA)을 발생하고, 제 1 피드백 전압(VEA)을 기준전압(VREF2)과 비교하여 펄스폭 변조 신호(VPWM)를 발생하고, 직류 출력전압(VOUT)을 기준전압(VREF1)과 비교하여 비교 출력신호(VCOMP)를 발생하고, 정상 동작시 펄스폭 변조 신호(VPWM)에 기초하여 스위치 구동신호들(PDRV, NDRV)을 발생하고, 비정상 동작시 비교 출력신호(VCOMP)에 기초하여 스위치 구동신호들(PDRV, NDRV)을 발생한다.

상기 비정상 동작은 부하전류의 변화에 기인하여 직류 출력전압(VOUT)의 전압 레벨이 순간적으로 변화하는 것을 포함할 수 있다.

전력 변환부는 직류 입력전압(VIN)이 인가되는 제 1 노드(N11)와 제 2 노드(N12) 사이에 연결된 인덕터(L2), 제 2 노드(N12)와 출력 노드(N13) 사이에 연결되고 제 1 스위치 구동신호(PDRV)에 응답하여 동작하는 PMOS 트랜지스터(MP2), 제 2 노드(N12)와 접지 사이에 연결되고 제 2 스위치 구동신호(NDRV)에 응답하여 동작하는 NMOS 트랜지스터(MN2), 및 출력 노드(N13)와 접지 사이에 연결된 커패시터(CO)를 포함할 수 있다.

스위치 구동부는 전압 분배 회로, 주파수 보상 회로, 제 1 비교기(530), 과도응답 피드백 회로(550), 신호 발생기(160) 선택 회로(520) 및 게이트 드라이버(510)를 포함할 수 있다.

전압 분배 회로는 피드백 저항들(RF1, RF2)로 구성되며 직류 출력전압(VOUT)을 분배하여 제 1 전압신호를 발생한다. 신호 발생기(560)는 직류 입력전압(VIN) 및 제 1 기준전압(VREF1)에 기초하여 클럭 신호(CLK), 및 직류 입력전압(VIN)의 크기에 따라 변화되는 듀티 비를 갖는 듀티 신호(VDUTY)를 발생할 수 있다. 주파수 보상 회로는 상기 제 1 전압신호에 대해 주파수 보상을 수행하여 제 1 피드백 전압(VEA)을 발생한다. 제 1 비교기(530)는 제 1 피드백 전압(VEA)을 기준전압(VREF2)와 비교하여 펄스폭 변조 신호(VPWM)를 발생한다. 과도응답 피드백 회로(550)는 직류 출력전압(VOUT)을 기준전압(VREF1)과 비교하여 비교 출력신호(VCOMP)를 발생하고, 펄스폭 변조 신호(VPWM) 및 비교 출력신호(VCOMP)에 기초하여 과도응답 제어신호(VFAST)를 발생한다. 선택 회로(520)는 과도응답 제어신호(VFAST)에 응답하여 펄스폭 변조 신호(VPWM)와 비교 출력신호(VCOMP) 중에서 하나를 선택하여 게이트 제어신호(VG)로서 출력한다. 게이트 드라이버(510)는 게이트 제어신호(VG)에 기초하여 스위치 구동신호들(PDRV, NDRV)을 발생한다.

주파수 보상회로는 에러 앰프(error amplifier)(540), 제 1 커패시터(CZ1), 제 1 저항(RZ1) 및 제 2 커패시터(CP)를 포함할 수 있다.

에러 앰프(540)는 상기 제 1 전압신호가 인가되는 제 1 입력단자, 제 1 기준전압(VREF1)이 인가되는 제 2 입력단자를 갖고, 상기 제 1 전압신호와 기준전압(VREF1)의 차이를 증폭하여 제 1 피드백 전압(VEA)을 발생한다. 제 1 커패시터(CZ1) 및 제 1 저항(RZ1)은 에러 앰프(140)의 제 1 입력단자와 에러 앰프(540)의 출력단자 사이에 서로 직렬로 연결된다. 제 2 커패시터(CP)는 에러 앰프(540)의 제 1 입력단자와 에러 앰프(540)의 출력단자 사이에 연결된다.

부스트 컨버터(500)의 출력 노드(N13)와 접지 사이에 부하(RL)가 연결될 수 있다.

도 13의 부스트 컨버터(500)의 동작은 다음과 같다.

먼저, 제 2 스위치 구동신호(NDRV)가 활성화되고 제 1 스위치 구동신호(PDRV)가 비활성화되면, NMOS 트랜지스터(MN2)는 턴-온되고 PMOS 트랜지스터(MP2)는 턴-오프된다. 따라서, 인덕터(L2) 및 NMOS 트랜지스터(MN2)를 통해 인덕터 전류(IL)가 흐른다. 이때, 인덕터(L2)는 전기 에너지를 전류에 대응하는 자기 에너지 형태로 변환하여 저장한다. 따라서, 제 2 스위치 구동신호(NDRV)가 활성화 구간이 길어질수록 인덕터(L2)에 저장되는 자기 에너지도 점차 증가한다.

다음, 제 2 스위치 구동신호(NDRV)가 비활성화되고 제 1 스위치 구동신호(PDRV)가 활성화되면, NMOS 트랜지스터(MN2)는 턴-오프되고 PMOS 트랜지스터(MP2)는 턴-온된다. 따라서, 인덕터(L2)의 전류는 PMOS 트랜지스터(MP2) 및 피드백 저항들(RF1, RF2)으로 구성된 피드백 회로를 통해 흐른다. 또한, 인덕터 전류는 커패시터(CO)를 충전시킨다. 여기서, 인덕터(L2)에 저장된 자기 에너지는 증가할 때와 동일한 속도로 감소한다.

부스트 컨버터(500)는 제 2 스위치 구동신호(NDRV)의 듀티 비가 높아지면 인덕터(L2)의 기전력을 증가시켜 직류 출력전압(VOUT)을 증가시키고, 제 2 스위치 구동신호(NDRV)의 듀티 비가 낮아지면 인덕터(L2)의 기전력을 감소시켜 직류 출력전압(VOUT)을 감소시킨다.

도 13에 도시된 바와 같이, 직류 출력전압(VOUT)을 분배한 피드백 전압의 크기에 따라 제 1 스위치 구동신호(PDRV) 및 제 2 스위치 구동신호(NDRV)의 듀티 비가 변화된다.

도 14는 도 13에 도시된 부스트 컨버터(500)의 동작을 설명하기 위한 타이밍도이다.

도 14를 참조하면, 부스트 컨버(500)의 직류 출력전압(VOUT)이 감소하여 이상 동작이 감지되고, 비교 출력신호(VCOMP)가 계속하여 로직 "0" 상태를 가지면, 과도응답 제어신호(VFAST)가 인에이블되고, 부스트 컨버터(500)는 빠른 과도응답 동작 모드로 동작할 수 있다. 이후, 듀티 신호(VDUTY)의 상승 에지에서 펄스폭 변조 신호(VPWM)를 샘플링하고, 샘플링 결과 펄스폭 변조 신호(VPWM)의 로직 상태가 제 1 상태에서 제 2 상태로 바뀌면 과도응답 피드백 회로(150)는 과도응답 제어신호(VFAST)를 디스에이블시킬 수 있다. 도 14의 예에서, 펄스폭 변조 신호(VPWM)의 로직 상태가 로직 "0"에서 로직 "1"으로 바뀌고, 과도응답 제어신호(VFAST)는 디스에이블되는 것을 알 수 있다. 따라서, 부스트 컨버터(500)는 정상 동작 모드에서 동작할 수 있다.

도 15는 본 발명의 다른 하나의 실시예에 따른 듀얼 모드 부스트 컨버터(600)를 나타내는 회로도이다. 도 15의 듀얼 모드 부스트 컨버터(600)는 전력 변환부의 구성이 도 13의 회로와 다르다. 도 15의 전력 변환부는 인덕터(L2), NMOS 트랜지스터(MN2), 다이오드(D2), 및 커패시터(CO)를 포함할 수 있다.

NMOS 트랜지스터(MN2)는 제 2 노드(N12)와 접지 사이에 연결되고, 제 2 스위치 구동신호(NDRV)에 응답하여 동작한다. 다이오드(D2)는 제 2 노드(N12)와 추력 노드(N13) 사이에 연결된다. 인덕터(L2)는 직류 입력전압(VIN)이 인가되는 제 1 노드(N11)와 제 2 노드(N12) 사이에 연결되고, 커패시터(CO)는 출력 노드(N13)와 접지 사이에 연결된다.

도 16은 본 발명의 하나의 실시예에 따른 듀얼 모드 스위칭 직류-직류 (DC-DC) 변환기의 제어 방법을 나타내는 흐름도이다.

도 16을 참조하면, 본 발명의 하나의 실시예에 따른 스위칭 직류-직류 (DC-DC) 변환기의 제어 방법은 다음의 동작을 포함할 수 있다.

1) 직류 출력전압에 대해 주파수 보상을 수행하여 제 1 피드백 전압을 발생한다 (S1).

2) 상기 제 1 피드백 전압을 비교 입력신호와 비교하여 펄스폭 변조 신호를 발생한다 (S2).

3) 상기 직류 출력전압을 제 1 기준전압과 비교하여 비교 출력신호를 발생한다 (S3).

4) 정상 동작시 상기 펄스폭 변조 신호에 기초하여 스위치 구동신호를 발생하고, 비정상 동작시 상기 비교 출력신호에 기초하여 상기 스위치 구동신호를 발생한다 (S4).

5) 상기 스위치 구동신호 및 상기 직류 입력전압에 기초하여 상기 직류 출력전압을 발생한다 (S5).

도 17은 도 16의 듀얼 모드 스위칭 직류-직류 변환기의 제어 방법에서, 스위치 구동신호를 발생하는 단계를 나타내는 흐름도이다.

도 17을 참조하면, 본 발명의 하나의 실시예에 따른 스위치 구동신호를 발생하는 방법은 다음의 동작을 포함할 수 있다.

1) 클럭신호의 한 주기 동안 상기 비교 출력신호의 상승 에지(rising edge)를 검출한다 (S41).

2) 비교 출력신호의 상승 에지가 존재하는지를 판단한다 (S42).

3) 비교 출력신호의 상승 에지가 존재하면, 과도응답 제어신호를 디스에이블시키고, 펄스폭 변조 신호에 기초하여 스위치 구동신호의 듀티 사이클을 제어한다 (S43).

4) 비교 출력신호의 상승 에지가 존재하지 않으면, 과도응답 제어신호를 인에이블시키고, 비교 출력신호에 기초하여 스위치 구동신호의 듀티 사이클을 제어한다 (S47).

5) 비교 출력신호의 값이 "0"인지를 판단한다 (S44).

6) 비교 출력신호의 값이 "0"이 아니면, 듀티 신호의 상승 에지(edge)에서 펄스폭 변조 신호의 값이 "0"인지를 판단한다 (S45).

7) 듀티 신호의 상승 에지(edge)에서 펄스폭 변조 신호의 값이 "0"이면, S47을 수행하고, 듀티 신호의 상승 에지(edge)에서 펄스폭 변조 신호의 값이 "0"이 아니면, S43을 수행한다.

8) 비교 출력신호의 값이 "0"이면, 듀티 신호의 상승 에지(edge)에서 펄스폭 변조 신호의 값이 "1"인지를 판단한다 (S46).

9) 듀티 신호의 상승 에지(edge)에서 펄스폭 변조 신호의 값이 "1"이면, S47을 수행하고, 듀티 신호의 상승 에지(edge)에서 펄스폭 변조 신호의 값이 "1"이 아니면, S43을 수행한다.

도 18 및 도 19는 본 발명의 실시예에 따른 스위칭 직류-직류 변환기의 과도 응답 특성을 나타내는 시뮬레이션도들이다. 도 18은 직류 입력전압(VIN)이 3.3 V, 직류 출력전압(VOUT)이 1.2V인 경우에 벅 컨버터의 부하 전류가 500mA에서 1mA로 증가했다가 다시 500mV로 감소할 때, 직류 출력전압(VOUT)의 파형을 나타낸다. 도 19는 직류 입력전압(VIN)이 3.3 V, 직류 출력전압(VOUT)이 2.1V인 경우에 벅 컨버터의 부하 전류가 500mA에서 1mA로 증가했다가 다시 500mV로 감소할 때, 직류 출력전압(VOUT)의 파형을 나타낸다.

도 18 및 19를 참조하면, 실시예들에 따른 스위칭 직류-직류 변환기의 직류 출력전압(VOUT)은 듀티기반(duty-based) 과도응답 제어회로(151)를 포함하여, 정상 동작 모드와 비정상 동작 모드에서 다른 피드백 경로를 사용함으로, 종래의 스위칭 직류-직류 변환기에 비해 직류 출력전압의 변동(fluctuation)이 감소하고 회복시간(recovery time)이 감소함을 알 수 있다.

본 발명은 파워 변환기에 적용이 가능하며, 특히 스위칭 직류-직류 변환기에적용이 가능하다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100, 200, 300, 400: 벅 컨버터
110, 510: 게이트 드라이버
120, 520: 선택 회로
130, 530: 비교기
140, 540: 에러 앰프
150, 550: 과도응답 피드백 회로
160, 560: 신호 발생기
500, 600: 부스트 컨버터

Claims (10)

1. 스위치 구동신호 및 직류 입력전압에 기초하여 직류 출력전압을 발생하는 전력 변환부; 및
   상기 직류 출력전압에 대해 주파수 보상을 수행하여 제 1 피드백 전압을 발생하고, 상기 제 1 피드백 전압을 비교 입력신호와 비교하여 펄스폭 변조 신호를 발생하고, 상기 직류 출력전압을 제 1 기준전압과 비교하여 비교 출력신호를 발생하고, 정상 동작시 상기 펄스폭 변조 신호에 기초하여 상기 스위치 구동신호를 발생하고, 비정상 동작시 상기 비교 출력신호에 기초하여 상기 스위치 구동신호를 발생하는 스위치 구동부를 포함하고,
   상기 스위치 구동부는:
   상기 직류 출력전압을 분배하여 제 1 전압신호를 발생하는 전압 분배 회로;
   상기 직류 입력전압 및 상기 제 1 기준전압에 기초하여 램프 신호, 클럭신호, 및 상기 직류 입력전압의 크기에 따라 변화되는 듀티 비를 갖는 듀티 신호를 발생하는 신호 발생기;
   상기 제 1 전압신호에 대해 주파수 보상을 수행하여 상기 제 1 피드백 전압을 발생하는 주파수 보상 회로;
   상기 제 1 피드백 전압을 상기 램프 신호와 비교하여 상기 펄스폭 변조 신호를 발생을 발생하는 제 1 비교기;
   상기 직류 출력전압을 상기 제 1 기준전압과 비교하여 상기 비교 출력신호를 발생하고, 상기 클럭신호, 상기 듀티 신호, 상기 펄스폭 변조 신호 및 상기 비교 출력신호에 기초하여 과도응답 제어신호를 발생하는 과도응답 피드백 회로;
   상기 과도응답 제어신호에 응답하여 상기 펄스폭 변조 신호와 상기 비교 출력신호 중에서 하나를 선택하여 게이트 제어신호로서 출력하는 선택 회로; 및
   상기 게이트 제어신호에 기초하여 상기 스위치 구동신호를 발생하는 게이트 드라이버를 포함하는 것을 특징으로 하는 스위칭 직류-직류 변환기.
2. 제 1 항에 있어서,
   상기 비정상 동작은 부하전류의 변화에 기인하여 상기 직류 출력전압의 전압 레벨이 순간적으로 변화하는 것을 포함하는 것을 특징으로 하는 스위칭 직류-직류 변환기.
3. 삭제
4. 제 1 항에 있어서, 상기 신호 발생기는
   상기 램프 신호를 하한 값(lower limit)과 비교하여 제 1 비교 출력을 발생하는 제 1 비교기;
   상기 램프 신호를 상한 값(upper limit)과 비교하여 제 2 비교 출력을 발생하는 제 2 비교기;
   상기 제 1 비교 출력과 상기 제 2 비교 출력에 기초하여 상기 클럭신호를 발생하는 플립플롭; 및
   상기 램프 신호를 상기 직류 입력전압의 크기에 따라 듀티 비(duty ratio)가 변화하는 제 1 전압신호와 비교하여 상기 듀티 신호를 발생하는 제 3 비교기를 포함하는 것을 특징으로 하는 스위칭 직류-직류 변환기.
5. 제 1 항에 있어서, 상기 과도응답 피드백 회로는
   상기 직류 출력전압을 상기 제 1 기준전압과 비교하여 상기 비교 출력신호를 발생하는 제 2 비교기; 및
   상기 클럭신호, 상기 듀티 신호, 상기 펄스폭 변조 신호 및 상기 비교 출력신호에 기초하여 상기 과도응답 제어신호를 발생하는 듀티기반(duty-based) 과도응답 제어회로를 포함하는 것을 특징으로 하는 스위칭 직류-직류 변환기.
6. 제 1 항에 있어서, 상기 과도응답 피드백 회로는
   상기 클럭신호의 한 주기 동안 상기 비교 출력신호의 펄스가 발생하지 않는 경우, 상기 과도응답 제어신호를 인에이블시키는 것을 특징으로 하는 스위칭 직류-직류 변환기.
7. 제 1 항에 있어서,
   상기 과도응답 제어신호가 인에이블되면 상기 비교 출력신호가 상기 게이트 제어신호로서 출력되고, 상기 과도응답 제어신호가 디스에이블되면 상기 펄스폭 변조 신호가 상기 게이트 제어신호로서 출력되는 것을 특징으로 하는 스위칭 직류-직류 변환기.
8. 제 1 항에 있어서,
   상기 과도응답 제어신호가 인에이블되면 상기 스위칭 직류-직류 변환기는 빠른 과도응답 특성을 갖는 것을 특징으로 하는 스위칭 직류-직류 변환기.
9. 제 1 항에 있어서,
   상기 스위칭 직류-직류 변환기가 빠른 과도응답 동작 모드로 동작하다가 상기 듀티 신호의 상승 에지에서 상기 펄스폭 변조 신호를 샘플링하고, 샘플링 결과 상기 펄스폭 변조 신호의 로직 상태가 제 1 상태에서 제 2 상태로 바뀌면 상기 과도응답 피드백 회로는 상기 과도응답 제어신호를 디스에이블시키는 것을 특징으로 하는 스위칭 직류-직류 변환기.
10. 스위치 구동부가, 직류 출력전압에 대해 주파수 보상을 수행하여 제 1 피드백 전압을 발생하는 단계;
    상기 스위치 구동부가, 상기 제 1 피드백 전압을 비교 입력신호와 비교하여 펄스폭 변조 신호를 발생하는 단계;
    상기 스위치 구동부가, 상기 직류 출력전압을 제 1 기준전압과 비교하여 비교 출력신호를 발생하는 단계;
    상기 스위치 구동부가, 정상 동작시 상기 펄스폭 변조 신호에 기초하여 스위치 구동신호를 발생하고, 비정상 동작시 상기 비교 출력신호에 기초하여 상기 스위치 구동신호를 발생하는 단계; 및
    전력 변환부가, 상기 스위치 구동신호 및 직류 입력전압에 기초하여 상기 직류 출력전압을 발생하는 단계를 포함하고,
    상기 스위치 구동부는:
    상기 직류 출력전압을 분배하여 제 1 전압신호를 발생하는 전압 분배 회로;
    상기 직류 입력전압 및 상기 제 1 기준전압에 기초하여 램프 신호, 클럭신호, 및 상기 직류 입력전압의 크기에 따라 변화되는 듀티 비를 갖는 듀티 신호를 발생하는 신호 발생기;
    상기 제 1 전압신호에 대해 주파수 보상을 수행하여 상기 제 1 피드백 전압을 발생하는 주파수 보상 회로;
    상기 제 1 피드백 전압을 상기 램프 신호와 비교하여 상기 펄스폭 변조 신호를 발생을 발생하는 제 1 비교기;
    상기 직류 출력전압을 상기 제 1 기준전압과 비교하여 상기 비교 출력신호를 발생하고, 상기 클럭신호, 상기 듀티 신호, 상기 펄스폭 변조 신호 및 상기 비교 출력신호에 기초하여 과도응답 제어신호를 발생하는 과도응답 피드백 회로;
    상기 과도응답 제어신호에 응답하여 상기 펄스폭 변조 신호와 상기 비교 출력신호 중에서 하나를 선택하여 게이트 제어신호로서 출력하는 선택 회로; 및
    상기 게이트 제어신호에 기초하여 상기 스위치 구동신호를 발생하는 게이트 드라이버를 포함하는 것을 특징으로 하는 스위칭 직류-직류 변환기의 제어 방법.

Images