JP2005110390A

JP2005110390A - スイッチング電源

Info

Publication number: JP2005110390A
Application number: JP2003339326A
Authority: JP
Inventors: Masaki Oshima; 正樹大島; Yukihiro Nozaki; 幸弘野崎; Haruo Watanabe; 晴夫渡辺
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2003-09-30
Filing date: 2003-09-30
Publication date: 2005-04-21
Anticipated expiration: 2023-09-30
Also published as: JP4293354B2

Abstract

【課題】本発明は、電流波形のアンバランスを抑制し、安定な制御特性を有する新規のスイッチング電源を提供する。
【解決手段】出力電圧を検出して、入力側に設けたメインスイッチＱ１に制御信号を出力する電流モード制御の制御回路５を備え、この制御回路５に出力電圧検出手段とインダクタ電流検出手段８と２次曲線または２次曲線に類似した補償波形が発生する第１の補償波形発生手段１７とこれらの波形を合成する手段１９を備えたスイッチング電源であって、制御回路５は、出力電圧検出手段で検出した信号とインダクタ電流検出手段８で検出した信号と補償波形発生手段６２から得られた補償波形とを合成し２つの信号を生成し、合成して得られた２つの信号を比較してメインスイッチＱ１に出力する比較手段１１とを備えてあることを特徴とするスイッチング電源。
【選択図】図１

Description

本発明は、スイッチング電源に関するものであり、特に固定スイッチング周波数の発信器を有する電流モード又は電流リップルモードの制御回路に関する。特に補償波形を用いて出力電圧を安定制御するスイッチング電源に関する。

従来の負荷変動に対して高速に応答させるスイッチング電源を図２１に示す。このスイッチング電源は、メインスイッチＱ１と整流スイッチＱ２とを備えた同期整流回路であり、インダクタ３、負荷４、及び出力コンデンサ２１を備えてある。

出力電圧Ｖoutを検出して、入力側に設けたメインスイッチＱ１及び整流スイッチＱ２に制御信号を出力する制御回路５を備えてある。制御回路５は出力電圧検出手段６１を備え、この出力電圧検出手段６１は誤差増幅器１２を備えてあり、この誤差増幅器１２の検出入力端子と出力端子間に抵抗１４とコンデンサ２０との直列回路からなる補償回路を接続してあるとともに、誤差増幅器１２の基準入力端子に基準電圧部１３を接続し、検出電圧と基準電圧Ｖrefとを比較増幅する。

誤差増幅器１２の出力端子は比較器１１の負側の入力端子に接続し、比較器１１の正側の入力端子には、インダクタ電流に三角波補償波形を加算器９で加えた信号を入力する。比較器１１は、誤差増幅器２１の出力信号と、インダクタ電流に三角波補償波形を加えた信号とを比較する。三角波電圧発生手段６５は、コンデンサ２０とスイッチ素子Ｑ３との並列回路に定電流回路７を接続する。スイッチ素子Ｑ３のドレイン電圧が図２２のＶｄｓ＿Ｑ３波形で三角波となる。この比較器１４の出力をフリップフロップ回路６のリセット端子に接続し、このフリップフロップ回路６のセット端子にクロック回路１０及び入力電圧信号のオン・オフをするスイッチ素子Ｑ３を接続して、このフリップフロップ回路１６からスイッチング電源のメインスイッチＱ１及び整流スイッチＱ２のゲート端子に接続し、制御信号をメインスイッチＱ１のゲート端子又は整流スイッチＱ２のゲート端子に出力する（例えば、特許文献１参照。）。
特開平１０−２２５１０５号公報（第７−８頁、第６図）

その場合の動作波形を図２２に示す。図２２では波形は上から順に、クロック信号、補償三角波、インダクタ電流、インダクタ電流信号に補償三角波を加えた波形となる。図２２の波形を見れば分かる様に、補償三角波は毎周期０からスタートしている。その為インダクタ電流にアンバランス等低周波成分の発振が入ってもインダクタ電流で補償するだけであった。その為インダクタ電流のアンバランスに対する復元力が十分でなかった。ただしここで言う低周波とは、スイッチング周波数に比べた場合のもので、例えばスイッチング周波数の１／５の周波数を仮定している。

また、誤差増幅器のループ利得が０ｄＢになる周波数がスイッチング周波数に近づくような高周波とする様な手段がある。例えば、誤差増幅器のループ利得が０ｄＢになる周波数をスイッチング周波数の１０分の１以上にしたり、前記周波数をスイッチング周波数と等しくする場合もある。

しかし、低周波発振が発生し易いと言う問題があった。また、従来の補償三角波は０スタートの毎周期同一の波形である為、電流波形のアンバランスを打ち消す作用が十分でなかった。

本発明は、上記問題に鑑みてなされたものであり、電流波形のアンバランスを抑制する新規のスイッチング電源を提供する。

上記課題を解決するために、本発明スイッチング電源は、出力電圧を検出して、入力側に設けたメインスイッチに制御信号を出力する電流モード制御の制御回路を備え、この制御回路に出力電圧検出手段とインダクタ電流検出手段と２次曲線または２次曲線に類似した補償波形が発生する第１の補償波形発生手段とこれらの波形を合成する手段を備えたスイッチング電源であって、前記制御回路は、前記出力電圧検出手段で検出した信号と前記インダクタ電流検出手段で検出した信号と前記補償波形発生手段から得られた補償波形とを合成し２つの信号を生成し、合成して得られた２つの信号を比較して前記メインスイッチに出力する比較手段とを備えてある。

前記制御回路は、コンデンサと抵抗の直列回路を有する三角波発生手段を有し、前記直列回路をメインスイッチとインダクタの交点と出力電圧の負極との間に挿入し、前記コンデンサの電圧信号を第２の補償波形として用いる様にしてある。

前記インダクタ電流検出手段の信号が、メインスイッチの電流を検出した信号からなる。

前記第２の補償波形を生成する、コンデンサと抵抗の直列回路を有する三角波発生手段を、前記インダクタに並列に接続し、前記コンデンサの電圧信号を第２の補償波形として用いている。

前記合成手段が、加算回路又は引き算回路を含む様に構成されている。

前記合成手段が、サンプリング回路を含む様に構成されている。

前記第１の補償波形発生手段の出力信号が、インダクタ電流を積分した波形である。

前記第１の補償波形発生手段の出力信号が、ダイオードと抵抗の直列回路を複数並列接続した回路で合成されている。

前記第１の補償波形発生手段の出力信号が、ＦＥＴの飽和領域のゲート電圧ドレイン電流特性で合成されている。

前記第１の補償波形発生手段または前記合成手段が、掛け算回路を含んで構成されている。

本発明によれば、誤差増幅器の位相補償コンデンサを小さくし、誤差増幅器のループ利得が０ｄBになる周波数がスイッチング周波数に近づくような高周波にしても、インダクタ電流の低周波振動が起き難くなり、補償波形を用いることによりスイッチング周波数に近いループ応答周波数を持った高速応答なスイッチング電源が実現できる効果がある。これにより、小型で高信頼の電源が安価に実現できる効果がある。

発明を実施するための最良の形態の回路図を図１に示す。図１図示のスイッチング電源は、メインスイッチＱ１と整流スイッチＱ２とを備えた同期整流回路であり、インダクタ３、負荷４、出力コンデンサ２１を備えてある。また、出力電圧Ｖoutを検出して、入力側に設けたメインスイッチＱ１及び整流スイッチＱ２に制御信号を出力する制御回路５を備えてある。

制御回路５は、スイッチング電源の出力電圧を検出する出力電圧検出手段６１を備えてある。この出力電圧検出手段６１は、誤差増幅器１２を備え、この誤差増幅器１２の検出端子はスイッチング電源の出力側に接続し、誤差増幅器１２の基準端子は基準電圧部１３に接続し、検出電圧と基準電圧Ｖrefとを比較増幅して出力するように構成してある。

制御回路５は三角波の補償波形が発生する第２の補償波形発生手段６２を備えてある。この実施形態では、整流スイッチＱ２と並列に抵抗１４とコンデンサ１５との直列回路を接続してあり、この直列回路を構成するコンデンサ１５の電圧を補償波形として使用するようにしてある。また、抵抗１４の他端にサンプリング回路１６を接続し、前記コンデンサ１５の両端に発生する三角波形のサンプリング値を第２の補償波形として用いるように構成してある。

制御回路５は２次曲線に類似した補償波形が発生する第１の補償波形発生手段１７を備えてある。この実施形態では、第１の補償波形を発生する２次曲線発生回路１７は、例えば図４に示すような回路構成になっている。図４の回路は２次曲線発生回路の第１の例で、インダクタ電流信号を積分しvout1端子に出力している。vout1端子に、図５のvout1（実線）の波形を発生する。図５は図４の回路の動作波形で、Ｃｌｏｃｋは発信器１０の出力信号である。ＩＬはインダクタ３を流れる電流信号である。vout1の波形はＩＬを積分した波形となっている。vout1はＣｌｏｃｋ信号が発生する度に０Ｖにリセットされる。

第１の補償波形と第２の補償波形のサンプリング値は加算器９で加えられる。このスイッチング電源はインダクタ３の電流を検出するインダクタ電流検出手段８を備えてある。このインダクタ電流検出手段８の出力信号と加算器９の出力信号とは波形合成手段である加算器１９に接続される。この加算器１９でインダクタ電流信号に、第１の補償波形と第２の補償波形の和を加えて、信号を合成するようにしてある。

制御回路５は比較手段である比較器１１を設けてある。この比較器１１の検出端子は出力電圧検出手段６１の誤差増幅器１２の出力と接続し、この比較器１１の基準端子に加算器１９の出力を接続してある。この比較器１１の出力端子はフリップフロップ回路６のリセット端子に接続し、このフリップフロップ回路６のセット端子にはクロック回路１０を接続してある。このフリップフロップ回路６の出力端子はメインスイッチＱ１に接続し、反転させた出力端子は整流スイッチＱ２に接続してある。

以上のように構成されたスイッチング電源は以下のように作用する。先ず、メインスイッチＱ１がオン、オフすると、負荷４に電力が供給される。このときの出力電圧を出力電圧検出回路６１で検出し、誤差増幅器１２で出力電圧と基準電圧とを比較増幅する。比較増幅された信号は比較器１１の検出端子に誤差増幅出力信号として送信する。

第２の補償波形発生手段６２に発生する三角波形のサンプリング値を第２の補償波形とし、第１の補償波形発生手段１７から２次曲線に類似した補償波形が発生し、加算器９で第２の補償波形と加算される。加算された信号は、インダクタ電流検出段８で検出された信号と加算器１９で加算される。加算器１９の出力は比較器１１の基準端子に入力され、制御ループを安定で応答特性の良いものにしている。

出力電圧変動ΔVoと比較されるインダクタ電流信号も同一の次元を持つ事が好ましい。一般に下記の通りに表される。

インダクタ電流ILは時間ｔの１次関数なのでILの時間ｔによる積分値は時間ｔの２次関数となる。出力電圧変動ΔVoと比較されるインダクタ電流の信号量は２次曲線が安定な制御特性を与える。

本発明の制御回路を用いる事により、インダクタ電流の低周波振動成分を、第２の補償波形により抑え、出力電圧変動ΔVoを第１の補償波形により最小の変動量に抑える効果がある。

この実施形態の動作波形を図２に示してある。この波形は上から、発信器１０の出力電圧、コンデンサ１５の電圧VC15、第１の補償波形の２次曲線の電圧波形とコンデンサ１５の電圧のサンプリング値VC15splの和、誤差増幅器出力（一点鎖線）、インダクタ電流波形ILと２次曲線とVC15splの和の電圧波形（実線）、リセット信号である。

定常動作の為、インダクタ電流波形ILに低周波成分が無いので、VC15splは０Vである。インダクタ電流波形ILと２次曲線とVC15splの和の電圧波形（実線）と誤差増幅器出力（一点鎖線）の交点でリセット信号が発生し主スイッチのオン幅を決めて出力を安定化制御している。

図１の回路でインダクタ電流波形ILに低周波発振成分が乗っている場合の動作波形を図３に示してある。図３の波形は上から、スイッチとインダクタの交点の電圧VL、コンデンサ１５の電圧VC15、第１の補償波形の２次曲線の電圧波形とコンデンサ１５の電圧のサンプリング値VC15splの和の波形、インダクタ電流ILである。補償波形にスイッチング周波数より低周波の周波数成分が乗っている。これにより、コンデンサ１５の電圧を補償三角波に使うと、低周波発振成分（破線）を拡大して制御する事になり、インダクタ電流ILのアンバランスを抑制するのが容易となる。

図６は、第１の補償波形である２次曲線を発生する回路１７の第２の例を示してある。図６でブロック回路３９がのこぎり波波形発生回路で、ブロック回路６３が電圧電流変換回路である。ブロック回路６３とスイッチＱ５とコンデンサ２０とで積分回路を構成する。

図６の回路の動作波形を図７に示す。図７は、上から、発信器１０の出力電圧、のこぎり波波形発生回路３９の出力電圧vout+（実線）とvout-（一点鎖線）、２次曲線電圧vout1である。発信器１０の信号がリセットされる度に２次曲線電圧が出力される。

図８の回路は、第１の補償波形である２次曲線を発生する回路１７の第３の例である。三角波電圧発生回路２９とダイオード４１、４２、４３と抵抗４４、４５、４６、４７、４８の回路から構成され、vout1端子に図７のような２次曲線電圧に近似された折れ線に近い形状の波形が出力される。三角波電圧発生回路２９は図２１のブロック回路６５と同じである。

図８の回路で抵抗４４の値は大きめだが、抵抗４５、４６、４７の値は、ほぼ同じ値に作られる事が望ましい。またダイオード４１、４２、４３は、電流が流れ始める時の順方向電圧が比例するように作られている事が望ましい。例えばダイオード４２のＶＦはダイオード４１のＶＦの２倍、ダイオード４３のＶＦはダイオード４１のＶＦの３倍となる事が望ましい。表面不純物濃度を変えたショットキバリアダイオードがこれに適している。

図９の回路は、第１の補償波形である２次曲線を発生する回路１７の第４の例を示す。三角波電圧発生回路２９と定電圧回路５１、ＦＥＴ素子Ｑ７、電源ＶＤＤと負荷抵抗１４から成る。出力される２次曲線波形は抵抗１４の両端の電圧またはＱ７を流れるドレイン電流が２次曲線波形になる。三角波発生回路はブロック回路６５に類似しているがコンデンサ２０とスイッチＱ３がアース接地でなく、定電圧回路５１に接続されている点が異なる。

一般にＦＥＴの飽和領域のゲート電圧Vgs、ドレイン電流Ids特性は
Ids＝β/2*（Vgs―Vth）² ．．．．．（２）
となっている。βは定数、Vthはしきい値電圧。よって、図９の定電圧回路５１の電圧値をＱ７のしきい値電圧Vthとする事で、IdsはVgsの２次関数となる。ここでＱ７のVgsに三角波を入れると、２次曲線のドレイン電流Idsが流れる。

図１０の回路は、第１の補償波形である２次曲線を発生する回路１７の第５の例を示す。三角波電圧発生回路２９と掛け算器７１から構成される。掛け算器７１は動作原理回路で４個のＦＥＴ、Ｑ８、Ｑ９、Ｑ１０、Ｑ１１と抵抗と増幅器７２で示してある。動作は
Vout＝Ｒ*β*Vx*Vy．．．．．（３）
となる。Ｒは抵抗１４の抵抗値で、βは定数で、Vout＝（Vo＋）−（Vo-）である。

回路動作としては、掛け算器７１の２入力に三角波発生回路２９の三角波が入力されると、２次曲線波形が掛け算器７１から出力される。入力される三角波電圧は、図２２のVsd_Q3波形と同じ形状となるのが普通で、この時、出力される２次曲線波形は図７のvout1波形のような形状となる。

図１１はサンプリング回路１６の例を示す。入力を高インピーダンスにし、出力を低インピ-ダンスにする為に、２つの増幅器３１、３２を用いている。これにより高精度なサンプリングホールド回路が実現する。

実施例１の回路図を図１２に示す。図１２の回路構成と、図１の回路構成の異なる点は、第１の補償波形の２次曲線と第２の補償波形信号の和を、誤差増幅器の出力から引き算をする形で入れている点である。

以上のように構成されたスイッチング電源は以下のように作用する。先ず、メインスイッチＱ１がオン、オフすると、負荷４に電力が供給される。このときの出力電圧を出力電圧検出回路６１で検出し、誤差増幅器１２で出力電圧と基準電圧とを比較増幅する。比較増幅された信号は引き算器３０に送られる。第１の補償波形の２次曲線と第２の補償波形信号の和を誤差信号から引いた後、比較器１１の検出端子に送信する。

比較器１１の基準端子には、インダクタ電流検出手段８で検出した信号を入れる。図１と同様の理由で、図１２の回路でも制御ループを安定で応答特性の良いものにしている。

図１２の実施形態の動作波形を図１３に示してある。この波形は上から、発信器１０の出力電圧、コンデンサ１５の電圧VC15、第１の補償波形の２次曲線の電圧波形とコンデンサ１５の電圧のサンプリング値VC15splの和、２次曲線とVC15splの和の電圧波形を誤差増幅器の出力から引いた波形（一点鎖線）、インダクタ電流波形ＩL（実線）、リセット信号である。

図２の場合と同じく定常動作の為、インダクタ電流波形ILに低周波成分が無いので、VC15splは０Vである。２次曲線とVC15splの和の電圧波形を誤差増幅器の出力から引いた波形（一点鎖線）とインダクタ電流波形）IL（実線）の交点でリセット信号が発生し主スイッチのオン幅を決めて出力を安定化制御している。

図１２の回路構成と、図１の回路構成の異なる点は、第１の補償波形と第２の補償波形信号の和を、誤差増幅器の出力から引き算をする形で入れ、この合成信号を比較器１１の基準端子に入力し、インダクタ電流波形ILを検出端子に入力するように構成してある点である。しかし、図１の回路構成の場合と同様の理由で、図１２の制御回路を用いる事により、インダクタ電流の低周波振動成分を、第２の補償波形により抑え、出力電圧変動ΔVoを第１の補償波形により最小の変動量に抑える効果がある。

実施例２の回路図を図１４に示す。図１４の回路構成と、図１の回路構成の異なる点は、第１の補償波形の２次曲線を誤差増幅器の出力から引き算をする形で比較器１１に入れている点と、第２の補償波形信号とインダクタ電流のサンプリング値の和を比較器１１に入れている点である。

以上のように構成されたスイッチング電源は以下のように作用する。先ず、メインスイッチＱ１がオン、オフすると、負荷４に電力が供給される。このときの出力電圧を出力電圧検出回路６１で検出し、誤差増幅器１２で出力電圧と基準電圧とを比較増幅する。比較増幅された信号は引き算器３０に送られる。第１の補償波形の２次曲線を誤差信号から引いた後、比較器１１の検出端子に送信する。

比較器１１の基準端子には、インダクタ電流検出手段８で検出した信号のサンプリング値と第２の補償波形信号の和を入れる。図１の回路と同様の理由で、図１４の回路でも制御ループを安定で応答特性の良いものにしている。

図１４の実施形態の動作波形を図１５に示してある。この波形は上から、発信器１０の出力電圧、コンデンサ１５の電圧VC15、第１の補償波形の２次曲線の電圧波形、インダクタ電流ILとサンプリング値IL_spl（実線）、２次曲線を誤差増幅器の出力から引いた波形（一点鎖線）、インダクタ電流波形のサンプリング値IL_splとコンデンサ１５の電圧VC15との和（実線）、リセット信号である。

図２の場合と同じく定常動作の為、インダクタ電流波形ILに低周波成分が無いので、IL_splは０Vである。２次曲線を誤差増幅器の出力から引いた波形（一点鎖線）、インダクタ電流波形のサンプリング値IL_splとコンデンサ１５の電圧VC15との和の波形（実線）の交点でリセット信号が発生し主スイッチのオン幅を決めて出力を安定化制御している。

図１４の回路構成と、図１の回路構成の異なる点は、第１の補償波形を誤差増幅器の出力から引き算し、比較器１１に入れている点と、第２の補償波形信号とインダクタ電流のサンプリング値の和を比較器１１に入れている点である。図１と同様の理由で、図１４の制御回路を用いる事により、インダクタ電流の低周波振動成分を、第２の補償波形により抑え、出力電圧変動ΔVoを第１の補償波形により最小の変動量に抑える効果がある。本回路はインダクタ電流値をサンプリング値として用いた例である。

実施例３の回路図を図１６に示す。図１６の回路構成と、図１４の回路構成の異なる点は、インダクタ３と並列に、コンデンサ５５と抵抗５４の直列回路を入れて、コンデンサ５５の電圧VC55から第２の補償波形信号を作っている点である。

図１４ではインダクタ電流の検出をインダクタ電流検出手段８の１ブロックで記述しているが、図１６ではインダクタ電流をインダクタ３に並列に入れたコンデンサ５６と抵抗５７の直列回路と増幅器２３を用いて検出する方式に具体化している点も異なる。図１６のインダクタ電流検出回路６６，８１ではインダクタ３に寄生抵抗５９が必要なので、実際の回路に近づけて記述してある。

比較器１１の基準端子には、インダクタ電流検出回路（コンデンサ５６と抵抗５７の直列回路と電流増幅器８２）で検出した信号のサンプリング値と、コンデンサ５５と抵抗５４の直列回路と増幅器２２で発生した第２の補償波形信号の和を入れる。図１４の回路と同様の理由で、図１６の回路でも制御ループを安定で応答特性の良いものになる。

図１６の実施形態の動作波形を図１７に示してある。この波形は上から、発信器１０の出力電圧、コンデンサ５５の電圧VC55、第１の補償波形の２次曲線の電圧波形、インダクタ電流ILとサンプリング値IL_spl（実線）、２次曲線を誤差増幅器の出力から引いた波形（一点鎖線）、インダクタ電流波形のサンプリング値IL_splとコンデンサ１５の電圧VC55との和（実線）、リセット信号である。

図１５の場合と同じく定常動作の為、インダクタ電流波形ILに低周波成分が無いので、IL_splは０Vである。２次曲線を誤差増幅器の出力から引いた波形（一点鎖線）、インダクタ電流波形のサンプリング値IL_splとコンデンサ５５の電圧VC55との和の波形（実線）の交点でリセット信号が発生し主スイッチのオン幅を決めて出力を安定化制御している。

図１６の回路構成と、図１４の回路構成の異なる点は、第２の補償波形信号をインダクタ３に並列に入れたコンデンサ５５と抵抗５４の直列回路のコンデンサの電圧VC55から作っている点と、インダクタ電流をインダクタ３に並列に入れたコンデンサ５６と抵抗５７の直列回路と増幅器２３を用いて検出している点である。しかし、図１４と同様の理由で、図１６の制御回路を用いる事により、インダクタ電流の低周波振動成分を、第２の補償波形により抑え、出力電圧変動ΔVoを第１の補償波形により最小の変動量に抑える効果がある。本回路もインダクタ電流値をサンプリング値として用いた例で、インダクタ電流検出手段８を具体化した例であり、第２の補償波形生成手段の別の例でもある。

実施例４の回路図を図１８に示す。図１８の回路構成と、図１の回路構成の異なる点は、インダクタ電流をメインスイッチＱ１に直列に挿入したメインスイッチ電流検出回路５８を用いて検出している点である。

以上のように構成されたスイッチング電源は以下のように作用する。先ず、メインスイッチＱ１がオン、オフすると、負荷４に電力が供給される。このときの出力電圧を出力電圧検出回路６１で検出し、誤差増幅器１２で出力電圧と基準電圧とを比較増幅する。比較増幅された信号は比較器１１の検出端子に誤差増幅出力信号として送られる。

第２の補償波形発生手段６２に発生する三角波形のサンプリング値を第２の補償波形とし、第１の補償波形発生手段１７から２次曲線に類似した補償波形が発生し、加算器９で第２の補償波形と加算される。加算された信号は、メインスイッチ電流検出回路５８で検出された信号IQ1と加算器１９で加算される。加算器１９の出力は比較器１１の基準端子に入力され、制御ループを安定で応答特性の良いものにしている。図１と同様の理由で、図１８の回路でも制御ループを安定で応答特性の良いものになる。

図１８の実施形態の動作波形を図１９に示してある。この波形は上から、発信器１０の出力電圧、コンデンサ１５の電圧VC15、第１の補償波形の２次曲線の電圧波形とコンデンサ１５の電圧のサンプリング値VC15splの和、誤差増幅器出力（一点鎖線）、メインスイッチ電流波形IQ1と２次曲線とVC15splの和の電圧波形（実線）、リセット信号である。

図２の回路の場合と同じく定常動作の為、メインスイッチ電流波形IQ1に低周波成分が無いので、VC15splは０Vである。メインスイッチ電流波形IQ1と２次曲線とVC15splの和の電圧波形（実線）と誤差増幅器出力（一点鎖線）の交点でリセット信号が発生し主スイッチのオン幅を決めて出力を安定化制御している。

図１８の回路構成と、図１の回路構成の異なる点は、インダクタ電流をメインスイッチＱ１に直列に挿入したメインスイッチ電流検出回路５８を用いて検出している点である。しかし、図１の回路と同様の理由で、図１８の制御回路を用いる事により、インダクタ電流の低周波振動成分を、第２の補償波形により抑え、出力電圧変動ΔVoを第１の補償波形により最小の変動量に抑える効果がある。本回路もインダクタ電流波形が部分的にしか検出できない例である。

実施例５の回路図を図２０に示す。図２０の回路構成と、図１４の回路構成の異なる点は、図１４の回路では加算回路９を用いていたのを図２０の回路では掛け算器７１を用いている点である。図１４の回路ではインダクタ電流検出手段８が１ブロックで表されているが、図２０の回路では検出抵抗８３と増幅器２３で電流を検出している方式に具体化した。図１６の回路とは別の例である。また図２０の回路でもインダクタ３の寄生抵抗５９を実際の回路に近づけるために、記述した。

比較器１１の基準端子には、インダクタ電流検出回路（抵抗８３の直列回路と電流増幅器８２）で検出した信号のサンプリング値と、コンデンサ１５と抵抗１４の直列回路で発生した第２の補償波形信号の和を入れる。図１４の回路と同様の理由で、図２０の回路でも制御ループを安定で応答特性の良いものになる。

図２０の実施形態の動作波形は図１５図示の動作波形とほぼ同じある。ただし図１５図示の動作波形の下から２番目の波形のインダクタ電流波形のサンプリング値IL_splとコンデンサ１５の電圧VC55との和（実線）は、インダクタ電流波形のサンプリング値IL_splとコンデンサ１５の電圧VC55との積となる。

図１５の場合と同じく定常動作の為、インダクタ電流波形ILに低周波成分が無いので、IL_splは０Vである。しかし今回、本信号は掛け算器７１に入力するのでIL_splが０Vの時は１という量が掛け算器７１に入力される。２次曲線を誤差増幅器１２の出力から引いた波形とインダクタ電流波形のサンプリング値IL_splとコンデンサ５５の電圧VC55との積の波形の交点でリセット信号が発生し、メインスイッチＱ１のオン幅を決めて出力を安定化制御している。

図２０の回路構成と、図１４の回路構成の異なる点は、図１４の回路では加算回路９を用いていたのを図２０では掛け算器７１を用いている点である。しかし、図１４の回路と同様の理由で、図２０の制御回路５を用いる事により、インダクタ電流の低周波振動成分を、第２の補償波形により抑え、出力電圧変動ΔVoを第１の補償波形により最小の変動量に抑える効果がある。本回路は掛け算器７１を波形合成回路に用いた例で、インダクタ電流値をサンプリング値として用いた例で、インダクタ電流検出手段８を具体化した例でもある。

本実施例の補償波形を用いれば、誤差増幅器２１の位相補償コンデンサを小さくし、この誤差増幅器２１のループ利得が０ｄBになる周波数ｆｃがスイッチング周波数ｆｓｗに近づくような高周波にしても、インダクタ電流の低周波振動が起き難くなる。本実施例の補償波形を用いることによりスイッチング周波数に近いループ応答周波数を持った高速応答なスイッチング電源が実現できる。これにより、小型で高信頼の電源が安価に実現できる様になる。

また、いずれの実施例においても、チョッパ方式非絶縁型のスイッチング電源を用いているが、絶縁型のスイッチング電源においても、本発明を構成することが可能である。

本発明のスイッチング電源は、誤差増幅器の位相補償コンデンサを小さくし、誤差増幅器のループ利得が０ｄBになる周波数がスイッチング周波数に近づくような高周波にしても、インダクタ電流の低周波振動が起き難くなり、補償波形を用いることによりスイッチング周波数に近いループ応答周波数を持った高速応答なスイッチング電源が実現できる。これにより、小型で高信頼の電源が安価に実現できる。

本発明を実施するための最良の形態を示す回路図である。図１図示実施形態の第１の動作波形図である。図１図示実施形態の第２の動作波形図である。第１の補償波形発生回路１７の原理回路である。第１の補償波形発生回路１７の動作波形である。第１の補償波形発生回路１７の第２の実施図である。図６の回路における動作波形図である。第１の補償波形発生回路１７の第３の実施図である。第１の補償波形発生回路１７の第４の実施図である。第１の補償波形発生回路１７の第５の実施図である。図１図示実施形態のサンプリング回路１６の図である。本発明に係る実施例１の回路図である。本発明に係る実施例１の動作波形図である。本発明に係る実施例２の回路図である。本発明に係る実施例２の動作波形図である。本発明に係る実施例３の回路図である。本発明に係る実施例３の動作波形図である。本発明に係る実施例４の回路図である。本発明に係る実施例４の動作波形図である。本発明に係る実施例５の回路図である。従来例を示した回路図である。図２２図示従来例の動作波形図である。

符号の説明

１入力電源
２入力コンデンサ
３主インダクタ
４負荷
５制御回路
６フリップフロップ回路
７定電流回路
８インダクタ電流検出手段
９加算器
１０発振器（クロック回路）
１１比較器
１２誤差増幅器
１３基準電圧部
１４抵抗
１５コンデンサ
１６サンプリング回路
１７２次曲線発生回路
１９加算器
２０コンデンサ
２１出力コンデンサ
２２、２３、２６増幅器
２９三角波電圧発生回路
３０引き算器
３１、３２増幅器
３３サンプル電圧入力
３４サンプル電圧出力
３６インダクタ電流信号
３７積分回路
３８定電流回路
３９のこぎり波電圧発生回路
４１、４２、４３ダイオード
４４、４５、４６、４７，４８抵抗
５１定電圧回路
５４、５６抵抗
５５、５７コンデンサ
５８メインスイッチ電流検出回路
５９寄生抵抗
６１出力電圧検出手段
６２第２の補償波形発生手段
６３電圧電流変換回路
６５三角波電圧発生回路
６６第２の補償波形発生手段
７１掛け算器
７２増幅器
８１、８２インダクタ電流検出手段
８３インダクタ電流検出抵抗
Ｑ１メインスイッチ
Ｑ２整流スイッチ
Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７。Ｑ８、Ｑ９、Ｑ１０、Ｑ１１ＭＯＳＦＥＴ

Claims

出力電圧を検出して、入力側に設けたメインスイッチに制御信号を出力する電流モード制御の制御回路を備え、この制御回路に出力電圧検出手段とインダクタ電流検出手段と２次曲線または２次曲線に類似した補償波形が発生する第１の補償波形発生手段とこれらの波形を合成する手段を備えたスイッチング電源であって、前記制御回路は、前記出力電圧検出手段で検出した信号と前記インダクタ電流検出手段で検出した信号と前記補償波形発生手段から得られた補償波形とを合成し２つの信号を生成し、合成して得られた２つの信号を比較して前記メインスイッチに出力する比較手段とを備えてあることを特徴とするスイッチング電源。
前記制御回路は、コンデンサと抵抗の直列回路を有する三角波発生手段を有し、前記直列回路をメインスイッチとインダクタの交点と出力電圧の負極との間に挿入し、前記コンデンサの電圧信号を第２の補償波形として用いた事を特徴とする請求項１記載のスイッチング電源。
前記インダクタ電流検出手段の信号が、メインスイッチの電流を検出した信号からなる事を特徴とする請求項１及び請求項２記載のスイッチング電源。
前記第２の補償波形を生成する、コンデンサと抵抗の直列回路を有する三角波発生手段を、前記インダクタに並列に接続し、前記コンデンサの電圧信号を第２の補償波形として用いた事を特徴とする請求項１乃至３のいずれかに記載のスイッチング電源。
前記合成手段が、加算回路又は引き算回路を含む事を特徴とする請求項１乃至４のいずれかに記載のスイッチング電源。
前記合成手段が、サンプリング回路を含む事を特徴とする請求項１乃至５のいずれかに記載のスイッチング電源。
前記第１の補償波形発生手段の出力信号が、インダクタ電流を積分した波形である事を特徴とする請求項１乃至６のいずれかに記載のスイッチング電源。
前記第１の補償波形発生手段の出力信号が、ダイオードと抵抗の直列回路を複数並列接続した回路で合成される事を特徴とする請求項１乃至７のいずれかに記載のスイッチング電源。
前記第１の補償波形発生手段の出力信号が、ＦＥＴの飽和領域のゲート電圧ドレイン電流特性で合成される事を特徴とする請求項１乃至８のいずれかに記載のスイッチング電源。
前記第１の補償波形発生手段または前記合成手段が、掛け算回路を含む事を特徴とする請求項１乃至９のいずれかに記載のスイッチング電源。