JP4716895B2 - Ｄｃ−ｄｃコンバータ制御回路、ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータ制御方法 - Google Patents

Ｄｃ−ｄｃコンバータ制御回路、ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータ制御方法 Download PDF

Info

Publication number
JP4716895B2
JP4716895B2 JP2006045871A JP2006045871A JP4716895B2 JP 4716895 B2 JP4716895 B2 JP 4716895B2 JP 2006045871 A JP2006045871 A JP 2006045871A JP 2006045871 A JP2006045871 A JP 2006045871A JP 4716895 B2 JP4716895 B2 JP 4716895B2
Authority
JP
Japan
Prior art keywords
output voltage
voltage
converter
output
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006045871A
Other languages
English (en)
Other versions
JP2007228698A (ja
Inventor
秀清 小澤
守仁 長谷川
亨 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006045871A priority Critical patent/JP4716895B2/ja
Priority to TW95118456A priority patent/TWI325677B/zh
Priority to US11/447,009 priority patent/US7545054B2/en
Priority to KR1020060054301A priority patent/KR100793678B1/ko
Priority to CNB2006100829227A priority patent/CN100574074C/zh
Publication of JP2007228698A publication Critical patent/JP2007228698A/ja
Application granted granted Critical
Publication of JP4716895B2 publication Critical patent/JP4716895B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33561—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having more than one ouput with independent control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、ＤＣ−ＤＣコンバータ制御回路、ＤＣ−ＤＣコンバータおよびＤＣ−ＤＣコンバータ制御方法に関し、特に複数のＤＣ−ＤＣコンバータの出力電圧間に存在する所定の電圧関係を守ることが可能なものに関する。
半導体回路は、製造時のプロセスばらつきや、動作環境温度の変化、電源電圧等により、トランジスタのスレッショルド電圧Ｖｔｈや各種抵抗値にばらつきが発生する。するとこれらのばらつきに依存して、回路の動作速度が変化する。よって、スレッショルド電圧Ｖｔｈや抵抗値を積極的に監視して適切な電源電圧を与える事により、常に半導体回路の特性を最適な状態に保持する事が行われている。
尚、上記の関連技術として特許文献１ないし３が開示されている。
特開２００５−１６６６９８号公報 特開平０７−１１１３１４号公報 特開平０７−１７６６２４号公報
しかし、前述したように、半導体回路の電源電圧を互いに独立して動的に制御する場合、電源同士の相対的な電圧設定に注意が必要である。例えばＰＭＯＳトランジスタにおいて、電源電圧Ｖｃｃと高位バックゲート電圧ＶＢＧＰとを互いに独立に制御する場合には、誤って高位バックゲート電圧ＶＢＧＰの電圧を電源電圧Ｖｃｃの電圧よりも低く設定することがあり得る。すると貫通電流が増大し素子破壊に至るため問題である。
また、半導体回路の電源電圧を互いに独立したＤＣ−ＤＣコンバータにより供給する場合には、ＤＣ−ＤＣコンバータの起動・停止と言った、電源の投入から切断迄の一連の動作で、ＤＣ−ＤＣコンバータ間の出力電圧が所定の電圧関係を有する必要がある。例えば、電源電圧Ｖｃｃ用のＤＣ−ＤＣコンバータを起動させたとき、高位バックゲート電圧ＶＢＧＰ用のＤＣ−ＤＣコンバータをオフのままにすると、高位バックゲート電圧ＶＢＧＰの電圧が電源電圧Ｖｃｃの電圧よりも低くなるため、貫通電流が増大し素子破壊に至るため問題である。
本発明は前記背景技術の課題の少なくとも１つを解消するためになされたものであり、複数のＤＣ−ＤＣコンバータの出力電圧を互いに独立に制御する場合においても、ＤＣ−ＤＣコンバータの出力電圧間に存在する所定の電圧関係を守ることが可能であるＤＣ−ＤＣコンバータ制御回路、ＤＣ−ＤＣコンバータおよびＤＣ−ＤＣコンバータ制御方法を提供することを目的とする。
前記目的を達成するために、本発明におけるＤＣ−ＤＣコンバータ制御回路では、互いに異なる複数の出力電圧を出力するＤＣ−ＤＣコンバータのＤＣ−ＤＣコンバータ制御回路において、複数の出力電圧のうちの第１出力電圧の現出力電圧を示す第１信号と、第２出力電圧の目標値を指示する第２出力電圧基準信号とが入力され、第１信号または第２出力電圧基準信号に応じて第１出力電圧と所定の電位関係を維持するように第２出力電圧を制御する出力電圧制御部を備えることを特徴とする。また本発明におけるＤＣ−ＤＣコンバータでは、互いに異なる複数の出力電圧を出力するＤＣ−ＤＣコンバータにおいて、複数の出力電圧のうちの第１出力電圧の現出力電圧を示す第１信号と、第２出力電圧の目標値を指示する第２出力電圧基準信号とが入力され、第１信号および第２出力電圧基準信号に応じて所定の電位関係を維持するように第２出力電圧を制御する出力電圧制御部を備えることを特徴とする。
ＤＣ−ＤＣコンバータ制御回路は、複数の出力電圧を出力するＤＣ−ＤＣコンバータを制御する。またＤＣ−ＤＣコンバータは、互いに異なる複数の出力電圧を出力する。複数の出力電圧のうちから、第１出力電圧と、第１出力電圧と所定の電位関係を有する第２出力電圧とに着目する場合を説明する。ここで所定の電位関係とは、例えば、第２出力電圧が第１出力電圧より必ず低くされるような関係、第２出力電圧が第１出力電圧より必ず高くされるような関係、第１出力電圧が０Ｖであるときは第２出力電圧も０Ｖとされるという関係などが挙げられる。第１信号は、第１出力電圧の現出力電圧を示す信号である。第２出力電圧基準信号は、第２出力電圧の目標値を指示する信号である。出力電圧制御部は、第１信号または第２出力電圧基準信号に応じて、第１出力電圧と所定の電位関係を維持するように第２出力電圧を制御する動作を行う。なお、第１出力電圧および第２出力電圧は単数に限られない。またある出力電圧が、ある出力電圧との関係では第１出力電圧となり、同時に、他の出力電圧との関係では第２出力電圧となる場合がある。また本発明におけるＤＣ−ＤＣコンバータ制御方法では、互いに異なる複数の出力電圧を出力するＤＣ−ＤＣコンバータの制御方法において、複数の出力電圧のうちの第１出力電圧の現出力電圧を示す第１信号と、第２出力電圧の目標値を指示する第２出力電圧基準信号とに応じて所定の電位関係を維持するように第２出力電圧を制御することを特徴とする。ＤＣ−ＤＣコンバータ制御方法は、互いに異なる複数の出力電圧を出力するＤＣ−ＤＣコンバータを制御する。第１信号は、第１出力電圧の現出力電圧を示す信号である。第２出力電圧基準信号は、第２出力電圧の目標値を指示する信号である。第１信号または第２出力電圧基準信号に応じて、第１出力電圧と所定の電位関係を維持するように第２出力電圧を制御する動作が行われる。
これにより、第２出力電圧が必ず第１出力電圧以上とされるという所定の電圧関係を有する場合には、出力電圧制御部により、第２出力電圧を必ず第１出力電圧以上に維持するように制御することができる。また逆に、第２出力電圧が必ず第１出力電圧以下とされるという所定の電圧関係を有する場合には、出力電圧制御部により、第２出力電圧を必ず第１出力電圧以下に維持するように制御することができる。また、第１出力電圧が０Ｖであるときは第２出力電圧も０Ｖとされるという所定の電圧関係を有する場合には、出力電圧制御部により、第２出力電圧を当該関係を維持するように制御することができる。
本発明のＤＣ−ＤＣコンバータ制御回路、ＤＣ−ＤＣコンバータおよびＤＣ−ＤＣコンバータ制御方法によれば、複数のＤＣ−ＤＣコンバータの出力電圧を互いに独立に制御する場合においても、ＤＣ−ＤＣコンバータの出力電圧間に存在する所定の電圧関係を守ることが可能となる。すなわち、第１出力電圧と第２出力電圧との間に所定の電圧関係が存在する場合に、第１基準電圧と第２基準電圧とを動的に変化させることに対するフェールセーフの効果を得ることが可能となる。
本発明の原理図を図１ないし図５に示す。図１に示す電源装置１０Ｇは、ＤＣ−ＤＣコンバータＤＣ１ＧおよびＤＣ２Ｇを備える。ＤＣ−ＤＣコンバータＤＣ１Ｇは、第１出力電圧Ｖｏｕｔ１を作成する回路であり、ＤＣ−ＤＣコンバータＤＣ２Ｇは、第２出力電圧Ｖｏｕｔ２を作成する回路である。
ＤＣ−ＤＣコンバータＤＣ１Ｇは、制御部ＣＵ１Ｇおよびパワー部ＰＵ１Ｇを備える。制御部ＣＵ１Ｇは、第１誤差増幅器ＥＲＡ１ＧおよびＰＷＭ部Ｐ１Ｇを備える。第１誤差増幅器ＥＲＡ１Ｇの反転入力には、第１出力電圧Ｖｏｕｔ１が入力される。また第１誤差増幅器ＥＲＡ１Ｇの非反転入力端子には、第１基準電圧ｅ１Ｇが入力される。第１誤差増幅器ＥＲＡ１Ｇの出力端子は、ＰＷＭ部Ｐ１Ｇの入力端子に接続される。ＰＷＭ部Ｐ１Ｇの出力端子は、パワー部ＰＵ１Ｇの入力端子に接続される。
同様にして、ＤＣ−ＤＣコンバータＤＣ２Ｇは、制御部ＣＵ２Ｇおよびパワー部ＰＵ２Ｇを備える。制御部ＣＵ２Ｇは、第２誤差増幅器ＥＲＡ２ＧおよびＰＷＭ部Ｐ２Ｇを備える。第２誤差増幅器ＥＲＡ２Ｇの反転入力には、第２出力電圧Ｖｏｕｔ２が入力される。また第２誤差増幅器ＥＲＡ２Ｇの第一の非反転入力にはグランドからの第２基準電圧ｅ２Ｇが入力され、第二の非反転入力にはＤＣ−ＤＣコンバータ１用の第１基準電圧ｅ１Ｇが入力される。第２誤差増幅器ＥＲＡ２Ｇは、非反転入力に入力される電圧のうち何れか高い方と反転入力に入力される電圧との誤差増幅を行うように構成される場合と、非反転入力に入力される電圧のうち何れか低い方と反転入力に入力される電圧との誤差増幅を行うように構成される場合との２つの場合がある。何れの構成がとられるかは、後述するように、第２出力電圧Ｖｏｕｔ２と第１出力電圧Ｖｏｕｔ１との電圧関係に応じて定められる。なお、ＤＣ−ＤＣコンバータＤＣ２Ｇのその他の構成は、ＤＣ−ＤＣコンバータＤＣ１Ｇと同様であるため、ここでは詳細な説明は省略する。
第１基準電圧ｅ１Ｇと第２基準電圧ｅ２Ｇとは、各々の出力電圧が独立に可変制御される。例えば基準電圧を可変に制御する方法としては、複数備えられた基準電圧を切り替える方法が挙げられる。そして第１基準電圧ｅ１Ｇに応じて第１出力電圧Ｖｏｕｔ１が出力される。また第２基準電圧ｅ２Ｇと第１基準電圧ｅ１Ｇとに応じて第２出力電圧Ｖｏｕｔ２が出力される。
第２出力電圧Ｖｏｕｔ２が必ず第１出力電圧Ｖｏｕｔ１以下とされるというような、所定の電圧関係が予め定められている場合に、第１出力電圧Ｖｏｕｔ１を制御する第１基準電圧ｅ１Ｇと第２出力電圧Ｖｏｕｔ２を制御する第２基準電圧ｅ２Ｇとを互いに独立して動的に変化させる場合を、図２、図３を用いて説明する。この場合、第２誤差増幅器ＥＲＡ２Ｇは、第１基準電圧ｅ１Ｇと第２基準電圧ｅ２Ｇとのうち低い方と第２出力電圧Ｖｏｕｔ２との誤差増幅を行う。
電源装置１０Ｇの定常動作状態では、第２基準電圧ｅ２Ｇが第１基準電圧ｅ１Ｇより低くされている。このとき第２誤差増幅器ＥＲＡ２Ｇは、第２基準電圧ｅ２Ｇと第２出力電圧Ｖｏｕｔ２との誤差増幅を行う。そして図２に示すように、第２基準電圧ｅ２Ｇを上昇させ、時間ｔ１において第２基準電圧ｅ２Ｇが第１基準電圧ｅ１Ｇより高くなる場合を説明する。時間ｔ１以降においては、第２誤差増幅器ＥＲＡ２Ｇは、第２基準電圧ｅ２Ｇと第２出力電圧Ｖｏｕｔ２との誤差増幅に代えて、第１基準電圧ｅ１Ｇと第２出力電圧Ｖｏｕｔ２との誤差増幅を行う。よって第２出力電圧Ｖｏｕｔ２は第１基準電圧ｅ１Ｇにより制御されることになるため、第２基準電圧ｅ２Ｇが第１基準電圧ｅ１Ｇより高くなっても、第２出力電圧Ｖｏｕｔ２は第１出力電圧Ｖｏｕｔ１でクランプされることになる。
一方、図３に示すように、第１基準電圧ｅ１Ｇを下降させ、時間ｔ２において第１基準電圧ｅ１Ｇが第２基準電圧ｅ２Ｇより低くなる場合を説明する。時間ｔ２以降においては、第２誤差増幅器ＥＲＡ２Ｇは、第２基準電圧ｅ２Ｇと第２出力電圧Ｖｏｕｔ２との誤差増幅に代えて、第１基準電圧ｅ１Ｇと第２出力電圧Ｖｏｕｔ２との誤差増幅を行う。よって第２出力電圧Ｖｏｕｔ２は第１基準電圧ｅ１Ｇにより制御されることになるため、第２出力電圧Ｖｏｕｔ２は第１出力電圧Ｖｏｕｔ１に追従して下降する。
また、第２出力電圧Ｖｏｕｔ２が必ず第１出力電圧Ｖｏｕｔ１以上とされるというような、所定の電圧関係が予め定められている場合に、第１基準電圧ｅ１Ｇと第２基準電圧ｅ２Ｇとを互いに独立して動的に変化させる場合を、図４、図５を用いて説明する。この場合、第２誤差増幅器ＥＲＡ２Ｇは、第１基準電圧ｅ１Ｇと第２基準電圧ｅ２Ｇとのうち高い方と第２出力電圧Ｖｏｕｔ２との誤差増幅を行う。
電源装置１０Ｇの定常動作状態では、第２基準電圧ｅ２Ｇが第１基準電圧ｅ１Ｇより高くされている。このとき第２誤差増幅器ＥＲＡ２Ｇは、第２基準電圧ｅ２Ｇと第２出力電圧Ｖｏｕｔ２との誤差増幅を行う。そして図４に示すように、第２基準電圧ｅ２Ｇを下降させ、時間ｔ３において第２基準電圧ｅ２Ｇが第１基準電圧ｅ１Ｇより低くなる場合を説明する。時間ｔ３以降においては、第２誤差増幅器ＥＲＡ２Ｇは、第２基準電圧ｅ２Ｇと第２出力電圧Ｖｏｕｔ２との誤差増幅に代えて、第１基準電圧ｅ１Ｇと第２出力電圧Ｖｏｕｔ２との誤差増幅を行う。よって第２出力電圧Ｖｏｕｔ２は第１基準電圧ｅ１Ｇにより制御されることになるため、第２基準電圧ｅ２Ｇが第１基準電圧ｅ１Ｇより低くなっても、第２出力電圧Ｖｏｕｔ２は第１出力電圧Ｖｏｕｔ１でクランプされることになる。
一方図５に示すように、第１基準電圧ｅ１Ｇを上昇させ、時間ｔ４において第１基準電圧ｅ１Ｇが第２基準電圧ｅ２Ｇより高くなる場合を説明する。時間ｔ４以降においては、第２誤差増幅器ＥＲＡ２Ｇは、第２基準電圧ｅ２Ｇと第２出力電圧Ｖｏｕｔ２との誤差増幅に代えて、第１基準電圧ｅ１Ｇと第２出力電圧Ｖｏｕｔ２との誤差増幅を行う。よって第２出力電圧Ｖｏｕｔ２は第１基準電圧ｅ１Ｇにより制御されることになるため、第２出力電圧Ｖｏｕｔ２は第１出力電圧Ｖｏｕｔ１に追従して上昇する。
これにより、第２出力電圧が必ず第１出力電圧以上とされるというような、所定の電圧関係が予め定められている場合に、第１出力電圧を制御する第１基準電圧と第２出力電圧を制御する第２基準電圧とを互いに独立して動的に変化させる場合において、誤りや失敗等により第２基準電圧が第１基準電圧よりも低くされても、第２出力電圧は必ず第１出力電圧以上に維持することができる。また逆に、第２出力電圧が必ず第１出力電圧以下とされるというような、所定の電圧関係が予め定められている場合に、第１基準電圧と第２基準電圧とを互いに独立して動的に変化させる場合において、誤りや失敗等により第２基準電圧が第１基準電圧よりも高くされても、第２出力電圧は必ず第１出力電圧以下に維持することができる。すなわち、第１基準電圧と第２基準電圧とを動的に変化させることに対するフェールセーフの効果を得ることが出来る。
本発明の第１実施形態を、図６ないし図９を用いて説明する。図６に、第１実施形態に係る電源装置１０を示す。電源装置１０はＤＣ−ＤＣコンバータＤＣ１ないしＤＣ３を備える。ＤＣ−ＤＣコンバータＤＣ１ないしＤＣ３は、共通のＤＣ−ＤＣコンバータ制御回路１１によって制御される。ＤＣ−ＤＣコンバータＤＣ１は、不図示の半導体デバイスのＰＭＯＳトランジスタのバックゲート電圧である高位バックゲート電圧ＶＢＧＰを作成する回路である。ＤＣ−ＤＣコンバータＤＣ２は、半導体デバイスの電源電圧Ｖｃｃを作成する回路である。ＤＣ−ＤＣコンバータＤＣ３は、半導体デバイスのＮ型ＭＯＳＦＥＴのバックゲート電圧である低位バックゲート電圧ＶＢＧＮを作成する回路である。
ＤＣ−ＤＣコンバータＤＣ１は、制御部ＣＵ１およびパワー部ＰＵ１を備え、高位バックゲート電圧ＶＢＧＰを出力する。パワー部ＰＵ１に於いて、メインスイッチング素子であるトランジスタＦＥＴ１の入力端子に入力電圧Ｖｉｎが接続され、トランジスタＦＥＴ１の出力端子にチョークコイルＬ１の入力端子が接続される。チョークコイルＬ１の出力端子は、ＤＣ−ＤＣコンバータＤＣ１の出力端子ＶＢＧＰに接続される。またトランジスタＦＥＴ１の制御端子には、ＤＣ−ＤＣコンバータ制御回路１１の出力端子ＤＨ１が接続される。同期整流スイッチング素子であるトランジスタＦＥＴ２の入力端子はグランドに接地され、出力端子はチョークコイルＬ１の入力端子に接続される。またトランジスタＦＥＴ２の制御端子には、ＤＣ−ＤＣコンバータ制御回路１１の出力端子ＤＬ１が接続される。ＤＣ−ＤＣコンバータＤＣ１の出力端子ＶＢＧＰとグランドとの間には平滑コンデンサＣ１が接続される。また出力端子ＶＢＧＰは、ＤＣ−ＤＣコンバータ制御回路１１の入力端子ＦＢ１に接続される。
制御部ＣＵ１には、誤差増幅器ＥＲＡ１、ＰＷＭ比較器ＰＷＭ１、三角波発振器ＯＳＣ１、基準電圧生成回路ｅ１Ｒ、入力抵抗Ｒ１、接地抵抗Ｒ２が備えられる。制御回路11の入力端子ＦＢ１とグランドとの間には、入力抵抗Ｒ１と接地抵抗Ｒ２とがノードＮ１を介して接続される。誤差増幅器ＥＲＡ１の反転入力端子にはノードＮ１が接続される。また誤差増幅器ＥＲＡ１の非反転入力端子には、基準電圧生成回路ｅ１Ｒから出力される基準電圧ｅ１が入力される。誤差増幅器ＥＲＡ１から出力される出力電圧Ｖｏｐ１は、ＰＷＭ比較器ＰＷＭ１の非反転入力に入力される。また三角波発振器ＯＳＣ１の出力信号は、ＰＷＭ比較器ＰＷＭ１の反転入力に入力される。ＰＷＭ比較器ＰＷＭ１の非反転出力端子Ｑ１から出力される出力信号ＶＱ１は、出力端子ＤＨ１に入力される。また反転出力端子＊Ｑ１から出力される＊ＶＱ１は、出力端子ＤＬ１に入力される。
同様にして、ＤＣ−ＤＣコンバータＤＣ２は、制御部ＣＵ２およびパワー部ＰＵ２を備え、電源電圧Ｖｃｃを出力する。制御部ＣＵ２は、誤差増幅器ＥＲＡ２を備える。誤差増幅器ＥＲＡ２の反転入力には、制御部のＦＢ２端子に接続されるＤＣ−ＤＣコンバータ２から出力される電源電圧Ｖｃｃが、ＦＢ２端子とグランド間に直列接続される入力抵抗Ｒ３と接地抵抗Ｒ４の回路により分圧された上で入力される。また誤差増幅器ＥＲＡ２の第一の非反転入力にはグランドからの基準電圧ｅ２が入力され、誤差増幅器ＥＲＡ２の第二の非反転入力にはＤＣ−ＤＣコンバータ１用の基準電圧ｅ１が入力される。誤差増幅器ＥＲＡ２から出力される出力電圧Ｖｏｐ２は、ＰＷＭ比較器ＰＷＭ２の非反転入力に入力される。また入力抵抗Ｒ３および接地抵抗Ｒ４により定まる分圧比は、入力抵抗Ｒ１および接地抵抗Ｒ２により定まる分圧比と等しくされる。よって、高位バックゲート電圧ＶＢＧＰと電源電圧Ｖｃｃとの大小関係は、基準電圧ｅ１とｅ２との大小関係と等しくなる。よって基準電圧ｅ１とｅ２との関係を制御することで、高位バックゲート電圧ＶＢＧＰと電源電圧Ｖｃｃとの関係を制御することができる。なお、その他の構成はＤＣ−ＤＣコンバータＤＣ１と同様であるため、ここでは詳細な説明は省略する。
同様にして、ＤＣ−ＤＣコンバータＤＣ３は、制御部ＣＵ３およびパワー部ＰＵ３を備え、低位バックゲート電圧ＶＢＧＮを出力する。低位バックゲート電圧ＶＢＧＮは、ＮＭＯＳトランジスタのバックゲート用電圧であり、負の電圧である。
パワー部ＰＵ３において、メインスイッチング素子であるトランジスタＦＥＴ５の入力端子に入力電圧Ｖｉｎが接続され、トランジスタＦＥＴ５の出力端子にチョークコイルＬ３の入力端子が接続され、Ｌ３の出力端子はグランドに接地される。またトランジスタＦＥＴ５の制御端子にはＤＣ−ＤＣコンバータ制御回路１１の出力端子ＤＨ３が接続される。トランジスタＦＥＴ６の入力端子はＤＣ−ＤＣコンバータ３の出力端子であるＶＧＢＮに接続され、出力端子はチョークコイルＬ３の入力端子に接続される。またトランジスタＦＥＴ６の制御端子は、ＤＣ−ＤＣコンバータ制御回路１１の出力端子ＤＬ３に接続される。ＤＣ−ＤＣコンバータＤＣ３の出力端子ＶＢＧＮとグランドとの間には、平滑コンデンサＣ３が接続される。また出力端子ＶＢＧＮは、ＤＣ−ＤＣコンバータ制御回路１１の入力端子ＦＢ３に接続される。
制御部ＣＵ３において、低位バックゲート電圧ＶＢＧＮは、入力抵抗Ｒ５を介して電圧増幅器ＡＭＰ１の反転入力に入力される。また電圧増幅器ＡＭＰ１の非反転入力端子はグランドに接地される。また電圧増幅器ＡＭＰ１の反転入力端子と出力端子との間には、帰還抵抗Ｒ６が接続される。電圧増幅器ＡＭＰ１の出力端子は、入力抵抗Ｒ７を介して誤差増幅器ＥＲＡ３の反転入力に接続される。また誤差増幅器ＥＲＡ３の第一の非反転入力にはグランドからの基準電圧ｅ３が入力され、誤差増幅器ＥＲＡ３の第二の非反転入力にはＤＣ−ＤＣコンバータ１用の基準電圧ｅ１が入力される。誤差増幅器ＥＲＡ３から出力される出力電圧Ｖｏｐ３は、ＰＷＭ比較器ＰＷＭ３の非反転入力に入力される。また入力抵抗Ｒ５と帰還抵抗Ｒ６の抵抗値が等しくされているため、電圧増幅器ＡＭＰ１の出力電圧Ｖｘ１は、低位バックゲート電圧ＶＢＧＮの絶対値である正の電圧となる。なお、その他の構成はＤＣ−ＤＣコンバータＤＣ１と同様であるため、ここでは詳細な説明は省略する。
まずＤＣ−ＤＣコンバータＤＣ１の動作を説明する。ＤＣ−ＤＣコンバータ制御回路１１の入力端子ＦＢ１に入力されるＤＣ−ＤＣコンバータＤＣ１の出力電圧ＶＧＢＰは、入力抵抗Ｒ１と接地抵抗Ｒ２との回路により分圧され、分圧電圧ＶＮ１として誤差増幅器ＥＲＡ１の反転入力に入力される。誤差増幅器ＥＲＡ１は、高位バックゲート電圧ＶＢＧＰと基準電圧ｅ１との差を増幅し、出力電圧Ｖｏｐ１として出力する。高位バックゲート電圧ＶＢＧＰが低下し基準電圧ｅ１との差が大きくなると、出力電圧Ｖｏｐ１が上昇する。一方、高位バックゲート電圧ＶＢＧＰが上昇し基準電圧ｅ１との差が小さくなると、出力電圧Ｖｏｐ１が下降する。
ＰＷＭ比較器ＰＷＭ１は、出力電圧Ｖｏｐ１と三角波発振器ＯＳＣ１の出力電圧を比較し、出力電圧Ｖｏｐ１が三角波発振器ＯＳＣ１の出力電圧よりも高いときにハイレベルの出力信号ＶＱ１を出力する。よってＰＷＭ比較器ＰＷＭ１は、出力電圧Ｖｏｐ１の大きさに応じたパルス幅のパルスを出力する出力電圧パルス幅変換器の動作を行う。出力信号ＶＱ１がハイレベルの間は、トランジスタＦＥＴ１は導通状態とされ、トランジスタＦＥＴ２は非導通状態とされる。一方、出力信号ＶＱ１がローレベルの間は、トランジスタＦＥＴ１は非導通状態とされ、トランジスタＦＥＴ２は導通状態とされる。
トランジスタＦＥＴ１が導通状態とされると、入力電圧ＶｉｎからチョークコイルＬ１を介して負荷に電流が供給され、またチョークコイルＬ１にエネルギが蓄積される。次いでトランジスタＦＥＴ１が非導通状態とされると、トランジスタＦＥＴ２が導通状態とされ、チョークコイルＬ１に蓄積されたエネルギーが放電される。このとき、高位バックゲート電圧ＶＢＧＰは次式で与えられる。
ＶＢＧＰ＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）×Ｖｉｎ＝Ｔｏｎ／Ｔ×Ｖｉｎ・・・式（１）
上述のＤＣ−ＤＣコンバータＤＣ１において、高位バックゲート電圧ＶＢＧＰの制御は、分圧電圧ＶＮ１と基準電圧ｅ１との差を誤差増幅器ＥＲＡ１で増幅することで行われている。よって基準電圧ｅ１を可変に制御することで、トランジスタＦＥＴ１のオンデューティを制御することにより、高位バックゲート電圧ＶＢＧＰの値を可変に制御することが可能となる。ここで基準電圧ｅ１の制御は、不図示の制御回路により、高位バックゲート電圧ＶＢＧＰの供給先である半導体デバイスのプロセスばらつきや動作環境温度の変化に応じて行われる。なおここで、接地抵抗Ｒ２の値を変えて分圧比を変えることによっても、高位バックゲート電圧ＶＢＧＰを可変に制御できることは言うまでもない。
次にＤＣ−ＤＣコンバータＤＣ２の動作を説明する。ＤＣ−ＤＣコンバータ制御回路１１の入力端子ＦＢ２に入力されるＤＣ−ＤＣコンバータＤＣ２から出力される電源電圧Ｖｃｃは、入力抵抗Ｒ３と接地抵抗Ｒ４との回路により分圧され、分圧電圧ＶＮ２として誤差増幅器ＥＲＡ２の反転入力に入力される。誤差増幅器ＥＲＡ２は、二つの非反転入力に入力される基準電圧ｅ１とｅ２の電圧の内の低い方の電圧の入力と、反転入力に入力される分圧電圧ＶＮ２との差を増幅する電圧増幅器である。従って、誤差増幅器ＥＲＡ２は、基準電圧ｅ２が基準電圧ｅ１よりも低い場合には、反転入力に入力される分圧電圧ＶＮ２と基準電圧ｅ２との差を増幅し、基準電圧ｅ２が基準電圧ｅ１よりも高い場合には、反転入力に入力される分圧電圧ＶＮ２と基準電圧ｅ１との差を増幅する。その他の動作は、ＤＣ−ＤＣコンバータＤＣ１と同様であるため、ここでは説明を省略する。
上述のＤＣ−ＤＣコンバータＤＣ２において、電源電圧Ｖｃｃの制御は、基準電圧ｅ２を可変制御することで行われる。そして基準電圧ｅ２を上昇させると電源電圧Ｖｃｃも上昇し、基準電圧ｅ２を下降させると電源電圧Ｖｃｃも下降する。このとき、ＤＣ−ＤＣコンバータＤＣ１から供給される高位バックゲート電圧ＶＢＧＰと、ＤＣ−ＤＣコンバータＤＣ２から出力される電源電圧Ｖｃｃとを、何らかのフェールセーフ機構を備えずに互いに独立して動的に調整すると、電源電圧Ｖｃｃが高位バックゲート電圧ＶＢＧＰよりも高くなる事態が発生しうる。すると電源電圧Ｖｃｃおよび高位バックゲート電圧ＶＢＧＰが供給されるＰＭＯＳトランジスタにおいて、貫通電流が増大し素子破壊に至るおそれがある。よって高位バックゲート電圧ＶＢＧＰと電源電圧Ｖｃｃとの相対的な電圧設定に注意が必要である。
電源電圧Ｖｃｃが必ず高位バックゲート電圧ＶＢＧＰ以下とされるというような、所定の電圧関係が予め定められている場合に、高位バックゲート電圧ＶＢＧＰを制御する基準電圧ｅ１と電源電圧Ｖｃｃを制御する基準電圧ｅ２とを互いに独立して動的に変化させる場合を、図７、図８を用いて説明する。
図７に示すように、基準電圧ｅ１を下降させ、時間ｔ１１において基準電圧ｅ１が基準電圧ｅ２より低くなる場合を説明する。時間ｔ１１までは基準電圧ｅ２は基準電圧ｅ１よりも低いため、誤差増幅器ＥＲＡ２は、基準電圧ｅ２と分圧電圧ＶＮ２との誤差を増幅する。よって図７に示すように、電源電圧Ｖｃｃは、基準電圧ｅ２に応じた一定値とされる。
時間ｔ１１以降においては、基準電圧ｅ１が基準電圧ｅ２よりも低くなるため、誤差増幅器ＥＲＡ２は、基準電圧ｅ２よりも低い電圧である基準電圧ｅ１と分圧電圧ＶＮ２との誤差を増幅する。よって電源電圧Ｖｃｃは、基準電圧ｅ１に応じた値となる。よって図７に示すように電源電圧Ｖｃｃは、高位バックゲート電圧ＶＢＧＰの低下に追従して低下する。
一方、図８に示すように、基準電圧ｅ２を上昇させ、時間ｔ１２において基準電圧ｅ２が基準電圧ｅ１より高くなる場合を説明する。時間ｔ１２までは基準電圧ｅ２は基準電圧ｅ１よりも低いため、誤差増幅器ＥＲＡ２は、基準電圧ｅ２と分圧電圧ＶＮ２との誤差を増幅する。そして時間ｔ１２以降においては、誤差増幅器ＥＲＡ２は、基準電圧ｅ１と電源電圧Ｖｃｃとの誤差増幅を行うため、電源電圧Ｖｃｃは基準電圧ｅ１により制御されることになる。よって基準電圧ｅ２が基準電圧ｅ１より高くなっても、電源電圧Ｖｃｃは高位バックゲート電圧ＶＢＧＰでクランプされることになる。
これにより、電源電圧Ｖｃｃが必ず高位バックゲート電圧ＶＢＧＰ以下とされるというような、所定の電圧関係が予め定められている場合に、基準電圧ｅ１と基準電圧ｅ２とを互いに独立して動的に変化させる場合において、制御の誤りや失敗等により基準電圧ｅ２が基準電圧ｅ１よりも高くされても、電源電圧Ｖｃｃは必ず高位バックゲート電圧ＶＢＧＰ以下に維持することができる。すなわち、第１基準電圧と第２基準電圧とを動的に変化させることに対するフェールセーフの効果を得ることが出来る。
次にＤＣ−ＤＣコンバータＤＣ３の動作を説明する。図６において、ＤＣ−ＤＣコンバータ制御回路１１の入力端子ＦＢ３に入力されるＤＣ−ＤＣコンバータＤＣ３から出力される低位バックゲート電圧ＶＢＧＮは、入力抵抗Ｒ５を介して電圧増幅器ＡＭＰ１の反転入力に入力される。電圧増幅器ＡＭＰ１は、ＤＣ−ＤＣコンバータ３から出力される負電圧の低位バックゲート電圧ＶＢＧＮを正電圧に変換する極性反転回路である。入力抵抗Ｒ５と帰還抵抗Ｒ６の抵抗値が等しくされているため、電圧増幅器ＡＭＰ１の出力電圧Ｖｘ１は、低位バックゲート電圧ＶＢＧＮに等しい正の電圧を出力する。すなわち低位バックゲート電圧ＶＢＧＮの絶対値が、出力電圧Ｖｘ１とされる。出力電圧Ｖｘ１は入力抵抗Ｒ７を介して、電圧ＶＮ３として誤差増幅器ＥＲＡ３の反転入力に入力される。
誤差増幅器ＥＲＡ３は、二つの非反転入力に入力される基準電圧ｅ１とｅ３の電圧の内の低い方の電圧の入力と、反転入力に入力される電圧ＶＮ３との差を増幅する電圧増幅器である。従って、誤差増幅器ＥＲＡ３は、基準電圧ｅ３が基準電圧ｅ１よりも低い場合には、反転入力に入力される電圧ＶＮ３と、基準電圧ｅ３との差を増幅する。一方、誤差増幅器ＥＲＡ３は、基準電圧ｅ３が基準電圧ｅ１よりも高い場合には、反転入力に入力される電圧ＶＮ３と、基準電圧ｅ１との差を増幅する。その他の動作は、ＤＣ−ＤＣコンバータＤＣ１と同様であるため、ここでは説明を省略する。
上述のＤＣ−ＤＣコンバータＤＣ３において、低位バックゲート電圧ＶＢＧＮの制御は、基準電圧ｅ３を可変制御することで行われる。そして基準電圧ｅ３を上昇させると低位バックゲート電圧ＶＢＧＮの絶対値も上昇し、基準電圧ｅ３を下降させると低位バックゲート電圧ＶＢＧＮの絶対値も下降する。ここでＤＣ−ＤＣコンバータＤＣ３において、高位バックゲート電圧ＶＢＧＰが０Ｖとなるときは、低位バックゲート電圧ＶＢＧＮも０Ｖにされるという所定の電圧関係が予め定められている場合を説明する。このとき、高位バックゲート電圧ＶＢＧＰを制御する基準電圧ｅ１と、低位バックゲート電圧ＶＢＧＮを制御する基準電圧ｅ３とを互いに独立して動的に変化させる場合を、図９を用いて説明する。
例として、電源装置１０の終了時などにおいて、高位バックゲート電圧ＶＢＧＰおよび基準電圧ｅ１が０（Ｖ）にされる場合を説明する。図９に示すように、基準電圧ｅ１を下降させ、時間ｔ１３において基準電圧ｅ１が基準電圧ｅ３より低くなる場合を説明する。時間ｔ１３までは基準電圧ｅ３は基準電圧ｅ１よりも低いため、誤差増幅器ＥＲＡ３は、基準電圧ｅ３と電圧ＶＮ３との誤差を増幅する。よって図９に示すように、低位バックゲート電圧ＶＢＧＮの絶対値は、基準電圧ｅ３に応じた一定値とされる。
時間ｔ１３以降においては、基準電圧ｅ１が基準電圧ｅ３よりも低くなるため、誤差増幅器ＥＲＡ３は、基準電圧ｅ３よりも低い電圧である基準電圧ｅ１と電圧ＶＮ３との誤差を増幅する。よって低位バックゲート電圧ＶＢＧＮは、基準電圧ｅ１に応じた値となるため、高位バックゲート電圧ＶＢＧＰの低下に追従して低下する。そして時間ｔ１４において高位バックゲート電圧ＶＢＧＰが０Ｖとなると、低位バックゲート電圧ＶＢＧＮも０Ｖになる。
これにより、高位バックゲート電圧ＶＢＧＰが０Ｖであるときは、低位バックゲート電圧ＶＢＧＮも０Ｖとされるというような、所定の電圧関係が予め定められている場合に、基準電圧ｅ１と基準電圧ｅ３とを互いに独立して動的に変化させる場合において、制御の誤りや失敗等により基準電圧ｅ１が０Ｖのときに基準電圧ｅ３が０Ｖとされない場合であっても、低位バックゲート電圧ＶＢＧＮを必ず０Ｖにすることができる。すなわち、基準電圧ｅ１とｅ３とを動的に変化させることに対するフェールセーフの効果を得ることが出来る。
以上詳細に説明したとおり、第１実施形態に係る電源装置１０は、高位バックゲート電圧ＶＢＧＰが必ず電源電圧Ｖｃｃ以上とされるというような、所定の電圧関係が予め定められている場合に、電源電圧Ｖｃｃを制御する基準電圧ｅ１と高位バックゲート電圧ＶＢＧＰを制御する基準電圧ｅ２とを互いに独立して動的に変化させる場合において、誤りや失敗等により基準電圧ｅ２が基準電圧ｅ１よりも低くされても、高位バックゲート電圧ＶＢＧＰは必ず電源電圧Ｖｃｃ以上に維持することができる。すなわち、フェールセーフの効果を得ることが出来る。
またＤＣ−ＤＣコンバータ１の高位バックゲート電圧ＶＢＧＰが０Ｖであるときは、ＤＣ−ＤＣコンバータ３の低位バックゲート電圧ＶＢＧＮも０Ｖとされるというような、所定の電圧関係が予め定められている場合に、高位バックゲート電圧ＶＢＧＰを制御する基準電圧ｅ１と低位バックゲート電圧ＶＢＧＮを制御する基準電圧ｅ３とを互いに独立して動的に変化させる場合において、高位バックゲート電圧ＶＢＧＰが０Ｖとされるときは、必ず低位バックゲート電圧ＶＢＧＮを０Ｖにすることができる。すなわち、基準電圧ｅ１が高位バックゲート電圧ＶＢＧＰを０Ｖに制御する場合に、誤りや失敗等により、基準電圧ｅ３が低位バックゲート電圧ＶＢＧＮを０Ｖ以外に制御するような場合においても、低位バックゲート電圧ＶＢＧＮを０Ｖにすることができるため、フェールセーフの効果を得ることが出来る。
本発明の第２実施形態を、図１０を用いて説明する。第２実施形態に係る電源装置１０ａを図１０に示す。電源装置１０ａは、第１実施形態の電源装置１０に加えて、ソフトスタート用のコンデンサＣＳ、定電流回路ＣＣ、抵抗ＲＤ、スイッチＳＷ１およびＳＷ２を備える。誤差増幅器ＥＲＡ１ａないしＥＲＡ３ａは、それぞれコンデンサＣＳが接続される非反転入力端子を備える。また定電流回路ＣＣはスイッチＳＷ１を介してコンデンサＣＳに接続される。また抵抗ＲＤの一端はグランドに接続され、他端はスイッチＳＷ２を介してコンデンサＣＳに接続される。またその他の構成は、図６に示す電源装置１０と同様であるため、ここでは詳細な説明を省略する。
第１実施形態では、定常状態における電源装置１０の動作の説明をした。しかし、電源装置１０の起動時においては、突入電流の発生を防止するために、ソフトスタート制御が必要になる。図１０に示す電源装置１０ａでは、高位バックゲート電圧ＶＢＧＰを基準とし、高位バックゲート電圧ＶＢＧＰに対して電源電圧Ｖｃｃが必ず低くなるように制御している。すなわち高位バックゲート電圧ＶＢＧＰに対する、電源電圧Ｖｃｃの相対的な電位を制御している。そのため、電源電圧Ｖｃｃの誤差増幅器ＥＲＡ２ａは、基準電圧ｅ１およびｅ２、コンデンサＣＳの電圧のうちの最も低い電圧と、反転入力に入力される分圧電圧ＶＮ２との差を増幅する動作を行うように設定されている。
電源装置１０ａが起動されると、スイッチＳＷ１が導通状態とされ、スイッチＳＷ２が非導通状態とされる。よってコンデンサＣＳが定電流回路ＣＣにより充電され、コンデンサＣＳの電圧が０Ｖから除々に上昇する。このときコンデンサＣＳの電圧が、誤差増幅器ＥＲＡ２ａの非反転入力に入力される電圧のうちの最低電圧であるため、電源電圧ＶｃｃはコンデンサＣＳの電圧により制御される。よって電源電圧ＶｃｃはコンデンサＣＳの充電に伴い除々に上昇する。そしてコンデンサＣＳの電圧が基準電圧ｅ２に到達すると、以後は電源電圧Ｖｃｃは基準電圧ｅ２により制御される。また同様に誤差増幅器ＥＲＡ１ａにおいても、高位バックゲート電圧ＶＢＧＰはコンデンサＣＳの電圧によりソフトスタート制御される。そしてコンデンサＣＳの電圧が基準電圧ｅ１に到達した以後は、高位バックゲート電圧ＶＢＧＰは基準電圧ｅ１により制御される。
また電源装置１０ａが停止されると、スイッチＳＷ１が非導通状態とされ、スイッチＳＷ２が導通状態とされる。よってコンデンサＣＳの電荷が抵抗ＲＤにより放電される。そしてコンデンサＣＳの電圧が基準電圧ｅ１ないしｅ３以下へ低下した以後は、高位バックゲート電圧ＶＢＧＰ、電源電圧Ｖｃｃ、低位バックゲート電圧ＶＢＧＮはコンデンサＣＳの電圧により制御されるため、除々に０Ｖへ低下する。
以上詳細に説明したとおり、第２実施形態に係る電源装置１０ａは、高位バックゲート電圧ＶＢＧＰを基準とし、高位バックゲート電圧ＶＢＧＰに対して電源電圧Ｖｃｃが必ず低くなるように制御する方式を選択することで、誤差増幅器ＥＲＡ２ａの動作を、非反転入力に入力される電圧のうち最も低い電圧と、反転入力に入力される分圧電圧ＶＮ２との差を増幅する形態にすることができる。従って、誤差増幅器ＥＲＡ１ａないしＥＲＡ３ａの各々に、コンデンサＣＳに接続される非反転入力を追加することにより、ソフトスタート制御を可能とすることができる。
なお、電源装置１０ａの起動・停止と言った、電源の投入から切断までの一連の動作で、高位バックゲート電圧ＶＢＧＰが電源電圧Ｖｃｃ以上の値となることを保証する必要がある。するとＤＣ−ＤＣコンバータＤＣ１とＤＣ２とを同時に起動する場合には、ソフトスタート時における高位バックゲート電圧ＶＢＧＰの上昇傾きが、電源電圧Ｖｃｃの上昇傾きよりも大きくなることが好ましい。よってこの場合には、上昇傾きの差に応じて、入力抵抗Ｒ３および接地抵抗Ｒ４により定まる分圧比と、入力抵抗Ｒ１および接地抵抗Ｒ２により定まる分圧比とを異なる値に設定すればよい。
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。第１実施形態の電源装置１０（図６）における誤差増幅器ＥＲＡ２は、二つの非反転入力に入力される基準電圧ｅ１とｅ２の電圧の内の低い方の電圧の入力と、反転入力に入力される分圧電圧ＶＮ２との差を増幅する電圧増幅器であるとしたが、この形態に限られない。ＤＣ−ＤＣコンバータＤＣ１からは電源電圧Ｖｃｃが出力され、ＤＣ−ＤＣコンバータＤＣ２からは高位バックゲート電圧ＶＢＧＰが出力される場合には、誤差増幅器ＥＲＡ２において、基準電圧ｅ１とｅ２の電圧の内の高い方の電圧と分圧電圧ＶＮ２との誤差増幅を行う形態とすることができる。これにより、電源電圧Ｖｃｃを基準とし、電源電圧Ｖｃｃに対して高位バックゲート電圧ＶＢＧＰが必ず高くなるように制御することができる。これによっても、基準電圧ｅ２が基準電圧ｅ１より高くされる場合において、電源電圧Ｖｃｃを必ず高位バックゲート電圧ＶＢＧＰ以下に維持することが可能とされる。
また第１実施形態では、半導体デバイスのＮ型ＭＯＳＦＥＴのバックゲート電圧に用いられる低位バックゲート電圧ＶＢＧＮは負の電圧であるとしたが、この形態に限られない。半導体デバイスの低位基準電圧Ｖｓｓの電位をグランド電位よりも高く設定し、低位バックゲート電圧ＶＢＧＮをグランド電位に設定する形態としても良い。図１１に、電源電圧Ｖｃｃと低位基準電圧Ｖｓｓとの両方の電圧を供給する差動出力タイプ（フロート出力タイプ）の電源装置１０ｂを示す。電源装置１０ｂは、電源装置１０のＤＣ−ＤＣコンバータＤＣ３に代えてＤＣ３ｂを備える。ＤＣ−ＤＣコンバータＤＣ３ｂは、制御部ＣＵ３ｂおよびパワー部ＰＵ３ｂを備え、低位基準電圧Ｖｓｓを出力する。パワー部ＰＵ３ｂにおいて、メインスイッチング素子であるトランジスタＦＥＴ６の入力端子に入力電圧Ｖｉｎが接続され、トランジスタＦＥＴ６の出力端子にチョークコイルＬ３の入力端子が接続される。チョークコイルＬ３の出力端子は、ＤＣ−ＤＣコンバータＤＣ３ｂの出力端子Ｖｓｓに接続される。同期整流スイッチング素子であるトランジスタＦＥＴ５の入力端子はグランドに接地され、出力端子はチョークコイルＬ３の入力端子に接続される。ＤＣ−ＤＣコンバータＤＣ３ｂの出力端子Ｖｓｓとグランドとの間には平滑コンデンサＣ３が接続される。
また制御部ＣＵ３ｂには、誤差増幅器ＥＲＡ３、ＰＷＭ比較器ＰＷＭ３、基準電圧生成回路ｅ３Ｒ、入力抵抗Ｒ８、接地抵抗Ｒ９が備えられる。入力端子ＦＢ３とグランドとの間には、入力抵抗Ｒ８と接地抵抗Ｒ９とがノードＮ３を介して接続される。誤差増幅器ＥＲＡ１の反転入力端子にはノードＮ３が接続される。その他の構成は、電源装置１０（図６）の制御部ＣＵ３と同様であるため、ここでは詳細な説明は省略する。
電源装置１０ｂの作用を説明する。例として、２．５Ｖで動作するメモリ回路と、１．２Ｖで動作する制御回路との間のインターフェースをとる場合を説明する。ＤＣ−ＤＣコンバータＤＣ３ｂによって、制御回路の低位基準電圧Ｖｓｓ（０．６５Ｖ）が供給される。またＤＣ−ＤＣコンバータＤＣ２によって、制御回路の電源電圧Ｖｃｃ（１．８５Ｖ）が供給される。また制御回路に備えられるＰＭＯＳトランジスタの高位バックゲート電圧ＶＢＧＰはＤＣ−ＤＣコンバータＤＣ１から供給され、ＮＭＯＳトランジスタの低位バックゲート電圧ＶＢＧＮはグランド電位とされる。
電源装置１０ｂにより、制御回路の低位基準電圧Ｖｓｓが０．６５Ｖに持ち上げられると共に、電源電圧が１．８５Ｖへ持ち上げられる。よって、制御回路の電源電圧の１／２の電圧と、メモリ回路の電源電圧の１／２の電圧とが共に同電位（１．２５Ｖ）となる。すると、メモリ回路が電源電圧の１／２の電圧（１．２５Ｖ）±０．２Ｖで信号の送受を行う場合などには、メモリ回路の電圧振幅範囲を制御回路の動作電圧範囲内に収めることが可能となる。これにより、高耐圧の回路を追加しなくてもメモリ回路と制御回路との間でインタフェースをとることが可能となる。
そしてこのような差動出力タイプの電源装置１０ｂにおいても、本発明を適用することが可能である。すなわち、ＤＣ−ＤＣコンバータＤＣ１の高位バックゲート電圧ＶＢＧＰが０Ｖであるときは、ＤＣ−ＤＣコンバータＤＣ３ｂの低位基準電圧Ｖｓｓも０Ｖとされるというような、所定の電圧関係が予め定められている場合に、基準電圧ｅ１とｅ３とを互いに独立して動的に変化させる場合において、高位バックゲート電圧ＶＢＧＰが０Ｖとされるときは、必ず低位基準電圧Ｖｓｓを０Ｖにすることができる。
また第１実施形態の電源装置１０（図６）におけるＤＣ−ＤＣコンバータＤＣ１ないしＤＣ３は、外部から供給される入力電圧Ｖｉｎを用いるとしたが、この形態に限られない。電源装置１０に複数備えられるある１つのＤＣ−ＤＣコンバータの出力電圧を、他のＤＣ−ＤＣコンバータの入力電圧に用いる形態としても良いことは言うまでもない。例えば、ＤＣ−ＤＣコンバータＤＣ２から出力される電源電圧Ｖｃｃを、ＤＣ−ＤＣコンバータＤＣ１の入力電圧としても良い。そしてＤＣ−ＤＣコンバータＤＣ１において、電源電圧Ｖｃｃを昇圧して出力電圧ＶＧＢＰを作成する形態としても良い。これにより、基準電圧ｅ１とｅ２とを互いに独立して動的に変化させる場合において、制御の誤りや失敗等により基準電圧ｅ２が基準電圧ｅ１よりも高くされても、ＤＣ−ＤＣコンバータＤＣ２から出力される高位バックゲート電圧ＶＢＧＰは、無条件にＤＣ−ＤＣコンバータＤＣ１の電源電圧Ｖｃｃより下がることは無い。よってこれによっても、フェールセーフの効果を得ることが出来る。
また例えば、ＤＣ−ＤＣコンバータＤＣ１から出力される高位バックゲート電圧ＶＢＧＰを、ＤＣ−ＤＣコンバータＤＣ２において降圧して電源電圧Ｖｃｃを作成する形態としても良い。これにより、ＤＣ−ＤＣコンバータＤＣ１から出力される電源電圧Ｖｃｃは、無条件にＤＣ−ＤＣコンバータＤＣ２の高位バックゲート電圧ＶＢＧＰより高くなることは無い。さらにこの場合、ＤＣ−ＤＣコンバータＤＣ１が電源供給元であるため、ＤＣ−ＤＣコンバータＤＣ１をＤＣ−ＤＣコンバータＤＣ２よりも先に起動することが可能となる。よって電源装置１０の起動時においても、高位バックゲート電圧ＶＢＧＰが電源電圧Ｖｃｃより低くなることを防止できる効果が得られ、ラッチアップの防止が図れる。
また本発明を、複数個のＤＣ−ＤＣコンバータと、これら複数個のＤＣ−ＤＣコンバータを統合制御する部分から構成され、システムとの間でデータ通信をする機能を備えるシステム電源に適用できることは言うまでもない。例として図１２に、システム２１対して半導体デバイスの電源電圧Ｖｃｃ、ＰＭＯＳトランジスタの高位バックゲート電圧ＶＢＧＰ、ＮＭＯＳトランジスタの低位バックゲート電圧ＶＢＧＮを供給するシステム電源２０を示す。システム電源２０は、通信制御部ＴＣおよびＤＣ−ＤＣコンバータＤＣ１ｅないしＤＣ３ｅを備える。通信制御部ＴＣの制御回路ＴＣＣはシステム２１と接続され、システム２１との間でデータの送受が行われる。レジスタＲＥＧ１ないしＲＥＧ３は、それぞれ、電源電圧Ｖｃｃ、高位バックゲート電圧ＶＢＧＰ、低位バックゲート電圧ＶＢＧＮを設定するレジスタである。各レジスタの値がシステム２１からの要求に対応して変更されることに応じて、ＤＣ−ＤＣコンバータＤＣ１ｅないしＤＣ３ｅの出力電圧が変更される。
ＤＣ−ＤＣコンバータＤＣ１ｅは、電源電圧Ｖｃｃを出力する。誤差増幅器ＥＲＡ１ｅの反転入力には電源電圧Ｖｃｃが入力され、非反転入力にはレジスタＲＥＧ１の出力電圧が入力される。ＤＣ−ＤＣコンバータＤＣ２ｅは、高位バックゲート電圧ＶＢＧＰを出力する。誤差増幅器ＥＲＡ２ｅの反転入力には、高位バックゲート電圧ＶＢＧＰが入力される。また誤差増幅器ＥＲＡ２ｅの第一の非反転入力端子にはレジスタＲＥＧ１が接続され、第二の非反転入力端子にはレジスタＲＥＧ２が接続される。ＤＣ−ＤＣコンバータＤＣ３ｅは、低位バックゲート電圧ＶＢＧＮを出力する。誤差増幅器ＥＲＡ３ｅの反転入力には、低位バックゲート電圧ＶＢＧＮが入力される。また誤差増幅器ＥＲＡ３ｅの第一の非反転入力端子にはレジスタＲＥＧ１が接続され、第二の非反転入力端子にはレジスタＲＥＧ３が接続される。そしてレジスタＲＥＧ１ないしＲＥＧ３の値は、互いに独立に可変制御される。
ここでシステム２１の誤動作等により、レジスタＲＥＧ２が指令する高位バックゲート電圧ＶＢＧＰの電圧値が、レジスタＲＥＧ１が指令する電源電圧Ｖｃｃの電圧値よりも低くされる場合においても、第１実施形態と同様の動作により、高位バックゲート電圧ＶＢＧＰは必ず電源電圧Ｖｃｃ以上の値に維持される。また、レジスタＲＥＧ１が電源電圧Ｖｃｃを０Ｖに制御する場合に、レジスタＲＥＧ３が低位バックゲート電圧ＶＢＧＮを０Ｖ以外の値に制御しようとする場合においても、レジスタＲＥＧ３による制御に関わらず低位バックゲート電圧ＶＢＧＮを０Ｖにすることができる。よって、レジスタＲＥＧ１の値とＲＥＧ２の値とを動的に変化させることに対するフェールセーフの効果を得ることが出来る。これにより、従来技術において制御回路ＴＣＣは電源電圧Ｖｃｃ、高位バックゲート電圧ＶＢＧＰ、低位バックゲート電圧ＶＢＧＮの３つを監視する必要があったが、本発明に係るシステム電源２０においては、電源電圧Ｖｃｃの値のみを監視すればよいため、システム電源２０の負担を減少させることができる。
また第１実施形態の電源装置１０（図６）においては、高位バックゲート電圧ＶＢＧＰと電源電圧Ｖｃｃとを各々１つずつ出力するとしたが、この形態に限られない。複数の高位バックゲート電圧ＶＢＧＰを出力する電源装置にも本発明を適用できることは言うまでもない。複数の高位バックゲート電圧ＶＢＧＰを出力する電源装置において、各々の高位バックゲート電圧ＶＢＧＰに対して電源電圧Ｖｃｃが必ず低くなるように制御する場合を、図１３を用いて説明する。図１３に示す電源装置１０ｃは、ＤＣ−ＤＣコンバータＤＣ１１、ＤＣ１２、ＤＣ２１を備える。ＤＣ−ＤＣコンバータＤＣ１１は、第１高位バックゲート電圧ＶＢＧＰ１を出力する。誤差増幅器ＥＲＡ１１の反転入力には第１高位バックゲート電圧ＶＢＧＰ１が入力され、非反転入力端子には基準電圧ｅ１１が入力される。ＤＣ−ＤＣコンバータＤＣ１２は、第２高位バックゲート電圧ＶＢＧＰ２を出力する。誤差増幅器ＥＲＡ１２の反転入力には、第２高位バックゲート電圧ＶＢＧＰ２が入力される。また誤差増幅器ＥＲＡ１２の第一の非反転入力には基準電圧ｅ１２が入力され、第二の非反転入力には基準電圧ｅ１１が入力される。ＤＣ−ＤＣコンバータＤＣ２１は、電源電圧Ｖｃｃを出力する。誤差増幅器ＥＲＡ２１の反転入力には、電源電圧Ｖｃｃが入力される。また誤差増幅器ＥＲＡ２１の第一の非反転入力には基準電圧ｅ２１が入力され、第二の非反転入力には基準電圧ｅ１２が入力され、第三の非反転入力には基準電圧ｅ１１が入力される。そして基準電圧ｅ１１、ｅ１２、ｅ２１は、互いに独立に可変制御される。
ここで電源電圧Ｖｃｃが、必ず第１高位バックゲート電圧ＶＢＧＰ１および第２高位バックゲート電圧ＶＢＧＰ２以下とされるというような、所定の電圧関係が予め定められている場合を説明する。この場合、誤差増幅器ＥＲＡ１２は、入力される基準電圧のうち低い方の電圧と第２高位バックゲート電圧ＶＢＧＰ２との誤差増幅を行う。また誤差増幅器ＥＲＡ２１は、入力される基準電圧のうち最も低い電圧と電源電圧Ｖｃｃとの誤差増幅を行う。よって基準電圧ｅ１１またはｅ１２の少なくとも一方が、基準電圧ｅ２１より低くなる場合には、電源電圧Ｖｃｃは、第１高位バックゲート電圧ＶＢＧＰ１または第２高位バックゲート電圧ＶＢＧＰ２の低下に追従して低下する。また基準電圧ｅ２１が基準電圧ｅ１１またはｅ１２の少なくとも一方より高くなる場合には、電源電圧Ｖｃｃは第１高位バックゲート電圧ＶＢＧＰ１または第２高位バックゲート電圧ＶＢＧＰ２でクランプされる。
また、複数の高位バックゲート電圧ＶＢＧＰを出力する電源装置において、電源電圧Ｖｃｃに対して各々の高位バックゲート電圧ＶＢＧＰが必ず高くなるように制御する場合を、図１４を用いて説明する。図１４に示す電源装置１０ｄは、ＤＣ−ＤＣコンバータＤＣ１１ｄ、ＤＣ２１ｄ、ＤＣ２２ｄを備える。ＤＣ−ＤＣコンバータＤＣ１１ｄは、電源電圧Ｖｃｃを出力する。誤差増幅器ＥＲＡ１１ｄの反転入力には電源電圧Ｖｃｃが入力され、非反転入力端子には基準電圧ｅ１１ｄが入力される。またＤＣ−ＤＣコンバータＤＣ２１ｄは、第１高位バックゲート電圧ＶＢＧＰ１ｄを出力する。誤差増幅器ＥＲＡ２１ｄの反転入力には、第１高位バックゲート電圧ＶＢＧＰ１ｄが入力される。また誤差増幅器ＥＲＡ２１ｄの第一の非反転入力には基準電圧ｅ２１ｄが入力され、第二の非反転入力には基準電圧ｅ１１ｄが入力される。またＤＣ−ＤＣコンバータＤＣ２２ｄは、第２高位バックゲート電圧ＶＢＧＰ２ｄを出力する。誤差増幅器ＥＲＡ２２ｄの反転入力には、第２高位バックゲート電圧ＶＢＧＰ２ｄが入力される。また誤差増幅器ＥＲＡ２２ｄの第一の非反転入力には基準電圧ｅ２２ｄが入力され、第二の非反転入力には基準電圧ｅ１１ｄが入力される。そして基準電圧ｅ１１ｄ、ｅ２１ｄ、ｅ２２ｄは、互いに独立に可変制御される。
ここで第１高位バックゲート電圧ＶＢＧＰ１ｄおよび第２高位バックゲート電圧ＶＢＧＰ２ｄが、必ず電源電圧Ｖｃｃ以上とされるというような、所定の電圧関係が予め定められている場合を説明する。この場合、誤差増幅器ＥＲＡ２１ｄは、入力される基準電圧のうち高い方の電圧と第１高位バックゲート電圧ＶＢＧＰ１ｄとの誤差増幅を行う。また誤差増幅器ＥＲＡ２２ｄは、入力される基準電圧のうち高い方の電圧と第２高位バックゲート電圧ＶＢＧＰ２ｄとの誤差増幅を行う。よって基準電圧ｅ２１ｄまたはｅ２２ｄの少なくとも一方が、基準電圧ｅ１１ｄより低くなる場合には、第１高位バックゲート電圧ＶＢＧＰ１ｄまたは第２高位バックゲート電圧ＶＢＧＰ２ｄは電源電圧Ｖｃｃでクランプされる。また基準電圧ｅ１１ｄが基準電圧ｅ２１ｄまたはｅ２２ｄの少なくとも一方より高くなる場合には、第１高位バックゲート電圧ＶＢＧＰ１ｄまたは第２高位バックゲート電圧ＶＢＧＰ２ｄは電源電圧Ｖｃｃの上昇に追従して上昇する。これにより、複数の高位バックゲート電圧ＶＢＧＰを備える場合にも、基準電圧ｅ１１ｄ、ｅ２１ｄ、ｅ２２ｄを動的に変化させることに対するフェールセーフの効果を得ることが出来る。
また第２実施に係る電源装置１０ａ（図１０）では、ソフトスタート用のコンデンサＣＳを備えることによりソフトスタート制御を行うとしたが、この形態に限られない。電源装置１０（図６）において、基準電圧ｅ１を除々に上昇・下降させることでソフトスタート制御を行ってもよいことは言うまでもない。電源装置１０の起動時において、基準電圧ｅ１が０Ｖから除々に上昇して基準電圧ｅ２に到達するまでの間は、電源電圧Ｖｃｃは基準電圧ｅ１により制御される。また、基準電圧ｅ１が基準電圧ｅ３に到達するまでの間は、低位バックゲート電圧ＶＢＧＮの絶対値は基準電圧ｅ１により制御される。これにより、ソフトスタート用のコンデンサＣＳを備えない場合においても、電源装置１０のソフトスタート制御を可能とすることができる。
また本実施形態では、電圧モード型のＤＣ−ＤＣコンバータについて説明した。ここで本発明のポイントは、ＤＣ−ＤＣコンバータＤＣ１の出力電圧を基準とし、ＤＣ−ＤＣコンバータＤＣ１の出力電圧に対してＤＣ−ＤＣコンバータＤＣ２の出力電圧を制御することが特徴である。具体的には、ＤＣ−ＤＣコンバータＤＣ１の基準電圧ｅ１を、ＤＣ−ＤＣコンバータＤＣ２の誤差増幅器ＥＲＡ２にも入力することが特徴である。よって、電圧モード型のみならず、電流モード型のＤＣ−ＤＣコンバータにおいても本発明を適用することができることは言うまでもない。
また本実施形態のＤＣ−ＤＣコンバータ制御回路１１は、単一の又は複数の半導体チップなどにより構成してもよい。また電源装置１０を単一又は複数の半導体チップにより構成してもよい。また電源装置１０およびＤＣ−ＤＣコンバータ制御回路１１は、モジュールとして構成してもよい。また本実施形態に係る電源装置１０を、図１２のシステム電源２０に示すようなシステム電源に適用可能であることは言うまでもない。
なお、基準電圧ｅ１ないしｅ３は第１ないし第３基準電圧の一例、高位バックゲート電圧ＶＢＧＰは第１出力電圧の一例、電源電圧Ｖｃｃは第２出力電圧の一例、低位バックゲート電圧ＶＢＧＮは第３出力電圧のそれぞれ一例である。
本発明の原理図（その１） 本発明の原理図（その２） 本発明の原理図（その３） 本発明の原理図（その４） 本発明の原理図（その５） 第１実施形態に係る電源装置１０の回路図 電源装置１０における基準電圧と出力電圧との相関を示すグラフ（その１） 電源装置１０における基準電圧と出力電圧との相関を示すグラフ（その２） 電源装置１０における基準電圧と出力電圧との相関を示すグラフ（その３） 第２実施形態に係る電源装置１０ａの回路図 電源装置１０ｂの回路図 システム電源２０およびシステム２１の回路図 電源装置１０ｃの回路図 電源装置１０ｄの回路図
符号の説明
１１ ＤＣ−ＤＣコンバータ制御回路
ＤＣ１ないしＤＣ３ ＤＣ−ＤＣコンバータ
１０ａないし１０ｄ 電源装置
ＣＵ１ないしＣＵ３ 制御部
ＥＲＡ１ないしＥＲＡ３ 誤差増幅器
ＶＢＧＮ 低位バックゲート電圧
ＶＢＧＰ 高位バックゲート電圧
Ｖｃｃ 電源電圧
Ｖｓｓ 低位基準電圧
ｅ１ないしｅ３ 基準電圧

Claims (10)

  1. 互いに異なる複数の出力電圧を出力するＤＣ−ＤＣコンバータのＤＣ−ＤＣコンバータ制御回路において、
    前記複数の出力電圧のうちの第１出力電圧の現出力電圧を示す第１信号と、第２出力電圧の目標値を指示する第２出力電圧基準信号とが入力され、前記第１信号または前記第２出力電圧基準信号に応じて前記第１出力電圧と所定の電位関係を維持するように前記第２出力電圧を制御する出力電圧制御部を備えることを特徴とするＤＣ−ＤＣコンバータ制御回路。
  2. 前記第１信号は前記第１出力電圧の目標値を指示する第１出力電圧基準信号であり、
    前記所定の電位関係は、前記第１出力電圧基準信号と前記第２出力電圧基準信号とが互いに独立に可変に制御される場合において前記第２出力電圧が前記第１出力電圧より低くされる関係であり、
    前記出力電圧制御部は、前記第１出力電圧基準信号と前記第２出力電圧基準信号とのうち低い方と前記第２出力電圧との誤差増幅を行う誤差増幅器である
    ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ制御回路。
  3. 前記誤差増幅器には複数の前記第１出力電圧基準信号が入力され、
    前記第１出力電圧基準信号のうち最も低い電圧と前記第２出力電圧基準信号とのうち低い方と前記第２出力電圧との誤差増幅を行うことを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ制御回路。
  4. 前記誤差増幅器に接続されるソフトスタート用コンデンサを備え、
    前記誤差増幅器は、前記第１出力電圧基準信号のうち最も低い電圧と前記第２出力電圧基準信号とのうち低い方の電圧と、前記ソフトスタート用コンデンサの電圧と、のうち低い方の電圧を選択した上で前記第２出力電圧との誤差増幅を行うことを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ制御回路。
  5. 前記第１信号は前記第１出力電圧の目標値を指示する第１出力電圧基準信号であり、
    前記所定の電位関係は、前記第１出力電圧基準信号と前記第２出力電圧基準信号とが互いに独立に可変に制御される場合において前記第２出力電圧が前記第１出力電圧より高くされる関係であり、
    前記出力電圧制御部は、前記第１出力電圧基準信号と前記第２出力電圧基準信号とのうち高い方と前記第２出力電圧との誤差増幅を行う誤差増幅器であることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ制御回路。
  6. 前記誤差増幅器は複数備えられ、
    前記誤差増幅器の各々には前記第１出力電圧基準信号が入力され、
    前記誤差増幅器は前記第１出力電圧基準信号と前記第２出力電圧基準信号とのうち高い方と前記第２出力電圧との誤差増幅を行うことを特徴とする請求項５に記載のＤＣ−ＤＣコンバータ制御回路。
  7. 前記第１出力電圧を所定比率で分圧する第１分圧部と、
    前記第１分圧部と同等の比率で前記第２出力電圧を分圧した上で前記誤差増幅器に対して出力する第２分圧部と
    を備えることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ制御回路。
  8. 互いに異なる複数の出力電圧を出力するＤＣ−ＤＣコンバータにおいて、
    前記複数の出力電圧のうちの第１出力電圧の現出力電圧を示す第１信号と、第２出力電圧の目標値を指示する第２出力電圧基準信号とが入力され、前記第１信号および前記第２
    出力電圧基準信号に応じて前記第１出力電圧と所定の電位関係を維持するように前記第２出力電圧を制御する出力電圧制御部を備えることを特徴とするＤＣ−ＤＣコンバータ。
  9. 前記出力電圧制御部に接続されるソフトスタート用コンデンサを備え、前記出力電圧制御部は、前記第１信号または前記第２出力電圧基準信号または前記ソフトスタート用コンデンサの少なくとも何れか１つに応じて前記第２出力電圧を制御することを特徴とする請求項８に記載のＤＣ−ＤＣコンバータ。
  10. 互いに異なる複数の出力電圧を出力するＤＣ−ＤＣコンバータの制御方法において、
    前記複数の出力電圧のうちの第１出力電圧の現出力電圧を示す第１信号と、第２出力電圧の目標値を指示する第２出力電圧基準信号とに応じて前記第１出力電圧と所定の電位関係を維持するように前記第２出力電圧を制御することを特徴とするＤＣ−ＤＣコンバータ制御方法。
JP2006045871A 2006-02-22 2006-02-22 Ｄｃ−ｄｃコンバータ制御回路、ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータ制御方法 Active JP4716895B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006045871A JP4716895B2 (ja) 2006-02-22 2006-02-22 Ｄｃ−ｄｃコンバータ制御回路、ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータ制御方法
TW95118456A TWI325677B (en) 2006-02-22 2006-05-24 Dc-dc converter control circuit, dc-dc converter, and dc-dc converter control method
US11/447,009 US7545054B2 (en) 2006-02-22 2006-06-06 DC linear regulator single controller with plural loads
KR1020060054301A KR100793678B1 (ko) 2006-02-22 2006-06-16 Ｄｃ-ｄｃ 컨버터 제어 회로, ｄｃ-ｄｃ 컨버터 및ｄｃ-ｄｃ 컨버터 제어 방법
CNB2006100829227A CN100574074C (zh) 2006-02-22 2006-06-19 直流-直流变换器及其控制电路和控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006045871A JP4716895B2 (ja) 2006-02-22 2006-02-22 Ｄｃ−ｄｃコンバータ制御回路、ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータ制御方法

Publications (2)

Publication Number Publication Date
JP2007228698A JP2007228698A (ja) 2007-09-06
JP4716895B2 true JP4716895B2 (ja) 2011-07-06

Family

ID=38427517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006045871A Active JP4716895B2 (ja) 2006-02-22 2006-02-22 Ｄｃ−ｄｃコンバータ制御回路、ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータ制御方法

Country Status (5)

Country Link
US (1) US7545054B2 (ja)
JP (1) JP4716895B2 (ja)
KR (1) KR100793678B1 (ja)
CN (1) CN100574074C (ja)
TW (1) TWI325677B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4887841B2 (ja) * 2006-03-06 2012-02-29 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータ制御回路、ｄｃ−ｄｃコンバータ、半導体装置およびｄｃ−ｄｃコンバータ制御方法
US7646108B2 (en) * 2006-09-29 2010-01-12 Intel Corporation Multiple output voltage regulator
US7948720B2 (en) * 2008-03-19 2011-05-24 Qualcomm Incorporated Voltage regulator with transient recovery circuit
JP5193954B2 (ja) * 2009-06-04 2013-05-08 株式会社日立製作所 スイッチング電源システム
CN103337969A (zh) * 2013-04-15 2013-10-02 湖南大学 一种mmc型vsc-hvdc系统预充电的控制方法
JP6060070B2 (ja) * 2013-12-27 2017-01-11 京セラドキュメントソリューションズ株式会社 電源装置及び画像形成装置
CN110380447B (zh) * 2019-07-22 2021-07-06 重庆大学 一种风机失效下的电-气互联能源系统降风险调度方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849868A (en) * 1988-11-03 1989-07-18 Tideland Signal Corporation Pulse width modulated switching power supply
JPH07111314A (ja) 1993-10-14 1995-04-25 Kawasaki Steel Corp 半導体集積回路装置
JPH07176624A (ja) 1993-12-20 1995-07-14 Nippon Telegr & Teleph Corp <Ntt> 相補性ｍｏｓ型電界効果トランジスタ集積回路
JP2004102675A (ja) * 2002-09-10 2004-04-02 Sony Corp 電流制御回路および電流出力型駆動回路
JP4299530B2 (ja) * 2002-11-19 2009-07-22 富士通マイクロエレクトロニクス株式会社 制御回路、ｄｃ−ｄｃコンバータ及び電子機器
JP2005166698A (ja) 2003-11-28 2005-06-23 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2005234739A (ja) * 2004-02-18 2005-09-02 Sharp Corp シリーズレギュレータ及びそれを用いた電子機器
JP4328290B2 (ja) * 2004-12-28 2009-09-09 富士通マイクロエレクトロニクス株式会社 電源回路、半導体集積回路装置、電子機器及び電源回路の制御方法

Also Published As

Publication number Publication date
TW200733528A (en) 2007-09-01
KR100793678B1 (ko) 2008-01-10
TWI325677B (en) 2010-06-01
JP2007228698A (ja) 2007-09-06
KR20070085005A (ko) 2007-08-27
US7545054B2 (en) 2009-06-09
CN101026337A (zh) 2007-08-29
CN100574074C (zh) 2009-12-23
US20070194766A1 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
JP4887841B2 (ja) Ｄｃ−ｄｃコンバータ制御回路、ｄｃ−ｄｃコンバータ、半導体装置およびｄｃ−ｄｃコンバータ制御方法
JP4789662B2 (ja) 電源装置の制御回路、電源装置及びその制御方法
JP4716895B2 (ja) Ｄｃ−ｄｃコンバータ制御回路、ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータ制御方法
US7453287B2 (en) Switching power-supply circuit and semiconductor integrated circuit
US6812782B2 (en) Switch mode converter that allows 100% duty cycle on gate driver
US20110089916A1 (en) Ldo regulators for integrated applications
JP4651428B2 (ja) スイッチングレギュレータ及びこれを備えた電子機器
EP3066537A1 (en) Limiting current in a low dropout linear voltage regulator
US10050532B2 (en) DC-DC converter with pseudo ripple voltage generation
US10303193B2 (en) Voltage regulator circuit, corresponding device, apparatus and method
US20200356125A1 (en) N-channel input pair voltage regulator with soft start and current limitation circuitry
CN108432112B (zh) Dc-dc变换器以及负载驱动用半导体集成电路
JP2015130744A (ja) 電源回路
JP2021191195A (ja) 電源制御装置、駆動モジュール、並びにスイッチング電源装置
JP4673350B2 (ja) 直流電源装置
EP2479633B1 (en) Voltage regulator with pre-charge circuit
US9762225B2 (en) Power supply apparatus and control method thereof
US10340681B2 (en) Power management system comprising static protecting circuit and related method of operation
US20170005580A1 (en) Voltage conversion device and method of operation
JP2008046901A (ja) 電源回路
JP2007174764A (ja) 電源装置
US10720827B1 (en) Low leakage CMOS switch to isolate a capacitor storing an accurate reference
JP2009118692A (ja) 直流−直流変換装置
JP2009171670A (ja) 電源回路および電源システム
JP2008017566A (ja) 電源発生回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110329

R150 Certificate of patent or registration of utility model

Ref document number: 4716895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250