JP5193954B2 - スイッチング電源システム - Google Patents

スイッチング電源システム Download PDF

Info

Publication number
JP5193954B2
JP5193954B2 JP2009134606A JP2009134606A JP5193954B2 JP 5193954 B2 JP5193954 B2 JP 5193954B2 JP 2009134606 A JP2009134606 A JP 2009134606A JP 2009134606 A JP2009134606 A JP 2009134606A JP 5193954 B2 JP5193954 B2 JP 5193954B2
Authority
JP
Japan
Prior art keywords
switch
voltage
node
pulse
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009134606A
Other languages
English (en)
Other versions
JP2010283972A (ja
Inventor
徹 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009134606A priority Critical patent/JP5193954B2/ja
Publication of JP2010283972A publication Critical patent/JP2010283972A/ja
Application granted granted Critical
Publication of JP5193954B2 publication Critical patent/JP5193954B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、電源システムの1種であるスイッチング電源に関して、特にノイズの低減に関するものである。
近年の電気機器を構成する回路基板では、複数のLSIが多種の電圧を必要としており、回路基板上に多数のオンボード電源を実装して、必要な電圧レベルを供給している。このオンボード電源にはいくつかの種類があるが、電流量が多い給電系では電力効率向上に適したスイッチング電源が採用されるケースが多い。このスイッチング電源はスイッチング動作によって入力電圧からパルス電圧を生成し、それを平滑化して出力電圧を生成している。
一方でスイッチング電源は、その方式上スイッチオン・オフを繰り返すため、平滑化前のスイッチングノードには、スイッチオン・オフに伴う入力電圧振幅のパルス電圧波形や、基板パターン上の寄生インダクタンスに急峻な電流変化が加えられることよる高周波電圧波形が生じる。これらの電圧波形を持つスイッチノードの基板パターンの近傍に、信号配線や観測線、制御線等の基板パターンを配置すると基板パターン間の寄生容量による結合の影響によって、スイッチノード近傍の基板パターンにノイズが伝播し、誤動作の一因となる。また、スイッチングノイズ源となるパルス電圧の振幅が大きい場合、このスイッチングノイズは、振幅が小さい他の信号パターンからのノイズよりも影響が大きく、ノイズ対策のために配線間隔を広くする必要があり、昨今の実装密度向上を妨げる要因となっている。
このためスイッチトランジスタを制御する信号のスルーレートを装置の稼動状態に応じて変化することで、スイッチングノイズを低減する方法(特開2006-129593)や、スイッチングノイズのアナログ回路への影響を低減するために電源回路を別基板とする方法(特開2001-137220)、スイッチ用トランジスタを複数段設けて順に動作させることでノイズを低減する方法(WO00/13318)等が考案されている。
但しスイッチングノイズを低減させるためにスイッチトランジスタの制御信号のスルーレートを緩やかにした場合、スイッチング損失が増加し電力効率が悪化することから無制限に緩やかにすることも出来ない。またスイッチ用トランジスタを複数段設けて順に動作させることで、電流変化は緩やかになるがスイッチング電源の方式上、どうしても入力電圧と同じ振幅のパルスは生じてしまい、このパルス起因のノイズは低減が困難である。一方で電源回路を別基板とする方法は、上記ノイズ対策への1つの方策であるが、別基板用のスペース確保の必要性や、別基板を設けることによるコストアップ、また別基板とすることで給電ルートが延びて給電ロス等のデメリットも生じてしまう。
特開2006-129593 特開2001-137220 WO00/13318
解決しようとする課題は、電気機器に所望の電圧を供給するスイッチング電源システムにおいて、実装効率と電力効率を悪化させずにスイッチングノイズを低減することが困難な点である。
上記課題を解決するために本発明では次に述べる各手段を講じたことを特徴とするものである。
本発明は、スイッチングノイズを低減するためにパルス生成スイッチに隣接してノイズキャンセル用スイッチを配置し、ノイズ源となるスイッチノードの電圧波形を打ち消す逆極性の電圧波形をノイズキャンセル用スイッチノードに加えることで、スイッチノードとノイズキャンセル用スイッチノード間で電界を打ち消しあい、スイッチノードから近傍の信号配線に寄生容量の結合によって伝播するノイズを低減する。一方でこのままではノイズキャンセル用スイッチを配置した面積およびノイズキャンセル用スイッチを駆動することによる電力損失分が増加してしまう。このため本発明はノイズキャンセル用スイッチの配置と同時に、ノイズキャンセル用スイッチの出力を有効利用することを特徴とする。スイッチ切り換えタイミングがパルス生成スイッチ出力の電圧調整に依存するために、隣接するノイズキャンセル用スイッチノードのパルス幅は調整できず、パルス幅に依存する出力電圧も調整できない。このノイズキャンセル用スイッチの出力電圧を任意の値に調整するために、前記ノイズキャンセル用スイッチノードのパルス電圧やパルス幅やフィルタによる平滑化後の出力電圧を観測し、ノイズキャンセル用スイッチの出力に任意のパルスを付加するパルス付加スイッチを持つことに本発明の最も主要な特徴がある。このパルス付加スイッチによってパルス幅を任意に変更することで、ノイズキャンセル用スイッチの出力電圧が調整可能となる。ノイズキャンセル用スイッチの出力を任意の値に調整し利用することで、実装効率と電力効率を悪化させずにノイズキャンセル用スイッチを用いてスイッチングノイズを低減することが可能となる。
本発明のスイッチング電源システムは、スイッチングノイズを相殺する方向に動作するノイズキャンセル用スイッチを付加することによってノイズを低減し、ノイズキャンセル用スイッチの出力にパルス付加スイッチや従来の電源システムを配置することによって、実装効率と電力効率を悪化させずにスイッチングノイズを低減可能とする。またスイッチングノイズを低減することによって、他の信号配線とスイッチング電源システム間の配線間隔を狭めて更に実装効率を向上することが可能となる。
基本構成を示す簡単な回路図とスイッチング動作の模式図である。 出力電圧を有効利用する電源構成図である。 図1の応用形の電源構成図である。
以下に発明の実施例を図1から図2、図3を参照して説明する。図1(a)は本発明の回路構成イメージを主要部品で示した一例であり、図1(b)は上記の回路構成時のスイッチオンオフタイミングを、図1(c)はスイッチングノードのスイッチング電圧波形を模式的に示した例である。
図1(a)において、スイッチを11、12、21、22、31、32に示す。従来のスイッチング電源でも用いられているパルス生成スイッチ11、12は、出力電圧を生成するためにパルス電圧波形を得るように、図1(b)に示すスイッチ11の動作やスイッチ12の動作に示すタイミングで交互にオンオフを繰り返す。このパルス生成スイッチに隣接して実装するノイズキャンセル用スイッチ21、22は、図1(b)のスイッチ21の動作やスイッチ22の動作に示すようにパルス生成スイッチ11、12と同じタイミングで但し電圧はパルス生成スイッチ11、12に相反する方向でオンオフを繰り返す。上記動作によってスイッチングノード15とノイズキャンセル用スイッチングノード25に生成されるスイッチ電圧波形の模式図を図1(c)に示す。スイッチングノード15とノイズキャンセル用スイッチングノード25の電圧波形は相互に相反する電圧方向に変化するため、スイッチノード15とノイズキャンセル用スイッチノード25間で電界を打ち消しあい、両方のスイッチノード15、25から近傍の信号配線に寄生容量の結合によって伝播するノイズを低減することが出来る。
一方でノイズキャンセル用スイッチ21、22を配置した分、部品数が増加してこのままでは実装効率と電力効率が低下する。この対策としてノイズキャンセル用スイッチ21、22の出力電圧を有効活用するための工夫の一つがパルス付加スイッチ31、32である。前記ノイズキャンセル用スイッチ出力ノード25のパルス電圧やパルス幅やフィルタによる平滑化後のノード38の電圧を観測し、所望の出力電圧に調整するために制御回路40の指令を受けたパルス付加スイッチ31、32がノイズキャンセル用スイッチ出力ノード25の電圧波形にパルスを付加する。例えば平滑化後のノード38の電圧が所望の電圧よりも低いと制御回路40が判断した場合、スイッチングノード35の波形のHigh時間を増やしLow時間を減らして所望の電圧に調整するため、図1(b)に示すスイッチ31の動作のオフ時間およびスイッチ32の動作のオン時間を減らすように制御回路から各スイッチ31、32に制御信号を送る。逆にノード38の電圧が所望の電圧よりも高い場合、スイッチングノード35の波形のHigh時間を減らしLow時間を増やして所望の電圧に調整するため、スイッチ31の動作のオフ時間およびスイッチ32の動作のオン時間を増やすように制御回路40から各スイッチ31、32に制御信号を送る。パルスを付加した模式波形が図1(c)のノード35の波形である。このパルス付加によってノイズキャンセル用スイッチ21、22の出力も任意の電圧に調整して有効に活用可能となる。このパルス付加スイッチ31、32によって実装効率と電力効率を悪化させずに、ノイズキャンセル用スイッチ21、22を用いてスイッチングノイズを低減することが可能となる。
図1のパルス付加スイッチ31、32の代わりに従来の電源システム70をノイズキャンセル用スイッチ21、22の出力ノード28に接続することで、ノイズキャンセル用スイッチ21、22の出力を所望の電圧に変換し有効利用することを可能としたのが図2の電源システムである。図2(b)は従来の電源システム70にリニアレギュレータを用いた場合のノード15、18、25,28、78の電圧波形の模式図を示したものである。スイッチの出力ノード15と25は同じタイミングで相反する電圧方向に切り替わっているためスイッチングノイズは低減される。ノード15、25の電圧波形のフィルタ後が、ノード18、28の波形である。ノイズキャンセル用スイッチの出力ノード28の電圧は、ノード25のパルス電圧とパルス幅に依存するため任意の値に調整できないが、出力ノード28の後段に電源システム70を配置することでノード78に任意の電圧を出力することができる。
図1のパルス付加スイッチ31、32のノイズも低減する必要がある場合に、ノイズキャンセル用スイッチやパルス付加スイッチを追加して実装効率や電力効率を悪化させずにノイズ低減を実現する電源システムが図3である。具体的には図1のパルス付加スイッチ31、32に対してノイズキャンセル用スイッチ41、42を隣接付加し、このノイズキャンセル用スイッチ41、42の出力にパルス付加スイッチ51、52を付加することで、ノイズ低減が可能となる。また図1や図3よりもノイズキャンセル用スイッチとパルス付加スイッチの段数を更に増やすことも可能である。
10 入力電圧ノード
11、12 パルス生成スイッチ
21、22、41、42 ノイズキャンセル用スイッチ
31、32、51、52 パルス付加スイッチ
13、14、23、24、33、34、43、44、53、54 スイッチ制御信号
15、25、35、45、55 スイッチノード
18、38、58、78 出力電圧ノード
40 制御回路
50、60、80 ノイズを低減するスイッチング回路システム

Claims (2)

  1. 直流電圧が入力される入力電圧ノードと、前記入力ノードとグランドとの間に接続され第1のパルス電圧を生成する第1のスイッチと第2のスイッチから成るパルス生成スイッチと、前記第1のスイッチと前記第2のスイッチ間の接続ノードに接続され前記第1のパルス電圧が入力される第1の平滑回路と、前記第1の平滑回路で平滑された電圧を出力する第1の出力電圧ノードと、前記第1のスイッチと前記第2のスイッチの排他的なオンオフを制御する制御回路を有するスイッチング電源システムにおいて、
    前記入力ノードとグランドとの間に接続され第2のパルス電圧を生成する第3のスイッチと第4のスイッチから成るノイズキャンセル用スイッチを前記パルス生成スイッチに隣接して備え、更に、前記第3のスイッチと前記第4のスイッチ間の接続ノードとグランドとの間に接続され第3のパルス電圧を生成する第5のスイッチと第6のスイッチから成るパルス付加スイッチと、前記第5のスイッチと前記第6のスイッチ間の接続ノードに接続され前記第3のパルス電圧が入力される第2の平滑回路と、前記第2の平滑回路で平滑された電圧を出力する第2の出力電圧ノードとを備え、
    前記制御回路は前記第3のスイッチと前記第4のスイッチの排他的なオンオフを前記第1のスイッチと前記第2のスイッチの排他的なオンオフとはオンとオフが逆になるように制御し、前記第5のスイッチと前記第6のスイッチの排他的なオンオフ時間を任意に制御することを特徴とするスイッチング電源システム。
  2. 直流電圧が入力される入力電圧ノードと、前記入力ノードとグランドとの間に接続され第1のパルス電圧を生成する第1のスイッチと第2のスイッチから成るパルス生成スイッチと、前記第1のスイッチと前記第2のスイッチ間の接続ノードに接続され前記第1のパルス電圧が入力される第1の平滑回路と、前記第1の平滑回路で平滑された電圧を出力する第1の出力電圧ノードと、前記第1のスイッチと前記第2のスイッチの排他的なオンオフを制御する制御回路を有するスイッチング電源システムにおいて、
    前記入力ノードとグランドとの間に接続され第2のパルス電圧を生成する第3のスイッチと第4のスイッチから成るノイズキャンセル用スイッチを前記パルス生成スイッチに隣接して備え、更に、前記第3のスイッチと前記第4のスイッチ間の接続ノードに接続され前記第2のパルス電圧が入力される第3の平滑回路と、前記第3の平滑回路で平滑された電圧を入力するレギュレータと、前記レギュレータでレギュレートされた電圧を出力する第3の出力電圧ノードとを備え、
    前記制御回路は前記第3のスイッチと前記第4のスイッチの排他的なオンオフを前記第1のスイッチと前記第2のスイッチの排他的なオンオフとはオンとオフが逆になるように制御することを特徴とするスイッチング電源システム。
JP2009134606A 2009-06-04 2009-06-04 スイッチング電源システム Expired - Fee Related JP5193954B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009134606A JP5193954B2 (ja) 2009-06-04 2009-06-04 スイッチング電源システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009134606A JP5193954B2 (ja) 2009-06-04 2009-06-04 スイッチング電源システム

Publications (2)

Publication Number Publication Date
JP2010283972A JP2010283972A (ja) 2010-12-16
JP5193954B2 true JP5193954B2 (ja) 2013-05-08

Family

ID=43540206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009134606A Expired - Fee Related JP5193954B2 (ja) 2009-06-04 2009-06-04 スイッチング電源システム

Country Status (1)

Country Link
JP (1) JP5193954B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5732272B2 (ja) 2011-02-14 2015-06-10 ローム株式会社 スイッチング電源装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3332704B2 (ja) * 1996-02-14 2002-10-07 三洋電機株式会社 増幅回路
JP2000312482A (ja) * 1999-04-26 2000-11-07 Meidensha Corp インバータ装置
US7760525B2 (en) * 2003-08-21 2010-07-20 Marvell World Trade Ltd. Voltage regulator
JP4716895B2 (ja) * 2006-02-22 2011-07-06 富士通セミコンダクター株式会社 Dc−dcコンバータ制御回路、dc−dcコンバータおよびdc−dcコンバータ制御方法
JP4788420B2 (ja) * 2006-03-17 2011-10-05 株式会社デンソー 電源装置

Also Published As

Publication number Publication date
JP2010283972A (ja) 2010-12-16

Similar Documents

Publication Publication Date Title
US7746675B2 (en) Asymmetrical interleaving strategy for multi-channel power converters
US7683691B2 (en) Clock supplying apparatus
KR101122390B1 (ko) 스위칭 증폭기용 샘플링 주파수를 증가시키기 위한 방법 및 시스템
JP2008301681A (ja) 駆動装置およびそれを備えた交流電力供給装置
JP5363895B2 (ja) 信号線駆動回路及び液晶表示装置
JP5093452B2 (ja) 電力変換機器に適用されるコモンモード漏れ電流抑制回路
JP5060422B2 (ja) プリント配線基板及び該プリント配線基板を有する装置
US10667383B2 (en) Printed circuit board and switching power supply for electronic appliance
TW201739157A (zh) 直流直流轉換器
JP5193954B2 (ja) スイッチング電源システム
JP6922175B2 (ja) 電力変換装置
JP6444458B1 (ja) 電力変換装置
JPWO2015173919A1 (ja) 制御ユニット
JP2007236137A (ja) ノイズフィルタ
WO2021234760A1 (ja) 電力変換装置
TWI690210B (zh) 內部電壓産生電路
US8138827B2 (en) Filter compensation for switching amplifiers
CN113330675A (zh) 通过相位偏移的动态调节在并联且相位偏移的时钟转换器中降低无线电噪声电压频谱
JP2001211653A (ja) 多軸駆動装置における漏れ電流低減方法
KR20130072473A (ko) 전원 공급부 및 그를 포함하는 영상표시장치
JP4691813B2 (ja) 二重チョッパ用パワー基板
JPH08340677A (ja) ノイズ低減装置
KR100985552B1 (ko) 전력 증폭기 및 그의 구동 방법
JP6831781B2 (ja) 光スイッチ、およびクロストーク低減方法
JPH10304651A (ja) 高周波利用機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees