JP4691813B2

JP4691813B2 - 二重チョッパ用パワー基板

Info

Publication number: JP4691813B2
Application number: JP2001100369A
Authority: JP
Inventors: 雅明三ッ廣
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-03-30
Filing date: 2001-03-30
Publication date: 2011-06-01
Anticipated expiration: 2021-03-30
Also published as: JP2002300776A

Description

【０００１】
【発明の属する技術分野】
この発明は、車両用空調インバータ装置に使用する、二重チョッパ用パワー基板に関するものである。
【０００２】
【従来の技術】
図６は、スイッチング素子（以下、ＩｎｔｅｌｌｉｇｅｎｔＰｏｗｅｒＭｏｄｕｌｅを略称して「ＩＰＭ」と呼ぶ）を使用した、従来の二重チョッパ方式を示す回路図である。図６中、１０１は二重チョッパ回路のパワ-基板部分であり、Ｐ側ＩＰＭ１０２と、Ｎ側ＩＰＭ１０３と、Ｐ側フライホイルダイオード１０４と、Ｎ側フライホイルダイオード１０５と、第１のスナバ１０６と、第２のスナバ１０７と、第３のスナバ１０８と、第４のスナバ１０９と、第５のスナバ１１０と、直流検流器（以下、「ＤＣＣＴ」と呼ぶ）１１１とで主に構成されている。
また、１１２は第１の入力側平滑用コンデンサ、１１３は第２の入力側平滑用コンデンサ、１１４は直流リアクトル、１１５は出力側平滑用コンデンサ、１１６は電圧センサ-である。
【０００３】
なお、図６の回路では、入力電圧Ｖ１に対して、Ｐ側ＩＰＭ１０２とＮ側ＩＰＭ１０３がお互いに１８０°の位相差をもってスイッチング動作を行ない、さらに、Ｐ側ＩＰＭ１０２及びＮ側ＩＰＭ１０３のスイッチングＯＮパルス幅を変えることにより、入力電圧Ｖ１が変動しても出力電圧Ｖ２を一定に保つよう制御している。
【０００４】
次に、ＩＰＭの１素子分の回路構成につき、図７に基づいて説明する。
図７中、ＩＰＭは、実際にスイッチング動作を行なう絶縁ゲートバイポーラ型トランジスタ（以下、「ＩＧＢＴ」と呼ぶ。）１１７と、保護ダイオード１１８と、ＩＧＢＴ駆動回路（図示せず）及びＩＧＢＴ保護回路（図示せず）で主に構成されている。なお、図７中、「１」・「２」は、図７のＩＰＭを図６のＰ側ＩＰＭ１０２とした場合に対応する端子の番号である。
【０００５】
次に、図６の回路におけるＰ側ＩＰＭ１０２及びＮ側ＩＰＭ１０３の動作について説明する。
図８は、Ｐ側ＩＰＭ１０２及びＮ側ＩＰＭ１０３のタイミングチャートとそれに伴う出力電流ＩＬの変化を示す図である。なお、Ｐ側ＩＰＭ１０２及びＮ側ＩＰＭ１０３は１８０°の位相差をもってスイッチングさせている。
図８（ａ）は、入力電圧Ｖ１の１／２が出力電圧Ｖ２である場合のタイミングチャートを示す図である。Ｐ側ＩＰＭ１０２及びＮ側ＩＰＭ１０３のＯＮパルス幅をスイッチング周期Ｔの１／２にすることで、出力電圧Ｖ２を入力電圧Ｖ１の１／２にすることができる。
なお、図中の記号ｆはスイッチング周波数を示す。
【０００６】
また、図８（ｂ）は、入力電圧Ｖ１の１／２が出力電圧Ｖ２より大きい場合であり、Ｐ側ＩＰＭ１０２及びＮ側ＩＰＭ１０３のスイッチングＯＮ時間をスイッチング周期Ｔの１／２より短くすることで出力電圧Ｖ２を一定に保つことができる。
さらにまた、図８（ｃ）は、入力電圧Ｖ１の１／２が出力電圧Ｖ２より小さい場合で、Ｐ側ＩＰＭ１０２及びＮ側ＩＰＭ１０３のスイッチングＯＮ時間をスイッチング周期Ｔの１／２よりも長くすることで出力電圧Ｖ２を一定に保つことができる。
このように、入力電圧の変動に対して、Ｐ側ＩＰＭとＮ側ＩＰＭのスイッチングＯＮ時間を変えることにより、負荷側に安定した出力電圧を供給できる。
【０００７】
【発明が解決しようとする課題】
しかし、上述した従来の回路では、Ｐ側ＩＰＭ１０２のＩＧＢＴのスイッチングサージ電圧を抑制するための第１のスナバ１０６、Ｎ側ＩＰＭ１０３のＩＧＢＴのスイッチングサージ電圧を抑制するための第２のスナバ１０７、Ｐ側フライホイールダイオード１０４がＯＮからＯＦＦに切り替わる時に発生するサージ電圧を抑制するための第３のスナバ１０８、Ｎ側フライホイールダイオード１０５がＯＮからＯＦＦに切り替わる時に発生するサージ電圧を抑制するための第４のスナバ１０９、入力電圧の高周波ノイズを抑制するための第５のスナバ１１０等が必要であり、これらのスナバをパワー基板に搭載した場合には、図９に示すような外形寸法となるので、基板の小型化が困難という問題があった。
また、これらのスナバの発熱対策としてモールド化や配置の検討といった課題が有った。
【０００８】
この発明は上述の課題を解決するためになされたものであり、基板上に搭載するスナバの数を減らし、より小型化可能な二重チョッパ搭載基板を提供することを目的としている。
【０００９】
【課題を解決するための手段】
この発明の二重チョッパ用パワー基板は、第１のＩＧＢＴと第２のＩＧＢＴとを直列に接続した第１のＩＰＭと、第３のＩＧＢＴと第４のＩＧＢＴとを直列に接続した第２のＩＰＭとを備え、第２のＩＧＢＴと第３のＩＧＢＴとをオフ固定状態にし、第２のＩＧＢＴの出力側と第３のＩＧＢＴの入力側とを接続させたものとした。
【００１０】
さらに、第２のＩＧＢＴと第３のＩＧＢＴをオフに固定するオフ固定回路と、第１のＩＧＢＴと第４のＩＧＢＴとを制御する制御回路を有するものとした。
【００１１】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１における二重チョッパ方式の回路図である。
図１中、１は二重チョッパ回路のパワ-基板部分であり、Ｐ側ＩＰＭ２と、Ｎ側ＩＰＭ３と、第１のスナバ４と、第２のスナバ５とで主に構成されている。なお、第１のスナバ４はＰ側ＩＰＭ２に、第２のスナバ５はＮ側ＩＰＭ３に並列となるように接続されている。
【００１２】
また、６はＤＣＣＴ、７はＤＣＣＴ６の出力側に接続される直流リアクトル、８は直流リアクトル７の出力とＮ側ＩＰＭ３の出力とに設けられた出力側平滑用コンデンサ、９は出力側平滑用コンデンサ８に並列になるように設けられた電圧センサー、１０及び１１は入力側平滑用コンデンサである。
【００１３】
次に、Ｐ側ＩＰＭ２の詳細構成につき、図２に基づいて説明する。
Ｐ側ＩＰＭ２は、第１のＩＧＢＴ２０ａと第１の保護ダイオード２１ａとを並列に接続した回路と、第２のＩＧＢＴ２２ａと第２の保護ダイオード２３ａとを並列に接続した回路とが直列に接続され、さらに、第１のＩＧＢＴを駆動させる第１のＩＧＢＴ駆動回路２４ａと、第２のＩＧＢＴを駆動させる第２のＩＧＢＴ駆動回路２５ａとを有している。
また、Ｎ側ＩＰＭ３も同様の構成であり、第１のＩＧＢＴ２０ｂと第１の保護ダイオード２１ｂとを並列に接続した回路と、第２のＩＧＢＴ２２ｂと第２の保護ダイオード２３ｂとを並列に接続した回路とが直列に接続され、さらに、第１のＩＧＢＴを駆動させる第１のＩＧＢＴ駆動回路２４ｂと、第２のＩＧＢＴを駆動させる第２のＩＧＢＴ駆動回路２５ｂとを有している。
なお、ＩＧＢＴ駆動回路２４ａ、２５ａ、２４ｂ及び２５ｂは、それぞれ、ＩＧＢＴ保護回路も含んだ回路構成となっている。
【００１４】
なお、Ｐ側ＩＰＭ２とＮ側ＩＰＭ３との接続状態を図３に示す。
図において、Ｐ側ＩＰＭ２の第２のＩＧＢＴ２２ａ、及び第２の保護ダイオード２３ａの出力がつながる端子「３」が、Ｎ側ＩＰＭ３の第１のＩＧＢＴ２０ｂ、及び第１の保護ダイオード２１ｂの入力がつながる端子「３」に接続されている。
【００１５】
次に、各ＩＰＭとパワー基板上の制御回路の接続について、図４に基づいて説明する。
図４において、２６及び２９はＩＧＢＴ制御回路を示し、２７及び２８は、ＩＧＢＴオフ固定回路を示す。
なお、ＩＧＢＴ制御回路２６及び２９と、ＩＧＢＴオフ固定回路２７及び２８はパワー基板上に設置される回路である。
Ｐ側ＩＰＭ２ではＰ側ＩＧＢＴ２０ａのみを使用し、Ｎ側ＩＧＢＴ２２ａはＩＧＢＴオフ固定回路２７に接続する。このとき、ＩＧＢＴオフ固定回路２７がＮ側ＩＧＢＴ２２ａをオフに固定し、第１のＩＧＢＴ２０ａのみがＩＧＢＴ駆動回路２６により駆動する。
また、Ｎ側ＩＰＭ３は、Ｎ側のＩＧＢＴ２２ｂのみを使用し、Ｐ側のＩＧＢＴ２０ｂはＩＧＢＴオフ固定回路２８に接続する。このとき、ＩＧＢＴオフ固定回路２８がＮ側ＩＧＢＴ２０ｂをオフに固定し、ＩＧＢＴ２２ｂのみがＩＧＢＴ駆動回路２９により駆動する。
【００１６】
このように、この実施の形態では、ＩＧＢＴを２個内蔵したＩＰＭを用いたパワー基板において、スイッチングさせない方のＩＧＢＴを誤動作防止のためにオフに固定して回路のフライホイルダイオードとして使用するようにしたので、ダイオード−ＩＧＢＴ間の配線を短縮し、配線のインダクタンスを減らすことができる。その結果、ＩＧＢＴとダイオードとのサージ電圧を１つのスナバで抑制でき、スナバを削減できる。
なお、図５は、図１に示した二重チョッパ回路のパワー基板の外形寸法の一例を示す図である。
【００１７】
【発明の効果】
以上に説明したように構成されているので、以下に示すような効果を奏する。
【００１８】
この発明に係る二重チョッパ用パワー基板は、ＩＧＢＴを２個内蔵したＩＰＭで、誤動作防止のためにオフに固定するスイッチングさせない方のＩＧＢＴ付属のダイオードを、フライホイルダイオードとして使用するものとしたので、部品点数削減と、ダイオード−ＩＧＢＴ間の配線の短縮が可能となり、サージ抑制とスナバの削減及び小型化が実現できるので、パワー基板の小型化が図れる。
【００１９】
また、使用しないＩＧＢＴをオフ状態に固定するオフ固定回路をパワー基板上に取り入れるものとしたので、ＩＰＭと制御回路との配線を最短距離でパタ−ン化できる。
【図面の簡単な説明】
【図１】実施の形態１によるパワー基板を用いた二重チョッパ回路を示す回路図である。
【図２】実施の形態１によるパワー基板におけるＩＰＭの内部構成を示す回路図である。
【図３】実施の形態１によるパワー基板における、Ｐ側及びＮ側ＩＰＭの接続を示す回路図である。
【図４】ＩＰＭと外部制御回路との接続を示す回路図である。
【図５】実施の形態１によるパワー基板の外形寸法の一例を示す外形図である。
【図６】従来のパワー基板を用いた二重チョッパ回路を示す回路図である。
【図７】従来のパワー基板に使用するＩＰＭの内部回路構成を示す回路図である。
【図８】ＩＰＭのスイッチングのタイミングチャートを示す図である。
【図９】従来のパワー基板の外形寸法の一例を示す外形図である。
【符号の説明】
１二重チョッパ回路のパワー基板部分、２Ｐ側ＩＰＭ、３Ｎ側ＩＰＭ、４スナバ、５スナバ、６ＤＣＣＴ、７直流リアクトル、８出力側平滑用コンデンサ、９電圧センサー、１０入力側平滑用コンデンサ、１１入力側平滑用コンデンサ、２０ａＩＧＢＴ、２０ｂＩＧＢＴ、２１ａ保護ダイオード、２１ｂ保護ダイオード、２２ａＩＧＢＴ、２２ｂＩＧＢＴ、２３ａ保護ダイオード、２３ｂ保護ダイオード、２４ａＩＧＢＴ駆動回路、２４ｂＩＧＢＴ駆動回路、２５ａＩＧＢＴ駆動回路、２５ｂＩＧＢＴ駆動回路、２６ＩＧＢＴ制御回路、２７ＩＧＢＴオフ固定回路、２８ＩＧＢＴオフ固定回路、２９ＩＧＢＴ制御回路。

Claims

第１のＩＧＢＴと前記第１のＩＧＢＴに並列に接続された第１のダイオードとからなる第１の回路と、第２のＩＧＢＴと前記第２のＩＧＢＴに並列に接続された第２のダイオードとを有する第２の回路とを有し、前記第１のＩＧＢＴの入力側が電圧入力側端子に接続するよう前記第１の回路と前記第２の回路が直列に接続されている第１のＩＰＭと、
第３のＩＧＢＴと前記第３のＩＧＢＴに並列に接続された第３のダイオードとからなる第３の回路と、第４のＩＧＢＴと前記第４のＩＧＢＴに並列に接続された第４のダイオードとを有する第４の回路とを有し、前記第４のＩＧＢＴの出力側が電圧入力側端子に接続するよう前記第３の回路と前記第４の回路が直列に接続されている第２のＩＰＭと
を備え、
前記第２のＩＧＢＴと前記第３のＩＧＢＴとをオフ固定状態にし、
前記第２のＩＧＢＴの出力側と前記第３のＩＧＢＴの入力側とを接続させたことを特徴とする二重チョッパ用パワー基板。
第２のＩＧＢＴと第３のＩＧＢＴをオフに固定するオフ固定回路と、第１のＩＧＢＴと第４のＩＧＢＴとを制御する制御回路を有することを特徴とする請求項１に記載の二重チョッパ用パワー基板。