JP5732272B2 - スイッチング電源装置 - Google Patents

Description

本発明は、ノイズを低減する機能を備えたスイッチング電源装置に関する。

従来技術のスイッチング電源では、例えば、特許文献１、２に示されるように、スイッチング動作によって入力電圧からパルス電圧を生成し、それを平滑化することによって、出力電圧が得られる構成となっている。このようなスイッチング電源では、所望の正電圧や負電圧の出力が得られ、また、得られる電圧効率は８０％〜９５％付近と高く、省電力設計という点から優れているものである。

しかしながら、例えば、このスイッチング電源周辺にブルートゥース、ＧＰＳ、ＷＬＡＮ等の極微細信号処理を行う無線通信ユニット等があると、小さなノイズであっても通信が妨害されて基本的な動作ができなくて誤動作が発生する。この現象の主な原因は、スイッチング電源のＰＩ（Power Integrity）ノイズやＥＭＩ（Electro Magnetic Interference）又はEmissionノイズである。

そこで、従来技術ではスイッチング電源は無線通信ユニットのない機器類で使用するか、無線通信ユニットが近くに存在する場合には、スイッチング電源の外にＰＩノイズやＥＭＩノイズを低減させるフィルタやチョークコイル等を配置していた。また、スイッチング電源全体をカン・シールドで囲い、スイッチングノイズの影響を防止しようとしたものがある。また、特許文献１では、ノイズキャンセル用のダミーのスイッチを設けて、動作させることにより、出力電圧生成用のスイッチノードと、ノイズキャンセル用スイッチノードとの間で電界を打ち消し合うようにしている。

特開２０１０−２８３９７２号公報 特開２０１０−２８９５１号公報

しかし、上記従来技術はいずれも、コストが高くなり、基板面積、部品体積や重量、部品点数、信頼性など全てが不利に働き、小型・軽量・高性能な製品設計の妨げとなる。さらに、スイッチング電源の外にＰＩノイズやＥＭＩノイズを低減させるフィルタやチョークコイル等を設ける方法、特許文献１に示される方法では、十分にノイズを低減することが困難であるという問題がある。また、正電圧出力及び負電圧出力を得るためには、昇圧回路と降圧回路を別々に構成する必要があり、各々に、上記のようなノイズ低減用の部品を設けるとなると、さらに、コストが高くなり、小型・軽量・高性能な製品設計の妨げとなる。

本発明は、上述した課題を解決するために創案されたものであり、フィルタ、チョークコイル、カンシールド、ダミーのスイッチ等の特別な部品を用いてノイズを低減させるのではなく、簡単な構成で発生するノイズを精度良く低減させ、かつ、正負の出力電圧にかかわらず、出力電圧を効率良く得ることができるスイッチング電源装置を提供することを目的としている。

上記目的を達成するために、本発明のスイッチング電源装置は、直流電源の正極に一端が接続された昇圧用インダクタと、前記昇圧用インダクタの他端に一端が接続された第１のスイッチング素子と、前記昇圧用インダクタと前記第１のスイッチング素子の接続点と一端が接続された第１の整流素子と、前記第１の整流素子の他端に一端が接続された第１のキャパシタとを備えた正電圧出力回路と、直流電源の負極に一端が接続された降圧用インダクタと、前記降圧用インダクタの他端に一端が接続された第２のスイッチング素子と、前記降圧用インダクタと前記第２のスイッチング素子の接続点と一端が接続された第２の整流素子と、前記第２の整流素子の他端に一端が接続された第２のキャパシタとを備えた負電圧出力回路と、前記昇圧用インダクタの中間点に一端が接続された第３のキャパシタと、前記降圧用インダクタの中間点に一端が接続され、他端が前記第３のキャパシタの他端及び接地端に接続された第４のキャパシタとを有し、前記第１のスイッチング素子及び前記第２のスイッチング素子が動作したときに流れるスイッチング電流を加算する加算回路とを備え、前記第１のキャパシタの他端と前記第１のスイッチング素子の他端と前記第２のキャパシタの他端と前記第２のスイッチング素子の他端とは接続されており、前記正電圧出力回路と前記負電圧出力回路の回路特性が対称となるように構成されており、前記正電圧出力回路のスイッチング電流と前記負電圧出力回路のスイッチング電流を互いに逆方向に発生させて前記加算回路に入力することを主要な特徴とする。

本発明によれば、直流電源に接続された正電圧出力回路と負電圧出力回路を有し、スイッチング素子、インダクタ、整流素子、キャパシタ等の回路素子の配置又は接続は、正電圧出力回路と負電圧出力回路で相互対称に構成している。このため、スイッチング動作することにより発生するＰＩノイズやＥＭＩノイズは、正電圧出力回路と負電圧出力回路とで、それぞれの大きさがほぼ等しくなる。そこで、これらのノイズが乗っているスイッチング電流を逆方向に発生させた電流を加算回路で加算することにより、スイッチングノイズを極めて小さくすることができる。

また、ノイズキャンセルのための加算回路は、フィルタやチョークコイル等の特別な部品等を用いるのではなく、電圧を出力するために必要な正電圧出力回路と負電圧出力回路回路から取り出して合算するだけで良いので、従来と比較して、簡単、小体積、低重量、低価格、高信頼な装置とすることができる。

本発明のスイッチング電源装置の基本構成例を示す回路図である。 本発明のスイッチング電源装置の基本構成例を示す回路図である。 本発明のスイッチング電源装置の基本構成例を示す回路図である。 本発明のスイッチング電源装置の基本構成例を示す回路図である。 本発明のスイッチング電源装置の基本構成例を示す回路図である。 本発明のスイッチング電源装置の全体構成例を示すブロック図である。 シミュレーションに用いた本発明のスイッチング電源装置の回路図である。 図７の回路における昇圧電圧、直流電源電圧ＶＤＤ、ＶＤＤ／２、接地電圧ＶＳＳ、降圧電圧を示す図である。 図８の曲線のうち、昇圧電圧を拡大した図である。 図８の曲線のうち、ＶＤＤ／２を拡大した図である。 図８の曲線のうち、降圧電圧を拡大した図である。 図８の曲線のうち、ＶＤＤを拡大した図である。 図８の曲線のうち、ＶＳＳを拡大した図である。。 負荷電流ＩＬを示す図である。 図１４の周波数スペクトルを示す図である。 直流電源電流ＩＤＤを示す図である。 図１６の周波数スペクトルを示す図である。 加算回路のキャパシタを流れる電流を示す図である。 整流素子を流れる電流を示す図である。 Ｐ点における過渡電圧を示す図である。 図２０の一部を拡大した図である。 Ｐ点における過渡電流を示す図である。 図２２の一部を拡大した図である。 図２２の周波数スペクトルを示す図である。 図２２の周波数スペクトルを示す図である。 シミュレーションに用いた従来技術のスイッチング電源であって、比較例とした回路構成を示す図である。 図２６の昇圧電圧出力を示す図である。 負荷電流を示す図である。 図２８の周波数スペクトルを示す図である。 直流電源電流を示す図である。 図３０の周波数スペクトルを示す図である。

以下、図面を参照して本発明の一実施形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。図面は模式的なものであり、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。

まず、スイッチング電源装置は、図６のように構成することができる。図６は、スイッチング電源装置の全体構成例を示す。本発明に係るスイッチング電源回路３０により、昇圧又は降圧された電圧が出力される。この出力電圧を変えるために、比較器３１、差動増幅器３２、三角波発生器３３、基準電圧発生器３４、分圧抵抗３５、３６等が設けられている。

スイッチング電源回路３０の出力電圧を分圧抵抗３５、３６で分圧して差動増幅器３２の一方の端子に入力される。分圧抵抗３５と分圧抵抗３６は、例えば、同じ抵抗値で構成される。一方、差動増幅器３２の他方の端子には、基準電圧発生器３４から基準電圧が供給される。

ここで、差動増幅器３２では、基準電圧と分圧電圧との差を増幅する。この増幅された差は、次の比較器３１に入力され、三角波発生器３３から発生する三角波の閾値となる。閾値の大きさにより、比較器３１から出力されるパルス信号ＳＷのパルス幅が変化する。すなわち、パルス信号ＳＷは、ＰＷＭ（パルス幅変調）信号である。したがって、基準電圧発生器３４の基準電圧を変化させることで、比較器３１に入力する閾値の大きさを変化させることができ、このパルス信号ＳＷをスイッチング電源回路３０のスイッチング素子に供給することで、出力電圧を変化させることができる。

ここで、本発明のスイッチング電源装置の基本構成部分となるスイッチング電源回路３０は、例えば、図１のように構成することができる。直流電源１（ＶＤＤ）の正極にインダクタ３ａが、負極にインダクタ３ｂが接続されている。また、直流電源１の負極とインダクタ３ｂの一端は接地されている。インダクタ３ａ、３ｂは、同じ値のインダクタンスを有し、特性が同じものを用いている。以下、キャパシタ２ａ及び２ｂ、キャパシタ６ａ及び６ｂにおいては、それぞれキャパシタンスが同じで特性が同じものを用いている。ダイオード４ａ及び４ｂ、スイッチ５ａ及び５ｂ等についても同様、同じ特性のものを用いることを意味する。

インダクタ３ａ、３ｂは、センタータップ・インダクタで構成されている。このように、センタータップ・インダクタとすることで、接続端子が１個増えるだけで、体積・重量は単体のインダクタと殆ど変わらない。もちろん、単体のインダクタ２個をシリーズ接続しても良い。インダクタ３ａは昇圧用インダクタであり、インダクタ３ｂは降圧用インダクタである。

インダクタ３ａのセンターと接地点１０（ＶＳＳ）との間にはキャパシタ２ａが、インダクタ３ｂのセンターと接地点１０との間にはキャパシタ２ｂが設けられている。直流電源１の正極と接続されたインダクタ３ａの他端は、スイッチング素子としてのスイッチ５ａと整流素子としてのダイオード４ａのアノードに接続されている。スイッチ５ａの他端は共通ライン９に接続されている。

共通ライン９は、直流電源１の電源電圧ＶＤＤの１／２にバイアスされている。また、ダイオード４ａのカソードは、キャパシタ６ａに接続され、キャパシタ６ａの他端は共通ライン９に接続されている。

一方、直流電源１の負極と接続されたインダクタ３ｂの他端は、スイッチング素子としてのスイッチ５ｂと整流素子としてのダイオード４ｂのカソードに接続されている。スイッチ５ｂの他端は共通ライン９に接続されている。また、ダイオード４ｂのアノードは、キャパシタ６ｂに接続され、キャパシタ６ｂの他端は共通ライン９に接続されている。

スイッチ５ａとスイッチ５ｂには、スイッチング制御信号として、パルス信号ＳＷが入力される。

ここで、インダクタ３ａ、スイッチ５ａ、ダイオード４ａ、キャパシタ６ａで正電圧出力回路を構成する。正電圧出力回路は昇圧回路となる。一方、インダクタ３ｂ、スイッチ５ｂ、ダイオード４ｂ、キャパシタ６ｂで負電圧出力回路を構成する。負電圧出力回路は降圧回路となる。また、キャパシタ２ａ、キャパシタ２ｂと、これらの合流地点である接地点１０とで加算回路を構成する。以上のように、正電圧出力回路と負電圧出力回路は、昇圧回路、降圧回路という機能の違いにより、ダイオード４ａとダイオード４ｂの接続方向が異なるが、回路素子の配置又は接続については、相互に対称な回路を構成している。

共通ライン９をＶＤＤ／２に維持することで、正電圧出力回路と負電圧出力回路の動作点を、ＶＤＤ／２にしている。

加算回路は、スイッチング５ａ、５ｂがパルス信号ＳＷにより動作したときに、スイッチ５ａ、５ｂを介して発生するスイッチング電流を相互に逆方向に発生させた電流を加算するものである。キャパシタ２ａ、２ｂを通すことで、直流分を除去し、高周波成分のスイッチングノイズ電流を取り出して加算することができる。

ダイオード４ａのカソードとダイオード４ｂのアノードの間には抵抗７が、キャパシタ６ａ、６ｂと並列に設けられている。抵抗７に並列にキャパシタ８が設けられている。抵抗７は負荷抵抗であり、キャパシタ８は平滑用キャパシタである。

一般的にスイッチング電源が、昇圧もしくは降圧する動作では、直流電源１（ＶＤＤ）と接地点１０（ＶＳＳ）間をインダクタ３ａ、３ｂを介して、スイッチ５ａ、５ｂによりスイッチングされる。

パルス信号ＳＷの制御により、スイッチ５ａ、５ｂが閉じている間は、インダクタ３ａ、スイッチ５ａ、スイッチ５ｂ、インダクタ３ｂと電流が流れる。次に、パルス信号ＳＷの制御により、スイッチ５ａ、５ｂが開かれると、今まで流れていた電流が急に止まるので、インダクタ３ａの両端及びインダクタ３ｂの両端には大きな誘導電圧（逆起電力）が発生する。

スイッチング電源の動作点は、前述したようにＶＤＤ／２であり、正電圧出力回路では、ＶＤＤ／２とインダクタ３ａによる誘導電圧とは同じ極性であるので、これらが加算された電圧に基づく電流がダイオード４ａを流れ、ＶＤＤ／２とインダクタ３ａによる誘導電圧との合計の電圧がキャパシタ６ａに充電される。

他方、負電圧出力回路では、動作点のＶＤＤ／２とインダクタ３ｂによる誘導電圧とは逆極性であるので、これらの差の電圧に基づく電流がダイオード４ｂを流れ、ＶＤＤ／２とインダクタ３ｂによる誘導電圧との差の電圧がキャパシタ６ｂに充電される。

上記のスイッチングの時には、アンペアオーダーの電流が瞬時的に直流電源１に流れることになり、ＰＩやＥＭＩのノイズを発生させる。これらのノイズは外付けのフィルタやチョーク・コイルである程度減衰させることは出来ても、他のブロックが害を受けない位に削減することは困難である。

本発明では、スイッチング電源の動作点を直流電圧１の電圧ＶＤＤの１／２にすることで、単一電源からＶＤＤ／２を中心として正側と負側に対称な昇圧電圧及び降圧電圧を得ることができる。昇圧電圧側と降圧電圧側の回路特性が対称であれば、ＤＣレベルは異なるものの、発生するＰＩやＥＭＩノイズは、符号が異なるだけで大きさが同じノイズが発生するはずである。

加算回路では、インダクタ３ａの中間点からスイッチング電流を取り出し、キャパシタ２ａを通して接地点１０に導く。一方、インダクタ３ｂの中間点からスイッチング電流を取り出し、キャパシタ２ｂを通して接地点１０に導く。このように、スイッチ５ａ、５ｂを介して流れるスイッチング電流のうち、高周波成分のスイッチングノイズ分を相互に逆方向に発生させて加算する。

したがって、キャパシタを通して、直流分をカットした後、加算することにより理論的にノイズが極めて精度良く消去されることになる。また、インダクタ３ａは昇圧用インダクタであるが、平滑用インダクタの役割も兼ねている。他方、インダクタ３ｂは、降圧用インダクタであるが、平滑用インダクタの役割も兼ねている。すなわち、インダクタ３ａとキャパシタ２ａとでＴ型ＬＣのフィルタとして、また、インダクタ３ｂとキャパシタ２ｂとでＴ型ＬＣのフィルタとして使用することにより、ノイズがより低減する構成としている。

スイッチング電流を保持する為のキャパシタ６ａ、６ｂは、ＶＤＤ／２の電圧に接続されるように構成している。各部の電圧又は電流を簡単な数式で表すと、次のようになる。
昇圧電圧Ｖｐ＝ＶＤＤ／２＋ＶＣ１
ここで、ＶＣ１は、キャパシタ６ａの両端にかかる電圧を示す。
降圧電圧Ｖｎ＝ＶＤＤ／２−ＶＣ２
ここで、ＶＣ２は、キャパシタ６ｂの両端にかかる電圧を示す。
負荷電流ＩＬ＝（Ｖｐ−Ｖｎ）／Ｒ
ここで、Ｒは抵抗７の抵抗値を示す。
以上のように、図１からは、正電圧出力Ｖｐ及び負電圧出力Ｖｎを取り出すことができる。

また、スイッチ５ａを流れる電流Ｉｓｗ１＝スイッチ５ｂを流れる電流Ｉｓｗ２であるから、|スイッチングノイズ電流ＩＮ１|＝|スイッチングノイズ電流ＩＮ２|となる。ここで、ＩＮ１はキャパシタ２ａを介して接地点１０（ＶＳＳ）に流れる電流を、ＩＮ２はキャパシタ２ｂを介して接地点１０（ＶＳＳ）に流れる電流を示す。

図１の構成例では、出力電圧の昇圧及び降圧が小さいものにとどまる。インダクタ３ａ、３ｂには、直流電源１のＶＤＤと動作点のＶＤＤ／２との差の電圧しか印加されないため、インダクタ３ａ、３ｂに流れる電流は、それほど大きくならない。したがって、インダクタ３ａ、３ｂに発生する誘導電圧も大きくならず、出力電圧の昇降圧は小さなものになる。これを大きく昇降圧できるようにしたのが、図２の構成である。基本的には、図１と同じであるが、スイッチ５ａ、５ｂの接続を変更したものである。

図１と同じ符号を付しているものは、同じ回路素子を示すので、説明を省略する。図２は図１と異なり、スイッチ５ａのインダクタ３ａとの接続点と反対側は、インダクタ３ｂの中点と接続されている。一方、スイッチ５ｂのインダクタ３ｂとの接続点と反対側は、インダクタ３ａの中点と接続されている。図１では、スイッチ５ａとスイッチ５ｂが直流電源１に対して直列に接続されていたが、図２では、スイッチ５ａとスイッチ５ｂが直流電源１に対して並列に接続されている。

このように構成することで、インダクタ３ａ、３ｂには、直流電源１のＶＤＤがそのまま印加されるようになるので、インダクタ３ａ、３ｂに流れる電流は大きくなる。このため、インダクタ３ａ、３ｂに発生する誘導電圧も大きくなるので、出力電圧の昇降圧は大きくなる。

図３は、スイッチング電源装置の動作点ＶＤＤ／２の作成方法を変えたものである。図１と同じ符号を付しているものは、同じ回路素子を示すので、説明を省略する。図１と異なるのは、共通ライン９にバイアスＶＤＤ／２を与えるのではなく、抵抗９ａと抵抗９ｂにより直流電源１のＶＤＤを分圧していることである。抵抗９ａと抵抗９ｂは、抵抗値が同じで特性が同じものを用いる。これにより、抵抗９ａと抵抗９ｂの接続点における電圧は、ＶＤＤ／２になるので、スイッチング電源装置の動作点もＶＤＤ／２となる。

図４は、図３の構成で、さらに出力電圧の昇降圧を大きくしたものである。図１、３と同じ符号を付しているものは、同じ回路素子を示すので、説明を省略する。図３の構成とは異なり、スイッチ５ａ、５ｂの接続を変更している。スイッチ５ａのインダクタ３ａとの接続点と反対側は、インダクタ３ｂの中点と接続されている。一方、スイッチ５ｂのインダクタ３ｂとの接続点と反対側は、インダクタ３ａの中点と接続されている。

このように構成することで、図２で説明したように、インダクタ３ａ、３ｂには、直流電源１のＶＤＤがそのまま印加されるようになるので、出力電圧の昇降圧は大きくなる。

図５は、図１〜図４とは異なり、整流素子としてダイオード４ａ、４ｂを用いずに、スイッチ素子１４ａ、１４ｂを用いている。図５は、図２のダイオード４ａ、４ｂの代わりに、スイッチ素子１４ａ、１４ｂで構成されている。このスイッチ素子１４ａ、１４ｂは、通常のスイッチでも良いし、ＭＯＳＦＥＴ等のトランジスタでも良い。図１〜図５で共通して用いているスイッチング素子５ａ、５ｂについても、通常のスイッチでも良いし、ＭＯＳＦＥＴ等のトランジスタでも良い。そこで、例えば、スイッチ素子１４ａ、１４ｂとスイッチング素子５ａ、５ｂとを同様のＭＯＳＦＥＴ等のトランジスタで構成すれば、同期整流方式を実現することができる。

ここで、インダクタ３ａ、スイッチ５ａ、スイッチ素子１４ａ、キャパシタ６ａで正電圧出力回路を構成する。正電圧出力回路は昇圧回路となる。一方、インダクタ３ｂ、スイッチ５ｂ、スイッチ素子１４ｂ、キャパシタ６ｂで負電圧出力回路を構成する。負電圧出力回路は降圧回路となる。また、キャパシタ２ａ、キャパシタ２ｂと、これらの合流地点である接地点１０とで加算回路を構成する。以上のように、正電圧出力回路と負電圧出力回路は、回路素子の配置及び接続については、相互に対称な回路を構成している。

スイッチ素子１４ａ、１４ｂにはパルス信号ＳＷを反転させたパルス信号ＲＳＷを制御信号として用いれば良い。このようにすれば、スイッチ５ａ、５ｂが開いたときに、スイッチ素子１４ａ、１４ｂがオンの状態となり、一方向の極性の電流をキャパシタ６ａ、６ｂに充電することができる。ダイオードでは順方向電圧があるために、図１〜図４の構成であれば、電圧降下が発生するが、図５の構成では整流素子をスイッチ素子で構成しているため、電圧降下を無視できるという効果がある。

次に、図４の回路に基づき、発生する各部の電圧、電流をシミュレーションした結果を図９〜図２６に示す。このシミュレーションに使用した具体的な回路は図７である。図４と対応させればわかるように、直流電源１がＶ１０に、キャパシタ２ａ、２ｂがＣ２１、Ｃ１８に、抵抗９ａ、９ｂがＲ１９、Ｒ２１に、インダクタ３ａがＬ２０及びＬ１９に、インダクタ３ｂがＬ２１及びＬ１８に、スイッチ５ａ、５ｂがＳ１１、Ｓ１０に、ダイオード４ａ、４ｂがＤ１１、Ｄ１０に、キャパシタ６ａ、６ｂがＣ１９、Ｃ２０に、抵抗７がＲ２０及びＲ２２に、キャパシタ８がＣ２２に対応する。また、中央にあるＵ１３，Ｕ１４，Ｕ１５と電源Ｖ９から構成されるのは、パルス信号ＳＷを発生させるパルス幅変調回路である。なお、このパルス幅変調回路の回路構成は、一例を示したものであり、図に示した回路構成以外でも、もちろん実現することができる。また、図中の符号の近くに記載している数字は、シミュレーションに用いた回路素子の値を表わす。例えば、直流電源Ｖ１０の電源電圧は３Ｖであり、Ｃ２１、Ｃ１８のキャパシタについては１０μＦ等である。

一方、比較するために、従来技術によるスイッチング電源を、回路シミュレーションした結果を図２７〜図３１に示す。このシミュレーションに使用した回路は図２６である。図２６の構成は、図４及び図８の回路と比較してより単純である。図２６（ａ）は回路構成を示している。直流電源４１に直列に接続されたインダクタ４３とスイッチ４５、スイッチ４５に並列に接続されたキャパシタ４６、抵抗４７を備えている。また、スイッチ４５とキャパシタ４６の間はダイオード４４で接続されている。

図２６（ａ）の回路構成を具体的な回路としたものが図２６（ｂ）である。直流電源４１がＶ１０に、インダクタ４３がＬ１９に、スイッチ４５がＳ１１に、ダイオード４４がＤ１１に、キャパシタ４６がＣ１９に、抵抗４７がＲ２０に対応する。また、中央にあるＵ１３，Ｕ１４，Ｕ１５と電源Ｖ９から構成されるのは、パルス信号ＳＷを発生させるパルス幅変調回路の一例を示すものである。図２６（ｂ）中に記載されているように、直流電源４１の電源電圧は３Ｖである。図２６は、いわゆる昇圧チョッパー方式と言われるもので、昇圧された電圧ＶＵが出力される。

上記いずれの回路シミュレーションにおいても、スイッチング周波数、すなわちパルス信号ＳＷの周波数は５００ｋＨｚとし、各素子は理想素子として計算を行った。

まず、図２６の回路のシミュレーション結果から説明する。図２７は、昇圧電圧出力ＶＵを示す。縦軸は電圧（Ｖ）を、横軸は時間（ｍｓｅｃ）を示す。８．１Ｖから８．６Ｖ程度までの範囲で変動しており、変動幅は、０．５Ｖを超えており、大きい。

図２８は、抵抗４７を流れる負荷電流を示す。縦軸は電流（ｍＡ）を、横軸は時間（ｍｓｅｃ）を示す。負荷電流についても、３２０ｍＡ〜３４５ｍＡ程度まで変動しており、その変動幅は大きい。図２９は、図２８の負荷電流の周波数スペクトルを示す。基本波以外の高調波成分が、高次高調波でも比較的大きな強度を保っており、高調波成分が高いことがわかる。

図３０は、直流電源４１を流れる電源電流を示す。縦軸は電流（Ａ）を、横軸は時間（ｍｓｅｃ）を示す。電源電流は、変動幅が３Ａにまで達しており、非常に大きい。この電源電流の振れがＰＩノイズやＥＭＩノイズになる。図３０の電源電流の変化をフィルタ等を使用してＤＣ電流に変換できれば、ノイズは発生しなくなるが、変動幅の大きさがアンペアオーダーなので、フィルタ等を使用したとしても、ＤＣ電流に変換することは技術的に困難である。

図３１は、図３０の電源電流の周波数スペクトルを示す。基本波は、４９．３ｄＢｍの大きさとなっている。また、高調波成分の強度も大きい状態で分布している。

次に、本発明に係る図４、７の回路構成によるシミュレーション結果を説明する。図８は、各部の端子電圧を示す。グラフ上から順に、昇圧電圧Ｖｐ、直流電源１のＶＤＤ、ＶＤＤ／２、インダクタ３ｂの中間端子の電圧ＶＬ、降圧電圧Ｖｎを示している。図９は、図８の信号のうち、昇圧電圧Ｖｐを取り出して拡大したものである。約９．１３Ｖから９．１６Ｖの間で変動している。

図１０はＶＤＤ／２を示す。ＶＤＤが３Ｖであるので、ＶＤＤ／２は１．５Ｖとなる。ＶＤＤ／２は平坦である。図１１は降圧電圧Ｖｎを示す。約−６．１３から−６．１６の間で変動している。図１２は、ＶＤＤ端子電圧を示す。インダクタ３ａの中間端子における電圧波形である。ＶＤＤ端子電圧は、３Ｖを中心として、およそ±０．１Ｖの範囲内で変動している。図２６の従来技術による回路構成では、図２７に示すように、昇圧電圧出力ＶＵは、変動幅は、０．５Ｖを超えており非常に大きい。しかし、本発明のスイッチング電源装置では、上記のように、昇圧電圧Ｖｐ及び降圧電圧Ｖｎともに、変動幅は０．０３Ｖ程度となっており、非常に小さくなっている。

図１３は、ＶＳＳ端子電圧を示す。インダクタ３ｂの中間端子における電圧波形である。ＶＳＳ端子電圧は、０Ｖを中心として、およそ±０．１Ｖの範囲内で変動している。図１４は、抵抗７を流れる電流を示す。抵抗７は、Ｒ２０とＲ２２の合計値に相当するので、５０Ωとなる。前記の式から、抵抗７を流れる負荷電流ＩＬ＝（Ｖｐ−Ｖｎ）／Ｒと表わせるため、ＩＬは、図１４のように、３０６ｍＡ程度を中心として約３０５．５ｍＡ〜３０６．５ｍＡまでの範囲で変動している。

図１５は、図１４の負荷電流ＩＬの周波数スペクトルを示す。横軸が周波数、縦軸がＥＭＩノイズレベル（ｄＢｍ）を示す。基本波は、−２３．２ｄＢｍであった。図１６は、直流電源１を流れる電源電流ＩＤＤを示す。１．８０６Ａを中心に１．８０４Ａ〜１．８０８Ａまでの範囲で変動している。図１７は、図１６の電源電流ＩＤＤの周波数成分を示す。横軸が周波数、縦軸がＥＭＩノイズレベル（ｄＢｍ）を示す。基本波は−５．３ｄＢｍであった。

図２６の従来技術による回路構成では、図２８に示すように、負荷電流は、３２０ｍＡ〜３４５ｍＡ程度まで変動している。しかし、本発明のスイッチング電源装置では、負荷電流の変動幅は、約１．０ｍＡまでの範囲に留まっており、変動幅は非常に小さくなっている。また、従来技術による回路構成では、図２９に示すように、負荷電流の周波数スペクトルにおいて基本波以外の高調波成分が、高次高調波でも比較的大きな強度を保っているが、本発明のスイッチング電源装置では、図１５のように、高次高調波の成分は小さくなっている。

さらに、従来技術による回路構成では、図３０に示すように電源電流は、変動幅が３Ａにまで達しており、非常に大きい。また、図３１に示すように、電源電流の高調波成分の強度も大きい状態で分布している。しかし、本発明のスイッチング電源装置では、図１６に示すように、電源電流ＩＤＤの変動幅は、０．００５Ａまでに収まっており、極めて小さくなっている。また、図１７に示すように、電源電流ＩＤＤの高調波成分は非常に小さくなっている。

図１８は、キャパシタ２ａ、キャパシタ２ｂを流れる電流を示す。破線の曲線がキャパシタ２ａを流れる電流を表わし、実線の曲線がキャパシタ２ｂを流れる電流を表わす。一方、図１９は、ダイオード４ａ、ダイオード４ｂを流れる電流を示す。実線の曲線がダイオード４ａを流れる電流を表わし、破線の曲線がダイオード４ｂを流れる電流を表わす。

図１８、１９の２種類の正負のスイッチング電流は、キャパシタ２ａ、２ｂを通して加算することにより、ほぼ０になり、その結果、電源電流ＩＤＤも図１６に示すように平滑化される。次に、図１８、１９の２種類の正負のスイッチング電流を、キャパシタ２ａ、２ｂを通して加算した電流合流点Ｐにおける電圧波形、電流波形を以下に示す。

図２０は、電流合流点Ｐにおける過渡電圧波形における安定時の波形を示す。２ｍｓ〜３ｍｓ経過後の電圧波形である。縦軸は電圧（ｆＶ）を、横軸は時間（ｍｓｅｃ）を示す。この電圧波形から、ノイズはほぼキャンセルされている。図２１は、図２０のグラフのうち、２．９８ｍｓ〜３ｍｓまでの範囲を拡大したものである。図２１からわかるように、インパルス状にひげ状のノイズがあるものの、ほとんどのノイズは、この電圧レベルでも平坦な部分が見られる。

さらに、図２２は、電流合流点Ｐにおける過渡電流波形における安定時（２ｍｓ〜３ｍｓ）の電流波形を示す。縦軸は電流（ｐＡ）を、横軸は時間（ｍｓｅｃ）を示す。図２３は、過渡電圧同様、図２２のグラフのうち、２．９８ｍｓ〜３ｍｓまでの範囲を拡大したものである。図２２からわかるように、インパルス状にひげ状のノイズがあるものの、ほとんどのノイズは、この電流レベルでも平坦な部分が見られる。

また、図２４は、電流合流点Ｐにおける過渡電流波形のＦＦＴ変換による周波数スペクトルを示す。縦軸は電流値（Ａ）、横軸は周波数（ＭＨｚ）を示す。図２５も、電流合流点Ｐにおける過渡電流波形のＦＦＴ変換による周波数スペクトルを示す。縦軸はＥＭＩノイズレベル（ｄＢｍ）を、横軸は周波数を示す。以上の図２４、２５からわかるように、電流合流点Ｐでは、極めて効果的にノイズが低減されている。

さらに、キャパシタ２ａとインダクタ３ａによるＴ型ＬＣフィルタ、及びキャパシタ２ｂとインダクタ３ｂによるＴ型ＬＣフィルタの構成を有しているため、これらのＴ型ＬＣフィルタの減衰効果も相まって残ったノイズは微小な正弦波に近いものとなった。この結果は、図１７に示すように、基本波成分が最も高く、高次高調波成分になるほど強度が急激に減少していくので、高調波成分全体が少ないことがわかる。また効率についても、入力３Ｖ、１．８１Ａから出力１５．３Ｖ、０．３０５Ａを得ているので、下記の式により入出力の効率は、８５．９％となる。

効率＝（１５．３Ｖ×０．３０５Ａ）／（３Ｖ× １．８１Ａ）＝８５．９％

なお、効率の損失分はダイオード４ａ、４ｂの電圧降下分によるものである。以上のように、本発明により、高効率を維持しながら、正電圧出力と負電圧出力を同時に得られるとともに、スイッチング雑音を極めて少なくできるノイズキャンセリング機能を備えたスイッチング電源装置が簡単な構成で実現できる。

本発明のスイッチング電源装置の構成は、ブルートゥース、ＧＰＳ、ＷＬＡＮ等の極微細信号処理を行う無線通信ユニットの電源として、また、他に、わずかのＰＩノイズやＥＭＩノイズにより誤動作が起きるデバイス等についても、電源として適用することができる。

１ 直流電源
２ａ キャパシタ
２ｂ キャパシタ
３ａ インダクタ
３ｂ インダクタ
４ａ ダイオード
４ｂ ダイオード
５ａ スイッチ
５ｂ スイッチ
６ａ キャパシタ
６ｂ キャパシタ
７ 抵抗
８ キャパシタ
１４ａ スイッチ
１４ｂ スイッチ
３０ スイッチング電源回路
３１ 比較器
３２ 差動増幅器
３３ 三角波発生器
３４ 基準電圧発生器
３５ 分圧抵抗
３６ 分圧抵抗

Claims (7)

1. 直流電源の正極に一端が接続された昇圧用インダクタと、前記昇圧用インダクタの他端に一端が接続された第１のスイッチング素子と、前記昇圧用インダクタと前記第１のスイッチング素子の接続点と一端が接続された第１の整流素子と、前記第１の整流素子の他端に一端が接続された第１のキャパシタとを備えた正電圧出力回路と、
   直流電源の負極に一端が接続された降圧用インダクタと、前記降圧用インダクタの他端に一端が接続された第２のスイッチング素子と、前記降圧用インダクタと前記第２のスイッチング素子の接続点と一端が接続された第２の整流素子と、前記第２の整流素子の他端に一端が接続された第２のキャパシタとを備えた負電圧出力回路と、
   前記昇圧用インダクタの中間点に一端が接続された第３のキャパシタと、前記降圧用インダクタの中間点に一端が接続され、他端が前記第３のキャパシタの他端及び接地端に接続された第４のキャパシタとを有し、前記第１のスイッチング素子及び前記第２のスイッチング素子が動作したときに流れるスイッチング電流を加算する加算回路とを備え、
   前記第１のキャパシタの他端と前記第１のスイッチング素子の他端と前記第２のキャパシタの他端と前記第２のスイッチング素子の他端とは接続されており、
   前記正電圧出力回路と前記負電圧出力回路の回路特性が対称となるように構成されており、
   前記正電圧出力回路のスイッチング電流と前記負電圧出力回路のスイッチング電流を互いに逆方向に発生させて前記加算回路に入力することを特徴とするスイッチング電源装置。
2. 直流電源の正極に一端が接続された昇圧用インダクタと、前記昇圧用インダクタの他端に一端が接続された第１のスイッチング素子と、前記昇圧用インダクタと前記第１のスイッチング素子の接続点と一端が接続された第１の整流素子と、前記第１の整流素子の他端に一端が接続された第１のキャパシタとを備えた正電圧出力回路と、
   直流電源の負極に一端が接続された降圧用インダクタと、前記降圧用インダクタの他端に一端が接続された第２のスイッチング素子と、前記降圧用インダクタと前記第２のスイッチング素子の接続点と一端が接続された第２の整流素子と、前記第２の整流素子の他端に一端が接続された第２のキャパシタとを備えた負電圧出力回路と、
   前記昇圧用インダクタの中間点に一端が接続された第３のキャパシタと、前記降圧用インダクタの中間点に一端が接続され、他端が前記第３のキャパシタの他端及び接地端に接続された第４のキャパシタとを有し、前記第１のスイッチング素子及び前記第２のスイッチング素子が動作したときに流れるスイッチング電流を加算する加算回路とを備え、
   前記第１のキャパシタの他端と前記第２のキャパシタの他端とが接続されており、前記第１のスイッチング素子の他端と前記第４のキャパシタの一端は接続されており、前記第２のスイッチング素子の他端と前記第３のキャパシタの一端は接続されており、
   前記正電圧出力回路と前記負電圧出力回路の回路特性が対称となるように構成されており、
   前記正電圧出力回路のスイッチング電流と前記負電圧出力回路のスイッチング電流を互いに逆方向に発生させて前記加算回路に入力することを特徴とするスイッチング電源装置。
3. 前記正電圧出力回路と前記負電圧出力回路は、前記直流電源電圧の１／２の電圧を基準に動作することを特徴とする請求項１又は請求項２に記載のスイッチング電源装置。
4. 前記第１のスイッチング素子と前記第２のスイッチング素子は直列に接続されており、これらのスイッチング素子の接続点は前記直流電源電圧の１／２の電圧に維持されていることを特徴とする請求項１に記載のスイッチング電源装置。
5. 前記昇圧用インダクタはセンタータップ・インダクタであることを特徴とする請求項１〜請求項４のいずれか１項に記載のスイッチング電源装置。
6. 前記降圧用インダクタはセンタータップ・インダクタであることを特徴とする請求項１〜請求項４のいずれか１項に記載のスイッチング電源装置。
7. 前記第１の整流素子及び前記第２の整流素子は、スイッチ素子で構成されていることを特徴とする請求項１〜請求項６のいずれか１項に記載のスイッチング電源装置。

Images