JP3688257B2 - 電源装置及び携帯電話器 - Google Patents
電源装置及び携帯電話器 Download PDFInfo
- Publication number
- JP3688257B2 JP3688257B2 JP2002282524A JP2002282524A JP3688257B2 JP 3688257 B2 JP3688257 B2 JP 3688257B2 JP 2002282524 A JP2002282524 A JP 2002282524A JP 2002282524 A JP2002282524 A JP 2002282524A JP 3688257 B2 JP3688257 B2 JP 3688257B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- power
- control circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の種類の電源を切り換えて使用する電源制御回路に関する。
【０００２】
【従来の技術】
従来より、複数の種類の電源回路を共通の発振回路から出力される発振信号により駆動することにより装置の小型化及び低消費電力化を図る技術が提案されている（例えば、特許文献１を参照）。
【０００３】
【特許文献１】
特開２０００−１１６４４号公報
【０００４】
【発明が解決しようとする課題】
ここで、発振信号として共通のクロック信号で動作する昇圧回路及び降圧回路を用いて１つの直流電源から異なる２種類の電圧を出力する場合を考察する。共通のクロック信号を用いる場合、上記昇圧回路及び降圧回路内において同時に多くの電力が消費されることがあり、この場合、上記直流電源にノイズが発生する。例えば、携帯電話器では、電源にノイズがのることを嫌うため、上記共通の発振信号を用いて複数の電源回路を駆動する従来技術をそのまま適用することが難しかった。
【０００５】
本発明は、ノイズの発生を低減し、共通の発振信号で複数の電源回路を制御する電源装置、及びこの電源装置を備えた携帯電話器を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の電源装置は、
一つの直流電源と複数の電源回路を備えた電源装置であって、
上記複数の電源回路のうち少なくとも一つの電源回路は、
電力貯蔵部と、
上記電源回路から出力された電圧を分圧した分圧電圧に基づいて所定の制御信号を出力する増幅器と、
上記増幅器から出力される制御信号と上記複数の電源回路に共通の発振回路から出力される発振信号をもとに、上記電力貯蔵部が蓄電する蓄電タイミングを決定し、上記蓄電タイミングを他の電源回路に含まれる電力貯蔵部への蓄電タイミングと異なるようにする制御回路を備えたことを特徴とする。
【０００７】
また、本発明の他の携帯の電源装置は、
上記複数の電源回路が、昇圧回路、降圧回路、及び倍昇圧型直流変換回路であり、
上記昇圧回路と上記降圧回路の組み合わせ、または上記降圧回路と上記倍昇圧型直流変換回路の組み合わせのいずれか一方の組み合わせについて、当該一方の組み合わせに含まれる２つの電源回路の電力貯蔵部への蓄電タイミングを異なるようにしたことを特徴とする。
【０００８】
さらに、本発明に係る携帯電話器は、上記電源装置と、上記電源装置が備える複数の電源回路の出力端子にそれぞれ接続された複数の負荷を備えた携帯電話器。
【０００９】
【発明の実施の形態】
本発明の電源装置及び携帯電話器は、１つの直流電源から異なる電圧を発生する複数の電源回路が、上記直流電源から電力供給を受けるタイミングを、共通の発振回路から出力される発振信号により時分割制御する装置であり、上記複数の電源回路で同時に大きな電力が消費されて上記直流電源にノイズが発生するのを防止することを特徴とする。
以下、添付の図面を用いて、本発明の電源の制御回路の実施の形態について説明する。
【００１０】
図１は、携帯電話器用の電源装置１００の構成を示す図である。電源装置１００は、共通の直流電源Ｖｃｃを使用する昇圧ＤＣ／ＤＣ変換回路１０、降圧ＤＣ／ＤＣ変換回路３０、及び、倍昇圧型直流変換回路５０の３つの電源回路と、発振回路８０の出力する発振信号である三角波ＴＷに基づいて、上記３つの電源回路の内、電源選択パッド７０に印加される選択信号ＳＥＬ０により選択される２つの電源回路の動作を時分割制御する制御回路Ｃで構成される。
【００１１】
例えば、上記昇圧ＤＣ／ＤＣ変換回路１０は、有機ＥＬパネル用の電源であり、降圧ＤＣ／ＤＣ変換回路３０は、携帯電話器の通話機能やボタンのＬＥＤ点灯機能を実現する為に用いられる電源であり、倍昇圧型直流変換回路５０は、ホワイトＬＥＤ用の電源である。本例の場合において、有機ＥＬパネルとホワイトＬＥＤは、択一的に使用されるものであり、同時に使用されることは無い。実際の使用時には、電源装置１００は、電源選択パッド７０に印加される選択信号ＳＥＬ０の値により、昇圧ＤＣ／ＤＣ変換回路１０と降圧ＤＣ／ＤＣ変換回路３０、又は、降圧ＤＣ／ＤＣ変換回路３０と倍昇圧型直流電源回路５０の組合せで使用される。
【００１２】
昇圧ＤＣ／ＤＣ変換回路１０は、Ｎチャンネル型ＭＯＳＦＥＴの半導体スイッチ１のドレインにコイル２を介して直流電源Ｖｃｃを接続すると共に、ダイオード３を介してコンデンサ４及び負荷５を接続したものである。半導体スイッチ１のソースは接地されている。負荷５に接続される出力端Ｐ１の電位は、抵抗６，７で抵抗分割された後に演算増幅器８の正の信号入力端子に入力される。
【００１３】
以下、説明の便宜のため、発振回路８０から出力される三角波ＴＷの振幅の半分の値、即ち、三角波ＴＷの最大値をＶ＋とし、最小値をＶ−とする場合に（Ｖ＋＋Ｖ−）／２で特定される基準値をＶｒｅｆ３として用いる。
【００１４】
演算増幅器８は、抵抗分割された出力端Ｐ１の電位と、負の信号入力端子に入力される基準値Ｖｒｅｆ０との差に基づいて上記Ｖｒｅｆ３よりも大きな基準値Ｖｒｅｆ１を出力する。
【００１５】
制御回路Ｃを構成する第１制御回路２０は、後に詳しく説明するように、入力された基準値Ｖｒｅｆ１と発振回路８０より出力される三角波ＴＷとの比較によりＰＷＭ信号を生成し、生成したＰＷＭ信号を上記半導体スイッチ１のゲートに印加する。昇圧ＤＣ／ＤＣ変換回路１０は、第１制御回路２０から出力されるＰＷＭ信号がＬｏｗレベルの時に直流電源Ｖｃｃから供給される電力を受け取り、第１電力貯蔵部ＣＨ１に蓄電する。
【００１６】
降圧ＤＣ／ＤＣ変換回路３０は、Ｐチャンネル型ＭＯＳＦＥＴの半導体スイッチ３１のソースに直流電源Ｖｃｃを接続すると共に、図示するように、ドレインにダイオード３２、コイル３３、コンデンサ３４、及び、負荷３５を接続したものである。負荷３５に接続される出力端子Ｐ２の電位は、抵抗３６，３７で抵抗分割された後に演算増幅器３８の正の信号入力端子に入力される。演算増幅器３８は、抵抗分割された出力端Ｐ２の電位と、負の信号入力端子に入力される基準値Ｖｒｅｆ０との差に基づいて上記基準値Ｖｒｅｆ３よりも小さな基準値Ｖｒｅｆ２を出力する。
【００１７】
制御回路Ｃを構成する第２制御回路４０は、後に詳しく説明するように、入力された基準値Ｖｒｅｆ２と発振回路８０より出力される三角波ＴＷとの比較によりＰＷＭ信号を生成し、生成したＰＷＭ信号を上記半導体スイッチ３１のゲートに印加する。降圧ＤＣ／ＤＣ変換回路３０は、第２制御回路４０から出力されるＰＷＭ信号がＬｏｗレベルの時に直流電源Ｖｃｃから供給される電力を受け取り、第２電力貯蔵部ＣＨ２に蓄電する。
【００１８】
なお、降圧ＤＣ／ＤＣ変換回路には、上記タイプの降圧ＤＣ／ＤＣ変換回路３０以外に同期整流タイプの回路もある。
【００１９】
倍昇圧型直流変換回路５０は、直流電源Ｖｃｃ及びクロック信号で駆動する周知のチャージポンプ５１と第３電力貯蔵部ＣＨ３として機能するコンデンサ５２で構成され、出力端子Ｐ３に負荷５３が接続されている。当該倍昇圧型直流変換回路５０は、入力されるクロック信号がＬｏｗレベルの時に直流電源Ｖｃｃから電力を受け取り、第３電力貯蔵部ＣＨ３に蓄電する。
【００２０】
制御回路Ｃは、昇圧ＤＣ／ＤＣ変換回路１０の駆動信号であるＰＷＭ信号の出力を制御する第１制御回路２０、降圧ＤＣ／ＤＣ変換回路３０の駆動信号であるＰＷＭ信号の出力を制御する第２制御回路４０、及び、倍昇圧型直流変換回路５０への動作クロック信号ＣＬＫの出力を制御する第３制御回路６０で構成される。第１及び第３制御回路には、電源選択パッド７０に印加される選択信号ＳＥＬ０が入力される。
【００２１】
電源選択パッド７０に印加される選択信号ＳＥＬ０がＨｉｇｈレベルの場合、制御回路Ｃは、昇圧ＤＣ／ＤＣ変換回路１０及び降圧ＤＣ／ＤＣ変換回路３０が直流電源Ｖｃｃから電力を受けるタイミングを時分割制御する。一方、上記選択信号ＳＥＬ０がＬｏｗレベルの場合、降圧ＤＣ／ＤＣ変換回路３０及び倍昇圧型直流変換回路５０が直流電源Ｖｃｃから電力を受け取りタイミングを時分割制御する。なお、降圧ＤＣ／ＤＣ変換回路３０は、上記何れの場合にも同じタイミングで動作する。
【００２２】
第１制御回路２０，第２制御回路４０及び第３制御回路６０には、個別選択パッド２１，４１及び６１を介して選択信号ＳＥＬ１，ＳＥＬ２及びＳＥＬ３がそれぞれ入力される。第１制御回路２０，第２制御回路４０及び第３制御回路６０は、それぞれ上記選択信号ＳＥＬ１，ＳＥＬ２及びＳＥＬ３がＨｉｇｈレベルの場合にイネーブルになる。
【００２３】
第１制御回路２０は、三角波ＴＷの値が、上記Ｖｒｅｆ３よりも大きなＶｒｅｆ１以上の場合にＬｏｗレベルに切り換るＰＷＭ信号を生成し、当該ＰＷＭ信号を駆動信号として昇圧ＤＣ／ＤＣ変換回路１０の半導体スイッチ１に出力する（以下に説明する図２の（ｂ）を参照）。
【００２４】
第２制御回路４０は、三角波ＴＷの値が、上記Ｖｒｅｆ３よりも小さなＶｒｅｆ２以下の場合にＬｏｗレベルに切り換るＰＷＭ信号を生成し、当該ＰＷＭ信号を駆動信号として降圧ＤＣ／ＤＣ変換回路３０の半導体スイッチ３１に出力する（以下に説明する図３の（ｂ）を参照）。
【００２５】
第３制御回路６０は、三角波ＴＷの値が、上記Ｖｒｅｆ３以上の場合にＬｏｗレベルとなるデューティ比５０％のクロック信号ＣＬＫを生成し、当該クロック信号ＣＬＫを倍昇圧型直流変換回路５０を構成するチャージポンプ５１に供給する（以下に説明する図４の（ｂ）を参照）。
【００２６】
上述したように、選択信号ＳＥＬ０の値に応じて第１制御回路と第２制御回路、又は、第２制御回路と第３制御回路がイネーブルになる。以下に詳しく説明するように、各イネーブルになった制御回路は、昇圧ＤＣ／ＤＣ変換回路１０の第１電力貯蔵部ＣＨ１と降圧ＤＣ／ＤＣ変換回路３０の第２電力貯蔵部ＣＨ２、又は、降圧ＤＣ／ＤＣ変換回路３０の第２電力貯蔵部ＣＨ２と倍昇圧型直流変換回路５０の第３電力貯蔵部ＣＨ３が同時に蓄電を行わないように時分割制御を行う。この制御により、複数の電源回路から同時に電力の消費が行われて、共有している直流電源Ｖｃｃの値が大きく低下することを解消し、直流電源Ｖｃｃにノイズが発生することを低減することができる。
【００２７】
図２の（ａ）は、第１制御回路２０の構成を示す一例の図である。第１制御回路２０には、三角波ＴＷ、昇圧ＤＣ／ＤＣ変換回路１０から出力される基準電圧Ｖｒｅｆ１、選択信号ＳＥＬ０及び選択信号ＳＥＬ１が入力される。上述したように、昇圧ＤＣ／ＤＣ変換回路１０の演算増幅器８において、基準電圧Ｖｒｅｆ１は、上記Ｖｒｅｆ３よりも大きな値になるように設定されている。
【００２８】
例えば、第１制御回路２０は、１つの比較器２１と２つのＡＮＤゲート２２，２３で構成される。比較器２１は、三角波ＴＷと基準値Ｖｒｅｆ１とを比較し、三角波ＴＷの値が基準値Ｖｒｅｆ１よりも大きな場合にＬｏｗレベルの信号を出力する。比較器２１の出力端子は、２入力ＡＮＤゲート２２の一方の信号入力端子に接続されている。ＡＮＤゲート２２の残りの信号入力端子には、電源選択パッド７０から入力される選択信号ＳＥＬ０が入力されている。ＡＮＤゲート２２は、選択信号ＳＥＬ０がＨｉｇｈレベルの場合に、比較器２１の出力した信号をそのまま次段のＡＮＤゲート２３に出力する。２入力ＡＮＤゲート２３の残りの信号入力端子には、個別選択パッド２１から入力される選択信号ＳＥＬ１が入力される。ＡＮＤゲート２３は、選択信号ＳＥＬ１がＨｉｇｈレベルの場合にＡＮＤゲート２２の出力信号をそのままＰＷＭ信号として出力する。
【００２９】
図２の（ｂ）は、上記構成の第１制御回路２０において、選択信号ＳＥＬ０，ＳＥＬ１が共にＨｉｇｈレベルの場合に出力されるＰＷＭ信号を示す図である。
【００３０】
図３は、第２制御回路４０の構成を示す一例の図である。第２制御回路４０には、三角波ＴＷ、降圧ＤＣ／ＤＣ変換回路３０から出力される基準電圧Ｖｒｅｆ２、選択信号ＳＥＬ２が入力される。上述したように、降圧ＤＣ／ＤＣ変換回路３０の演算増幅器３８において、基準電圧Ｖｒｅｆ２は、上記Ｖｒｅｆ３よりも小さな値になるように設定されている。
【００３１】
第２制御回路４０は、１つの比較器４１と１つのＡＮＤゲート４２で構成される。比較器４１は、三角波ＴＷと基準値Ｖｒｅｆ２とを比較し、三角波ＴＷの値が基準値Ｖｒｅｆ２よりも小さい場合にＬｏｗレベルの信号を出力する。比較器４１の出力端子は、２入力ＡＮＤゲート４２の一方の信号入力端子に接続されている。ＡＮＤゲート４２の残りの信号入力端子には、個別選択パッド４１から入力される選択信号ＳＥＬ２が入力される。ＡＮＤゲート４２は、選択信号ＳＥＬ２がＨｉｇｈレベルの場合にＡＮＤゲート４２の出力信号をＰＷＭ信号として出力する。なお、第２制御回路４０は、電源選択パッド７０に入力される選択信号ＳＥＬ０の値に影響されない。
【００３２】
図３の（ｂ）は、上記構成の第２制御回路２０において、選択信号ＳＥＬ２がＨｉｇｈレベルの場合に出力されるＰＷＭ信号を示す図である。
【００３３】
図４は、第３制御回路６０の構成を示す一例の図である。第３制御回路６０には、三角波ＴＷ、上記三角波ＴＷの振幅の半分の値である基準値Ｖｒｅｆ３、選択信号ＳＥＬ０及び選択信号ＳＥＬ１が入力される。第３制御回路６０は、１つの比較器６１、ＡＮＤゲート６２及び６３で構成される。比較器６１は、三角波ＴＷと基準値Ｖｒｅｆ３とを比較し、三角波ＴＷの値が基準値Ｖｒｅｆ３よりも大きな場合にＬｏｗレベルの信号を出力する。比較器６１の出力端子は、２入力ＡＮＤゲート６２の一方の信号入力端子に接続されている。ＡＮＤゲート６２の残りの信号入力端子には、電源選択パッド７０から入力される選択信号ＳＥＬ０が反転して入力されている。ＡＮＤゲート６２は、選択信号ＳＥＬ０がＬｏｗレベルの場合に、比較器６１の出力した信号をそのまま次段のＡＮＤゲート６３に出力する。２入力ＡＮＤゲート６３の残りの信号入力端子には、個別選択パッド６１から入力される選択信号ＳＥＬ３が入力される。ＡＮＤゲート６３は、選択信号ＳＥＬ３がＨｉｇｈレベルの場合にＡＮＤゲート６２の出力信号をそのままＰＷＭ信号として出力する。
【００３４】
図４の（ｂ）は、上記構成の第３制御回路６０において、選択信号ＳＥＬ０，ＳＥＬ１が共にＨｉｇｈレベルの場合に出力されるＰＷＭ信号を示す図である。
【００３５】
上述したように、昇圧ＤＣ／ＤＣ変換回路１０は、図２の（ｂ）に示すＰＷＭ信号がＬｏｗレベルの時に第１電力貯蔵部ＣＨ１において蓄電を行う。また、降圧ＤＣ／ＤＣ変換回路３０は、図３の（ｂ）に示すＰＷＭ信号がＬｏｗレベルの時に第２電力貯蔵部ＣＨ２において蓄電を行う。図２の（ｂ）及び図３の（ｂ）より解るように、昇圧ＤＣ／ＤＣ変換回路１０と降圧ＤＣ／ＤＣ変換回路３０は、同時に蓄電動作を行うことは無い。このため、直流電源Ｖｃｃの電力が同時に消費されることを解消し、当該直流電源Ｖｃｃにノイズが発生することを低減することができる。
【００３６】
また、上述したように、倍昇圧直流変換回路５０は、図４の（ｂ）に示すクロック信号がＬｏｗレベルの時に第３電力貯蔵部ＣＨ３において蓄電を行う。このため、図３の（ｂ）及び図４の（ｂ）より解るように、降圧ＤＣ／ＤＣ変換回路３０と倍昇圧直流変換回路５０は、同時に蓄電動作を行うことは無い。このため、直流電源Ｖｃｃの電力が同時に消費されることを解消し、当該直流電源Ｖｃｃにノイズが発生することを低減することができる。
【００３７】
なお、図２の（ｂ）、図３の（ｂ）及び図４の（ｂ）を参照すればわかるように、降圧ＤＣ／ＤＣ変換回路３０は、昇圧ＤＣ／ＤＣ変換回路１０及び倍昇圧直流変換回路５０の何れの回路と共に動作する場合であっても、同じタイミングで直流電源Ｖｃｃから電力を受ける（蓄電動作を行う）。
【００３８】
なお、個別選択パッド２１，４１，６１に全てＨｉｇｈレベルの選択信号ＳＥＬ１，２，３を入力することにより、全ての電源回路を停止させることも可能である。また、電源選択パッド７０に入力する選択信号ＳＥＬ０との組合せにより一つの電源回路のみを動作させることも可能である。
【００３９】
【発明の効果】
本発明の電源装置によれば、一つの直流電源を用いて、制御回路は、増幅器から出力される制御信号と複数の電源回路に共通の発振回路から出力される発振信号をもとに、電力貯蔵部が蓄電する蓄電タイミングを決定し、蓄電タイミングを他の電源回路に含まれる電力貯蔵部への蓄電タイミングと異なるようにする。これにより、複数の電源回路が直流電源から同時に電力を消費することを解消し、当該直流電源にノイズが発生することを低減することができる。
【図面の簡単な説明】
【図１】 電源制御回路を備える電源装置の構成を示す図である。
【図２】 （ａ）は、電源制御回路を構成する第１制御回路の構成を示し、
（ｂ）は、第１制御回路から出力されるＰＷＭ信号を示す図である。
【図３】 （ａ）は、電源制御回路を構成する第２制御回路の構成を示し、
（ｂ）は、第２制御回路から出力されるＰＷＭ信号を示す図である。
【図４】 （ａ）は、電源制御回路を構成する第３制御回路の構成を示し、
（ｂ）は、第３制御回路から出力されるクロック信号ＣＬＫを示す図である。
【符号の説明】
１，３１ 半導体スイッチ、１０ 昇圧ＤＣ／ＤＣ変換回路、２０ 第１制御回路、３０ 降圧ＤＣ／ＤＣ変換回路、４０ 第２制御回路、５０ 倍昇圧型直流変換回路、６０ 第３制御回路、７０ 電源選択パッド、１００ 制御装置、ＣＨ１ 第１電力貯蔵部、ＣＨ２ 第２電力貯蔵部、ＣＨ３第３電力貯蔵部。
【発明の属する技術分野】
本発明は、複数の種類の電源を切り換えて使用する電源制御回路に関する。
【０００２】
【従来の技術】
従来より、複数の種類の電源回路を共通の発振回路から出力される発振信号により駆動することにより装置の小型化及び低消費電力化を図る技術が提案されている（例えば、特許文献１を参照）。
【０００３】
【特許文献１】
特開２０００−１１６４４号公報
【０００４】
【発明が解決しようとする課題】
ここで、発振信号として共通のクロック信号で動作する昇圧回路及び降圧回路を用いて１つの直流電源から異なる２種類の電圧を出力する場合を考察する。共通のクロック信号を用いる場合、上記昇圧回路及び降圧回路内において同時に多くの電力が消費されることがあり、この場合、上記直流電源にノイズが発生する。例えば、携帯電話器では、電源にノイズがのることを嫌うため、上記共通の発振信号を用いて複数の電源回路を駆動する従来技術をそのまま適用することが難しかった。
【０００５】
本発明は、ノイズの発生を低減し、共通の発振信号で複数の電源回路を制御する電源装置、及びこの電源装置を備えた携帯電話器を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の電源装置は、
一つの直流電源と複数の電源回路を備えた電源装置であって、
上記複数の電源回路のうち少なくとも一つの電源回路は、
電力貯蔵部と、
上記電源回路から出力された電圧を分圧した分圧電圧に基づいて所定の制御信号を出力する増幅器と、
上記増幅器から出力される制御信号と上記複数の電源回路に共通の発振回路から出力される発振信号をもとに、上記電力貯蔵部が蓄電する蓄電タイミングを決定し、上記蓄電タイミングを他の電源回路に含まれる電力貯蔵部への蓄電タイミングと異なるようにする制御回路を備えたことを特徴とする。
【０００７】
また、本発明の他の携帯の電源装置は、
上記複数の電源回路が、昇圧回路、降圧回路、及び倍昇圧型直流変換回路であり、
上記昇圧回路と上記降圧回路の組み合わせ、または上記降圧回路と上記倍昇圧型直流変換回路の組み合わせのいずれか一方の組み合わせについて、当該一方の組み合わせに含まれる２つの電源回路の電力貯蔵部への蓄電タイミングを異なるようにしたことを特徴とする。
【０００８】
さらに、本発明に係る携帯電話器は、上記電源装置と、上記電源装置が備える複数の電源回路の出力端子にそれぞれ接続された複数の負荷を備えた携帯電話器。
【０００９】
【発明の実施の形態】
本発明の電源装置及び携帯電話器は、１つの直流電源から異なる電圧を発生する複数の電源回路が、上記直流電源から電力供給を受けるタイミングを、共通の発振回路から出力される発振信号により時分割制御する装置であり、上記複数の電源回路で同時に大きな電力が消費されて上記直流電源にノイズが発生するのを防止することを特徴とする。
以下、添付の図面を用いて、本発明の電源の制御回路の実施の形態について説明する。
【００１０】
図１は、携帯電話器用の電源装置１００の構成を示す図である。電源装置１００は、共通の直流電源Ｖｃｃを使用する昇圧ＤＣ／ＤＣ変換回路１０、降圧ＤＣ／ＤＣ変換回路３０、及び、倍昇圧型直流変換回路５０の３つの電源回路と、発振回路８０の出力する発振信号である三角波ＴＷに基づいて、上記３つの電源回路の内、電源選択パッド７０に印加される選択信号ＳＥＬ０により選択される２つの電源回路の動作を時分割制御する制御回路Ｃで構成される。
【００１１】
例えば、上記昇圧ＤＣ／ＤＣ変換回路１０は、有機ＥＬパネル用の電源であり、降圧ＤＣ／ＤＣ変換回路３０は、携帯電話器の通話機能やボタンのＬＥＤ点灯機能を実現する為に用いられる電源であり、倍昇圧型直流変換回路５０は、ホワイトＬＥＤ用の電源である。本例の場合において、有機ＥＬパネルとホワイトＬＥＤは、択一的に使用されるものであり、同時に使用されることは無い。実際の使用時には、電源装置１００は、電源選択パッド７０に印加される選択信号ＳＥＬ０の値により、昇圧ＤＣ／ＤＣ変換回路１０と降圧ＤＣ／ＤＣ変換回路３０、又は、降圧ＤＣ／ＤＣ変換回路３０と倍昇圧型直流電源回路５０の組合せで使用される。
【００１２】
昇圧ＤＣ／ＤＣ変換回路１０は、Ｎチャンネル型ＭＯＳＦＥＴの半導体スイッチ１のドレインにコイル２を介して直流電源Ｖｃｃを接続すると共に、ダイオード３を介してコンデンサ４及び負荷５を接続したものである。半導体スイッチ１のソースは接地されている。負荷５に接続される出力端Ｐ１の電位は、抵抗６，７で抵抗分割された後に演算増幅器８の正の信号入力端子に入力される。
【００１３】
以下、説明の便宜のため、発振回路８０から出力される三角波ＴＷの振幅の半分の値、即ち、三角波ＴＷの最大値をＶ＋とし、最小値をＶ−とする場合に（Ｖ＋＋Ｖ−）／２で特定される基準値をＶｒｅｆ３として用いる。
【００１４】
演算増幅器８は、抵抗分割された出力端Ｐ１の電位と、負の信号入力端子に入力される基準値Ｖｒｅｆ０との差に基づいて上記Ｖｒｅｆ３よりも大きな基準値Ｖｒｅｆ１を出力する。
【００１５】
制御回路Ｃを構成する第１制御回路２０は、後に詳しく説明するように、入力された基準値Ｖｒｅｆ１と発振回路８０より出力される三角波ＴＷとの比較によりＰＷＭ信号を生成し、生成したＰＷＭ信号を上記半導体スイッチ１のゲートに印加する。昇圧ＤＣ／ＤＣ変換回路１０は、第１制御回路２０から出力されるＰＷＭ信号がＬｏｗレベルの時に直流電源Ｖｃｃから供給される電力を受け取り、第１電力貯蔵部ＣＨ１に蓄電する。
【００１６】
降圧ＤＣ／ＤＣ変換回路３０は、Ｐチャンネル型ＭＯＳＦＥＴの半導体スイッチ３１のソースに直流電源Ｖｃｃを接続すると共に、図示するように、ドレインにダイオード３２、コイル３３、コンデンサ３４、及び、負荷３５を接続したものである。負荷３５に接続される出力端子Ｐ２の電位は、抵抗３６，３７で抵抗分割された後に演算増幅器３８の正の信号入力端子に入力される。演算増幅器３８は、抵抗分割された出力端Ｐ２の電位と、負の信号入力端子に入力される基準値Ｖｒｅｆ０との差に基づいて上記基準値Ｖｒｅｆ３よりも小さな基準値Ｖｒｅｆ２を出力する。
【００１７】
制御回路Ｃを構成する第２制御回路４０は、後に詳しく説明するように、入力された基準値Ｖｒｅｆ２と発振回路８０より出力される三角波ＴＷとの比較によりＰＷＭ信号を生成し、生成したＰＷＭ信号を上記半導体スイッチ３１のゲートに印加する。降圧ＤＣ／ＤＣ変換回路３０は、第２制御回路４０から出力されるＰＷＭ信号がＬｏｗレベルの時に直流電源Ｖｃｃから供給される電力を受け取り、第２電力貯蔵部ＣＨ２に蓄電する。
【００１８】
なお、降圧ＤＣ／ＤＣ変換回路には、上記タイプの降圧ＤＣ／ＤＣ変換回路３０以外に同期整流タイプの回路もある。
【００１９】
倍昇圧型直流変換回路５０は、直流電源Ｖｃｃ及びクロック信号で駆動する周知のチャージポンプ５１と第３電力貯蔵部ＣＨ３として機能するコンデンサ５２で構成され、出力端子Ｐ３に負荷５３が接続されている。当該倍昇圧型直流変換回路５０は、入力されるクロック信号がＬｏｗレベルの時に直流電源Ｖｃｃから電力を受け取り、第３電力貯蔵部ＣＨ３に蓄電する。
【００２０】
制御回路Ｃは、昇圧ＤＣ／ＤＣ変換回路１０の駆動信号であるＰＷＭ信号の出力を制御する第１制御回路２０、降圧ＤＣ／ＤＣ変換回路３０の駆動信号であるＰＷＭ信号の出力を制御する第２制御回路４０、及び、倍昇圧型直流変換回路５０への動作クロック信号ＣＬＫの出力を制御する第３制御回路６０で構成される。第１及び第３制御回路には、電源選択パッド７０に印加される選択信号ＳＥＬ０が入力される。
【００２１】
電源選択パッド７０に印加される選択信号ＳＥＬ０がＨｉｇｈレベルの場合、制御回路Ｃは、昇圧ＤＣ／ＤＣ変換回路１０及び降圧ＤＣ／ＤＣ変換回路３０が直流電源Ｖｃｃから電力を受けるタイミングを時分割制御する。一方、上記選択信号ＳＥＬ０がＬｏｗレベルの場合、降圧ＤＣ／ＤＣ変換回路３０及び倍昇圧型直流変換回路５０が直流電源Ｖｃｃから電力を受け取りタイミングを時分割制御する。なお、降圧ＤＣ／ＤＣ変換回路３０は、上記何れの場合にも同じタイミングで動作する。
【００２２】
第１制御回路２０，第２制御回路４０及び第３制御回路６０には、個別選択パッド２１，４１及び６１を介して選択信号ＳＥＬ１，ＳＥＬ２及びＳＥＬ３がそれぞれ入力される。第１制御回路２０，第２制御回路４０及び第３制御回路６０は、それぞれ上記選択信号ＳＥＬ１，ＳＥＬ２及びＳＥＬ３がＨｉｇｈレベルの場合にイネーブルになる。
【００２３】
第１制御回路２０は、三角波ＴＷの値が、上記Ｖｒｅｆ３よりも大きなＶｒｅｆ１以上の場合にＬｏｗレベルに切り換るＰＷＭ信号を生成し、当該ＰＷＭ信号を駆動信号として昇圧ＤＣ／ＤＣ変換回路１０の半導体スイッチ１に出力する（以下に説明する図２の（ｂ）を参照）。
【００２４】
第２制御回路４０は、三角波ＴＷの値が、上記Ｖｒｅｆ３よりも小さなＶｒｅｆ２以下の場合にＬｏｗレベルに切り換るＰＷＭ信号を生成し、当該ＰＷＭ信号を駆動信号として降圧ＤＣ／ＤＣ変換回路３０の半導体スイッチ３１に出力する（以下に説明する図３の（ｂ）を参照）。
【００２５】
第３制御回路６０は、三角波ＴＷの値が、上記Ｖｒｅｆ３以上の場合にＬｏｗレベルとなるデューティ比５０％のクロック信号ＣＬＫを生成し、当該クロック信号ＣＬＫを倍昇圧型直流変換回路５０を構成するチャージポンプ５１に供給する（以下に説明する図４の（ｂ）を参照）。
【００２６】
上述したように、選択信号ＳＥＬ０の値に応じて第１制御回路と第２制御回路、又は、第２制御回路と第３制御回路がイネーブルになる。以下に詳しく説明するように、各イネーブルになった制御回路は、昇圧ＤＣ／ＤＣ変換回路１０の第１電力貯蔵部ＣＨ１と降圧ＤＣ／ＤＣ変換回路３０の第２電力貯蔵部ＣＨ２、又は、降圧ＤＣ／ＤＣ変換回路３０の第２電力貯蔵部ＣＨ２と倍昇圧型直流変換回路５０の第３電力貯蔵部ＣＨ３が同時に蓄電を行わないように時分割制御を行う。この制御により、複数の電源回路から同時に電力の消費が行われて、共有している直流電源Ｖｃｃの値が大きく低下することを解消し、直流電源Ｖｃｃにノイズが発生することを低減することができる。
【００２７】
図２の（ａ）は、第１制御回路２０の構成を示す一例の図である。第１制御回路２０には、三角波ＴＷ、昇圧ＤＣ／ＤＣ変換回路１０から出力される基準電圧Ｖｒｅｆ１、選択信号ＳＥＬ０及び選択信号ＳＥＬ１が入力される。上述したように、昇圧ＤＣ／ＤＣ変換回路１０の演算増幅器８において、基準電圧Ｖｒｅｆ１は、上記Ｖｒｅｆ３よりも大きな値になるように設定されている。
【００２８】
例えば、第１制御回路２０は、１つの比較器２１と２つのＡＮＤゲート２２，２３で構成される。比較器２１は、三角波ＴＷと基準値Ｖｒｅｆ１とを比較し、三角波ＴＷの値が基準値Ｖｒｅｆ１よりも大きな場合にＬｏｗレベルの信号を出力する。比較器２１の出力端子は、２入力ＡＮＤゲート２２の一方の信号入力端子に接続されている。ＡＮＤゲート２２の残りの信号入力端子には、電源選択パッド７０から入力される選択信号ＳＥＬ０が入力されている。ＡＮＤゲート２２は、選択信号ＳＥＬ０がＨｉｇｈレベルの場合に、比較器２１の出力した信号をそのまま次段のＡＮＤゲート２３に出力する。２入力ＡＮＤゲート２３の残りの信号入力端子には、個別選択パッド２１から入力される選択信号ＳＥＬ１が入力される。ＡＮＤゲート２３は、選択信号ＳＥＬ１がＨｉｇｈレベルの場合にＡＮＤゲート２２の出力信号をそのままＰＷＭ信号として出力する。
【００２９】
図２の（ｂ）は、上記構成の第１制御回路２０において、選択信号ＳＥＬ０，ＳＥＬ１が共にＨｉｇｈレベルの場合に出力されるＰＷＭ信号を示す図である。
【００３０】
図３は、第２制御回路４０の構成を示す一例の図である。第２制御回路４０には、三角波ＴＷ、降圧ＤＣ／ＤＣ変換回路３０から出力される基準電圧Ｖｒｅｆ２、選択信号ＳＥＬ２が入力される。上述したように、降圧ＤＣ／ＤＣ変換回路３０の演算増幅器３８において、基準電圧Ｖｒｅｆ２は、上記Ｖｒｅｆ３よりも小さな値になるように設定されている。
【００３１】
第２制御回路４０は、１つの比較器４１と１つのＡＮＤゲート４２で構成される。比較器４１は、三角波ＴＷと基準値Ｖｒｅｆ２とを比較し、三角波ＴＷの値が基準値Ｖｒｅｆ２よりも小さい場合にＬｏｗレベルの信号を出力する。比較器４１の出力端子は、２入力ＡＮＤゲート４２の一方の信号入力端子に接続されている。ＡＮＤゲート４２の残りの信号入力端子には、個別選択パッド４１から入力される選択信号ＳＥＬ２が入力される。ＡＮＤゲート４２は、選択信号ＳＥＬ２がＨｉｇｈレベルの場合にＡＮＤゲート４２の出力信号をＰＷＭ信号として出力する。なお、第２制御回路４０は、電源選択パッド７０に入力される選択信号ＳＥＬ０の値に影響されない。
【００３２】
図３の（ｂ）は、上記構成の第２制御回路２０において、選択信号ＳＥＬ２がＨｉｇｈレベルの場合に出力されるＰＷＭ信号を示す図である。
【００３３】
図４は、第３制御回路６０の構成を示す一例の図である。第３制御回路６０には、三角波ＴＷ、上記三角波ＴＷの振幅の半分の値である基準値Ｖｒｅｆ３、選択信号ＳＥＬ０及び選択信号ＳＥＬ１が入力される。第３制御回路６０は、１つの比較器６１、ＡＮＤゲート６２及び６３で構成される。比較器６１は、三角波ＴＷと基準値Ｖｒｅｆ３とを比較し、三角波ＴＷの値が基準値Ｖｒｅｆ３よりも大きな場合にＬｏｗレベルの信号を出力する。比較器６１の出力端子は、２入力ＡＮＤゲート６２の一方の信号入力端子に接続されている。ＡＮＤゲート６２の残りの信号入力端子には、電源選択パッド７０から入力される選択信号ＳＥＬ０が反転して入力されている。ＡＮＤゲート６２は、選択信号ＳＥＬ０がＬｏｗレベルの場合に、比較器６１の出力した信号をそのまま次段のＡＮＤゲート６３に出力する。２入力ＡＮＤゲート６３の残りの信号入力端子には、個別選択パッド６１から入力される選択信号ＳＥＬ３が入力される。ＡＮＤゲート６３は、選択信号ＳＥＬ３がＨｉｇｈレベルの場合にＡＮＤゲート６２の出力信号をそのままＰＷＭ信号として出力する。
【００３４】
図４の（ｂ）は、上記構成の第３制御回路６０において、選択信号ＳＥＬ０，ＳＥＬ１が共にＨｉｇｈレベルの場合に出力されるＰＷＭ信号を示す図である。
【００３５】
上述したように、昇圧ＤＣ／ＤＣ変換回路１０は、図２の（ｂ）に示すＰＷＭ信号がＬｏｗレベルの時に第１電力貯蔵部ＣＨ１において蓄電を行う。また、降圧ＤＣ／ＤＣ変換回路３０は、図３の（ｂ）に示すＰＷＭ信号がＬｏｗレベルの時に第２電力貯蔵部ＣＨ２において蓄電を行う。図２の（ｂ）及び図３の（ｂ）より解るように、昇圧ＤＣ／ＤＣ変換回路１０と降圧ＤＣ／ＤＣ変換回路３０は、同時に蓄電動作を行うことは無い。このため、直流電源Ｖｃｃの電力が同時に消費されることを解消し、当該直流電源Ｖｃｃにノイズが発生することを低減することができる。
【００３６】
また、上述したように、倍昇圧直流変換回路５０は、図４の（ｂ）に示すクロック信号がＬｏｗレベルの時に第３電力貯蔵部ＣＨ３において蓄電を行う。このため、図３の（ｂ）及び図４の（ｂ）より解るように、降圧ＤＣ／ＤＣ変換回路３０と倍昇圧直流変換回路５０は、同時に蓄電動作を行うことは無い。このため、直流電源Ｖｃｃの電力が同時に消費されることを解消し、当該直流電源Ｖｃｃにノイズが発生することを低減することができる。
【００３７】
なお、図２の（ｂ）、図３の（ｂ）及び図４の（ｂ）を参照すればわかるように、降圧ＤＣ／ＤＣ変換回路３０は、昇圧ＤＣ／ＤＣ変換回路１０及び倍昇圧直流変換回路５０の何れの回路と共に動作する場合であっても、同じタイミングで直流電源Ｖｃｃから電力を受ける（蓄電動作を行う）。
【００３８】
なお、個別選択パッド２１，４１，６１に全てＨｉｇｈレベルの選択信号ＳＥＬ１，２，３を入力することにより、全ての電源回路を停止させることも可能である。また、電源選択パッド７０に入力する選択信号ＳＥＬ０との組合せにより一つの電源回路のみを動作させることも可能である。
【００３９】
【発明の効果】
本発明の電源装置によれば、一つの直流電源を用いて、制御回路は、増幅器から出力される制御信号と複数の電源回路に共通の発振回路から出力される発振信号をもとに、電力貯蔵部が蓄電する蓄電タイミングを決定し、蓄電タイミングを他の電源回路に含まれる電力貯蔵部への蓄電タイミングと異なるようにする。これにより、複数の電源回路が直流電源から同時に電力を消費することを解消し、当該直流電源にノイズが発生することを低減することができる。
【図面の簡単な説明】
【図１】 電源制御回路を備える電源装置の構成を示す図である。
【図２】 （ａ）は、電源制御回路を構成する第１制御回路の構成を示し、
（ｂ）は、第１制御回路から出力されるＰＷＭ信号を示す図である。
【図３】 （ａ）は、電源制御回路を構成する第２制御回路の構成を示し、
（ｂ）は、第２制御回路から出力されるＰＷＭ信号を示す図である。
【図４】 （ａ）は、電源制御回路を構成する第３制御回路の構成を示し、
（ｂ）は、第３制御回路から出力されるクロック信号ＣＬＫを示す図である。
【符号の説明】
１，３１ 半導体スイッチ、１０ 昇圧ＤＣ／ＤＣ変換回路、２０ 第１制御回路、３０ 降圧ＤＣ／ＤＣ変換回路、４０ 第２制御回路、５０ 倍昇圧型直流変換回路、６０ 第３制御回路、７０ 電源選択パッド、１００ 制御装置、ＣＨ１ 第１電力貯蔵部、ＣＨ２ 第２電力貯蔵部、ＣＨ３第３電力貯蔵部。
Claims (3)
- 一つの直流電源と複数の電源回路を備えた電源装置であって、
上記複数の電源回路のうち少なくとも一つの電源回路は、
電力貯蔵部と、
上記電源回路から出力された電圧を分圧した分圧電圧に基づいて所定の制御信号を出力する増幅器と、
上記増幅器から出力される制御信号と上記複数の電源回路に共通の発振回路から出力される発振信号をもとに、上記電力貯蔵部が蓄電する蓄電タイミングを決定し、上記蓄電タイミングを他の電源回路に含まれる電力貯蔵部への蓄電タイミングと異なるようにする制御回路を備えたことを特徴とする電源装置。 - 上記複数の電源回路が、昇圧回路、降圧回路、及び倍昇圧型直流変換回路であり、
上記昇圧回路と上記降圧回路の組み合わせ、または上記降圧回路と上記倍昇圧型直流変換回路の組み合わせのいずれか一方の組み合わせについて、当該一方の組み合わせに含まれる２つの電源回路の電力貯蔵部への蓄電タイミングを異なるようにしたことを特徴とする請求項１に記載の電源装置。 - 請求項１又は２に記載の電源装置と、上記電源装置が備える複数の電源回路の出力端子にそれぞれ接続された複数の負荷を備えた携帯電話器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002282524A JP3688257B2 (ja) | 2002-09-27 | 2002-09-27 | 電源装置及び携帯電話器 |
| CNB031603149A CN100359599C (zh) | 2002-09-27 | 2003-09-26 | 电源供给装置及其电源供给方法 |
| US10/670,498 US7095216B2 (en) | 2002-09-27 | 2003-09-26 | Power supply method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002282524A JP3688257B2 (ja) | 2002-09-27 | 2002-09-27 | 電源装置及び携帯電話器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004120922A JP2004120922A (ja) | 2004-04-15 |
| JP3688257B2 true JP3688257B2 (ja) | 2005-08-24 |
Family
ID=32276650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002282524A Expired - Fee Related JP3688257B2 (ja) | 2002-09-27 | 2002-09-27 | 電源装置及び携帯電話器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7095216B2 (ja) |
| JP (1) | JP3688257B2 (ja) |
| CN (1) | CN100359599C (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4791692B2 (ja) * | 2001-12-07 | 2011-10-12 | アシスト メディカル システムズ，インク． | 高圧環境における低圧測定装置 |
| US6903537B2 (en) * | 2003-10-22 | 2005-06-07 | Aimtron Technology Corp. | Switching DC-to-DC converter with multiple output voltages |
| JP4387170B2 (ja) * | 2003-11-27 | 2009-12-16 | 株式会社リコー | スイッチングレギュレータ |
| JP4328290B2 (ja) * | 2004-12-28 | 2009-09-09 | 富士通マイクロエレクトロニクス株式会社 | 電源回路、半導体集積回路装置、電子機器及び電源回路の制御方法 |
| DE102005014723B4 (de) * | 2005-03-31 | 2007-01-18 | Infineon Technologies Ag | Verfahren zum Initialisieren von elektronischen Schaltungseinheiten und Schaltungsvorrichtung zur Durchführung des Verfahrens |
| US7276885B1 (en) * | 2005-05-09 | 2007-10-02 | National Semiconductor Corporation | Apparatus and method for power sequencing for a power management unit |
| JP4761833B2 (ja) * | 2005-05-24 | 2011-08-31 | 株式会社東芝 | 半導体装置及びシステム |
| KR101243621B1 (ko) | 2006-07-07 | 2013-03-14 | 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 | 일정한 전류 전하 펌프 제어기 |
| CN1909758B (zh) * | 2006-08-18 | 2012-11-28 | 北京中星微电子有限公司 | 一种多功能驱动控制器 |
| US7928705B2 (en) * | 2008-03-12 | 2011-04-19 | Sony Ericsson Mobile Communications Ab | Switched mode voltage converter with low-current mode and methods of performing voltage conversion with low-current mode |
| US9281749B2 (en) * | 2012-08-13 | 2016-03-08 | Northrop Grumman Systems Corporation | Multiple power supply systems and methods |
| KR101500206B1 (ko) * | 2013-11-26 | 2015-03-06 | 현대자동차주식회사 | 2상 인터리브 컨버터 및 이의 제어 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04172966A (ja) | 1990-11-02 | 1992-06-19 | Nemitsuku Ramuda Kk | スイッチング電源装置 |
| US5563780A (en) | 1993-12-08 | 1996-10-08 | International Power Systems, Inc. | Power conversion array applying small sequentially switched converters in parallel |
| US5412308A (en) * | 1994-01-06 | 1995-05-02 | Hewlett-Packard Corporation | Dual voltage power supply |
| JP3628348B2 (ja) | 1994-04-22 | 2005-03-09 | 株式会社豊田自動織機 | 電力回路 |
| JPH08228470A (ja) | 1995-02-21 | 1996-09-03 | Fuji Xerox Co Ltd | 昇圧回路 |
| US6201374B1 (en) * | 1998-05-14 | 2001-03-13 | 3Com Corporation | Voltage regulation and power switching system |
| JP2000011644A (ja) | 1998-06-29 | 2000-01-14 | Fujitsu Ltd | 半導体装置 |
| KR100284296B1 (ko) * | 1999-04-13 | 2001-03-02 | 김영환 | 내부전원 발생회로 |
| US6265855B1 (en) * | 1999-11-10 | 2001-07-24 | Hewlett-Packard Company | Coordinated switching in a multiple switching regulator system to lower peak current load |
| JP2004503197A (ja) * | 2000-07-06 | 2004-01-29 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｐｆｍ／ｐｗｍモード用多出力ｄｃ／ｄｃコンバータ |
| US6522110B1 (en) * | 2001-10-23 | 2003-02-18 | Texas Instruments Incorporated | Multiple output switching regulator |
| JP2003289666A (ja) * | 2002-03-28 | 2003-10-10 | Fujitsu Ltd | スイッチング電源回路 |
-
2002
- 2002-09-27 JP JP2002282524A patent/JP3688257B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-26 US US10/670,498 patent/US7095216B2/en not_active Expired - Fee Related
- 2003-09-26 CN CNB031603149A patent/CN100359599C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004120922A (ja) | 2004-04-15 |
| US20040113495A1 (en) | 2004-06-17 |
| US7095216B2 (en) | 2006-08-22 |
| CN100359599C (zh) | 2008-01-02 |
| CN1497608A (zh) | 2004-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201717B1 (en) | Charge-pump closely coupled to switching converter | |
| US7288854B2 (en) | Power linear and switching regulators commonly controlled for plural loads | |
| US6662084B2 (en) | Data processing system | |
| US7274248B2 (en) | Booster circuit and semiconductor device having same | |
| US6738271B2 (en) | Charge pump circuit DC/DC converter and power supply apparatus for liquid crystal device | |
| JP3688257B2 (ja) | 電源装置及び携帯電話器 | |
| JP2004173460A (ja) | Ｄｃ−ｄｃコンバータの制御方法、ｄｃ−ｄｃコンバータ、半導体集積回路装置、及び電子機器 | |
| KR20050039577A (ko) | 안정한 변환 전압을 공급 가능한 전원 장치 | |
| US7126388B2 (en) | Power MOSFET driver and method therefor | |
| JPH06311736A (ja) | Ｄｃ／ｄｃコンバータ | |
| US20050088160A1 (en) | Multi output DC-DC converter | |
| US7525369B2 (en) | Semiconductor circuit apparatus with voltage boost | |
| US7218538B2 (en) | Power source device | |
| JP4511287B2 (ja) | 昇圧型スイッチングレギュレータ回路 | |
| JP3699011B2 (ja) | スイッチングレギュレータ | |
| JP4498073B2 (ja) | チャージポンプ回路 | |
| JP2006271175A (ja) | 電源装置 | |
| JPH10326674A (ja) | Ｅｌ素子の駆動回路 | |
| JPH09149629A (ja) | 昇圧回路 | |
| JP2007236079A (ja) | チャージポンプ回路、移動通信端末、通信装置 | |
| JP4453421B2 (ja) | 電源装置及び電源制御用半導体集積回路 | |
| JP2000245140A (ja) | チャージポンプ回路 | |
| JPH03139163A (ja) | 電圧変換用集積回路 | |
| KR100190001B1 (ko) | 집적회로의 전원전압공급장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050202 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050207 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |