JPH08228470A - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JPH08228470A JPH08228470A JP7058060A JP5806095A JPH08228470A JP H08228470 A JPH08228470 A JP H08228470A JP 7058060 A JP7058060 A JP 7058060A JP 5806095 A JP5806095 A JP 5806095A JP H08228470 A JPH08228470 A JP H08228470A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- booster circuit
- load
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 半導体素子を用いて構成された昇圧回路にお
いて、複数の負荷に対し異なる値の高電圧を、負荷が要
求するタイミングにおいて供給するための昇圧回路を、
回路規模を大きくせず、負荷以外のものに流れてしまう
電流を少なくして実現させる。 【構成】 各負荷６〜９に共通して必要な大きさ程度に
昇圧する主昇圧回路２を設け、その後段に、各負荷に対
応させて昇圧したり出力タイミングを制御したりする副
昇圧回路３〜５を接続する。すると、各負荷毎に個別に
昇圧回路を設ける場合に比し、回路規模を小にすること
が出来る。また、どの負荷に対する出力電圧も、主昇圧
回路の出力電圧を分圧して得ているのではなく昇圧して
得ているので、分圧回路を必要としない。分圧回路があ
れば、負荷へ流す電流以外に分圧回路にも電流を流す必
要があるが、それがないので電流を負荷の動作に効率よ
く使用出来、負荷が要求するタイミングに応じて異なる
値の高電圧を供給できる。
いて、複数の負荷に対し異なる値の高電圧を、負荷が要
求するタイミングにおいて供給するための昇圧回路を、
回路規模を大きくせず、負荷以外のものに流れてしまう
電流を少なくして実現させる。 【構成】 各負荷６〜９に共通して必要な大きさ程度に
昇圧する主昇圧回路２を設け、その後段に、各負荷に対
応させて昇圧したり出力タイミングを制御したりする副
昇圧回路３〜５を接続する。すると、各負荷毎に個別に
昇圧回路を設ける場合に比し、回路規模を小にすること
が出来る。また、どの負荷に対する出力電圧も、主昇圧
回路の出力電圧を分圧して得ているのではなく昇圧して
得ているので、分圧回路を必要としない。分圧回路があ
れば、負荷へ流す電流以外に分圧回路にも電流を流す必
要があるが、それがないので電流を負荷の動作に効率よ
く使用出来、負荷が要求するタイミングに応じて異なる
値の高電圧を供給できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子を用いて構
成され、複数の負荷に対し異なる値の高電圧を供給する
ための昇圧回路に関するものである。
成され、複数の負荷に対し異なる値の高電圧を供給する
ための昇圧回路に関するものである。
【０００２】
【従来の技術】複写機等の電子機器においては、複数の
負荷に対し異なる値の高電圧を供給することが要求され
ることがある。その要求に応える１つの方法として、従
来、チャージポンプ回路を用いた昇圧回路が用いられて
いる。
負荷に対し異なる値の高電圧を供給することが要求され
ることがある。その要求に応える１つの方法として、従
来、チャージポンプ回路を用いた昇圧回路が用いられて
いる。
【０００３】図１０は、そのような従来の昇圧回路を示
す図である。図１０において、１は入力電圧端子、１３
はチャージポンプ回路、１４は分圧回路、１４Ａ，１４
Ｂは分圧回路素子としてのＭＯＳトランジスタ、１５は
降圧制御素子としてのＭＯＳトランジスタ、１６，１７
は出力電圧端子、２１，２２は制御信号入力端子、６０
〜６４は接続点、Ｃ1 〜Ｃ4 、Ｃ20，Ｃ21はキャパシ
タ、Ｄ1 〜Ｄ5 はダイオードである。
す図である。図１０において、１は入力電圧端子、１３
はチャージポンプ回路、１４は分圧回路、１４Ａ，１４
Ｂは分圧回路素子としてのＭＯＳトランジスタ、１５は
降圧制御素子としてのＭＯＳトランジスタ、１６，１７
は出力電圧端子、２１，２２は制御信号入力端子、６０
〜６４は接続点、Ｃ1 〜Ｃ4 、Ｃ20，Ｃ21はキャパシ
タ、Ｄ1 〜Ｄ5 はダイオードである。
【０００４】この昇圧回路の全体動作は、まず入力電圧
端子１への入力電圧ＶCCをチャージポンプ回路１３で昇
圧し、高電圧を得る。その高電圧をキャパシタＣ20で平
滑して出力電圧端子１６から取り出すと共に、降圧制御
回路（ＭＯＳトランジスタ１５）にて何Ｖか降圧し、キ
ャパシタＣ21で平滑して出力電圧端子１７から取り出
す。かくして、値の異なる２つの電圧が取り出される。
端子１への入力電圧ＶCCをチャージポンプ回路１３で昇
圧し、高電圧を得る。その高電圧をキャパシタＣ20で平
滑して出力電圧端子１６から取り出すと共に、降圧制御
回路（ＭＯＳトランジスタ１５）にて何Ｖか降圧し、キ
ャパシタＣ21で平滑して出力電圧端子１７から取り出
す。かくして、値の異なる２つの電圧が取り出される。
【０００５】図示するチャージポンプ回路１３の構成
は、公知のものである。複数個のダイオードが縦続接続
され、その一端が入力端子とされ、他端が出力端子とさ
れる。ダイオード相互の接続点６０〜６３には、それぞ
れキャパシタの一端が接続される。キャパシタの他端
は、第１段のキャパシタＣ1 は制御信号入力端子２１に
接続され、第２段のキャパシタＣ2 は制御信号入力端子
２２に接続されるというように、制御信号入力端子２
１，２２に交互に接続される。なお、集積回路の半導体
素子で昇圧回路を構成する場合、ダイオードＤ1 〜Ｄ5
は、ＭＯＳトランジスタをいわゆるダイオード接続する
ことによって構成してもよい（なお、本明細書の他の図
における説明ではいちいち断らないが、そこで出て来る
ダイオードも、同様に構成してもよい）。
は、公知のものである。複数個のダイオードが縦続接続
され、その一端が入力端子とされ、他端が出力端子とさ
れる。ダイオード相互の接続点６０〜６３には、それぞ
れキャパシタの一端が接続される。キャパシタの他端
は、第１段のキャパシタＣ1 は制御信号入力端子２１に
接続され、第２段のキャパシタＣ2 は制御信号入力端子
２２に接続されるというように、制御信号入力端子２
１，２２に交互に接続される。なお、集積回路の半導体
素子で昇圧回路を構成する場合、ダイオードＤ1 〜Ｄ5
は、ＭＯＳトランジスタをいわゆるダイオード接続する
ことによって構成してもよい（なお、本明細書の他の図
における説明ではいちいち断らないが、そこで出て来る
ダイオードも、同様に構成してもよい）。
【０００６】制御信号入力端子２１，２２への制御信号
としては、振幅が入力電圧ＶCCと同じで、２１と２２と
でハイ，ローの変化時点が同じにならないようにされた
クロックが用いられる。まず、制御信号入力端子２１の
制御信号がローの時、キャパシタＣ1 が次の経路で電圧
ＶCCに充電される。入力電圧端子１→ダイオードＤ1キ
ャパシタＣ1 →制御信号入力端子２１。次に、制御信号
入力端子２１の制御信号がハイになると、キャパシタＣ
1 の電位は全体として該制御信号のハイの電圧（ＶCC）
だけ押し上げられ、接続点６０の電圧は２ＶCCとなる。
としては、振幅が入力電圧ＶCCと同じで、２１と２２と
でハイ，ローの変化時点が同じにならないようにされた
クロックが用いられる。まず、制御信号入力端子２１の
制御信号がローの時、キャパシタＣ1 が次の経路で電圧
ＶCCに充電される。入力電圧端子１→ダイオードＤ1キ
ャパシタＣ1 →制御信号入力端子２１。次に、制御信号
入力端子２１の制御信号がハイになると、キャパシタＣ
1 の電位は全体として該制御信号のハイの電圧（ＶCC）
だけ押し上げられ、接続点６０の電圧は２ＶCCとなる。
【０００７】次に、制御信号入力端子２２の制御信号が
ローになると、キャパシタＣ2 は、その２ＶCCの電圧に
より充電され、その充電電圧は２ＶCCとなる。次に制御
信号入力端子２２の制御信号がハイとなると、キャパシ
タＣ2 の電位は全体として該制御信号のハイの電圧（Ｖ
CC）だけ押し上げられ、接続点６１の電圧は３ＶCCとな
る。以下、同様の動作が繰り返され、ダイオードＤ5 の
カソードからは５ＶCCに昇圧された電圧を取り出すこと
が出来る。
ローになると、キャパシタＣ2 は、その２ＶCCの電圧に
より充電され、その充電電圧は２ＶCCとなる。次に制御
信号入力端子２２の制御信号がハイとなると、キャパシ
タＣ2 の電位は全体として該制御信号のハイの電圧（Ｖ
CC）だけ押し上げられ、接続点６１の電圧は３ＶCCとな
る。以下、同様の動作が繰り返され、ダイオードＤ5 の
カソードからは５ＶCCに昇圧された電圧を取り出すこと
が出来る。
【０００８】出力電圧端子１６からは、その５ＶCCの電
圧が、キャパシタＣ20で平滑されて取り出される。一
方、出力電圧端子１７からは、降圧制御回路であるＭＯ
Ｓトランジスタ１５にて、５ＶCCより何Ｖか降圧された
電圧が取り出される。降圧電圧の大きさは、ＭＯＳトラ
ンジスタ１５に与えられるゲート電圧によって制御され
るが、そのゲート電圧は、昇圧電圧５ＶCCを分圧回路１
４で分圧して得るようにしている。分圧回路１４は、２
つのＭＯＳトランジスタ１４Ａ，１４Ｂで構成され、両
者で分圧した電圧（接続点６４に現れる電圧）が、ゲー
ト電圧として用いられる。図１０では降圧制御回路を１
つしか設けていないが、更に別の異なった値の出力電圧
を得たいという場合には、更にそれに対応した降圧制御
回路が設けられる。
圧が、キャパシタＣ20で平滑されて取り出される。一
方、出力電圧端子１７からは、降圧制御回路であるＭＯ
Ｓトランジスタ１５にて、５ＶCCより何Ｖか降圧された
電圧が取り出される。降圧電圧の大きさは、ＭＯＳトラ
ンジスタ１５に与えられるゲート電圧によって制御され
るが、そのゲート電圧は、昇圧電圧５ＶCCを分圧回路１
４で分圧して得るようにしている。分圧回路１４は、２
つのＭＯＳトランジスタ１４Ａ，１４Ｂで構成され、両
者で分圧した電圧（接続点６４に現れる電圧）が、ゲー
ト電圧として用いられる。図１０では降圧制御回路を１
つしか設けていないが、更に別の異なった値の出力電圧
を得たいという場合には、更にそれに対応した降圧制御
回路が設けられる。
【０００９】なお、この種の昇圧回路に関する従来の文
献としては、例えば、特開平２−276467号公報がある。
献としては、例えば、特開平２−276467号公報がある。
【００１０】
（問題点）しかしながら、前記した従来の昇圧回路に
は、次のような問題点があった。第１の問題点は、各出
力電圧を出すタイミングを、個別に制御することが出来
ないという点である。第２の問題点は、分圧回路に流れ
る電流は負荷には流れて行かないから、負荷の動作に使
用される電流がその分だけ少なくなるという点である。
は、次のような問題点があった。第１の問題点は、各出
力電圧を出すタイミングを、個別に制御することが出来
ないという点である。第２の問題点は、分圧回路に流れ
る電流は負荷には流れて行かないから、負荷の動作に使
用される電流がその分だけ少なくなるという点である。
【００１１】（問題点の説明）まず第１の問題点につい
て説明する。異なる値の出力電圧は異なる負荷に供給す
るわけであるが、電圧を必要とするタイミングは、全て
の負荷で同じだとは限らない。しかしながら、図１０に
示したような従来の昇圧回路では、出力電圧端子１６お
よび１７からは、同じタイミングで出力電圧が供給され
る。もし、別のタイミングで供給しようとするなら、別
の昇圧回路を設ける必要があり、回路規模が大となって
しまう。特に、回路を形成するスペースを出来るだけ少
なくすることが要請される集積回路にあっては、出力の
タイミングが異なる負荷毎に昇圧回路を形成すること
は、その要請に反することになる。
て説明する。異なる値の出力電圧は異なる負荷に供給す
るわけであるが、電圧を必要とするタイミングは、全て
の負荷で同じだとは限らない。しかしながら、図１０に
示したような従来の昇圧回路では、出力電圧端子１６お
よび１７からは、同じタイミングで出力電圧が供給され
る。もし、別のタイミングで供給しようとするなら、別
の昇圧回路を設ける必要があり、回路規模が大となって
しまう。特に、回路を形成するスペースを出来るだけ少
なくすることが要請される集積回路にあっては、出力の
タイミングが異なる負荷毎に昇圧回路を形成すること
は、その要請に反することになる。
【００１２】次に第２の問題点について説明する。図１
０の昇圧回路では分圧回路１４を必要とし、接続点６４
に分圧電圧を生ぜしめるため、分圧回路素子であるＭＯ
Ｓトランジスタ１４Ａ，１４Ｂに電流が流れる必要があ
る。しかし、この電流は、出力電圧端子１６や１７に接
続される負荷に流れてゆくわけではない。従って、負荷
の動作に使用される電流がその分だけ少なくなり、その
意味において電流の使用効率が悪い。本発明は、以上の
ような問題点を解決することを課題とするものである。
０の昇圧回路では分圧回路１４を必要とし、接続点６４
に分圧電圧を生ぜしめるため、分圧回路素子であるＭＯ
Ｓトランジスタ１４Ａ，１４Ｂに電流が流れる必要があ
る。しかし、この電流は、出力電圧端子１６や１７に接
続される負荷に流れてゆくわけではない。従って、負荷
の動作に使用される電流がその分だけ少なくなり、その
意味において電流の使用効率が悪い。本発明は、以上の
ような問題点を解決することを課題とするものである。
【００１３】
【課題を解決するための手段】前記課題を解決するた
め、本発明の昇圧回路では、入力電圧が供給される１つ
の主昇圧回路と、該主昇圧回路の出力を入力とし、出力
の値および出力するタイミングを個別に設定できる１個
以上の副昇圧回路とを具えることとした。
め、本発明の昇圧回路では、入力電圧が供給される１つ
の主昇圧回路と、該主昇圧回路の出力を入力とし、出力
の値および出力するタイミングを個別に設定できる１個
以上の副昇圧回路とを具えることとした。
【００１４】この副昇圧回路は、前記主昇圧回路の出力
電圧により並列接続で充電され且つ充電後に直列接続に
切り換えられて充電電圧が重畳される複数個のキャパシ
タと、該並列接続と直列接続とを交互に繰り返させる接
続切換制御手段と、出力電圧の供給を停止するため制御
信号により出力端子を短絡する出力電圧供給停止手段と
を有する構成とすることが出来る。その場合、副昇圧回
路のキャパシタの数は、要求される昇圧出力電圧の大き
さに応じて決定する。
電圧により並列接続で充電され且つ充電後に直列接続に
切り換えられて充電電圧が重畳される複数個のキャパシ
タと、該並列接続と直列接続とを交互に繰り返させる接
続切換制御手段と、出力電圧の供給を停止するため制御
信号により出力端子を短絡する出力電圧供給停止手段と
を有する構成とすることが出来る。その場合、副昇圧回
路のキャパシタの数は、要求される昇圧出力電圧の大き
さに応じて決定する。
【００１５】
【作 用】本発明では、各負荷に共通して必要な大き
さ程度に昇圧する主昇圧回路を設け、その後段に、各負
荷に対応させて昇圧したり出力タイミングを制御したり
する副昇圧回路を接続する。すると、各負荷毎に個別に
昇圧回路を設ける場合に比し、回路規模を小にすること
が出来る。また、どの負荷に対する出力電圧も、主昇圧
回路の出力電圧を分圧して得ているのではなく昇圧して
得ているので、単に分圧電圧を生ずるためだけの分圧回
路を含んではいない。そのため、負荷に供給する電流以
外に電流を流す必要はなく、電流を負荷の動作に効率よ
く使用することが出来る。
さ程度に昇圧する主昇圧回路を設け、その後段に、各負
荷に対応させて昇圧したり出力タイミングを制御したり
する副昇圧回路を接続する。すると、各負荷毎に個別に
昇圧回路を設ける場合に比し、回路規模を小にすること
が出来る。また、どの負荷に対する出力電圧も、主昇圧
回路の出力電圧を分圧して得ているのではなく昇圧して
得ているので、単に分圧電圧を生ずるためだけの分圧回
路を含んではいない。そのため、負荷に供給する電流以
外に電流を流す必要はなく、電流を負荷の動作に効率よ
く使用することが出来る。
【００１６】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。 （全体構成）図１は、本発明の昇圧回路のブロック図で
ある。図１において、１は入力電圧端子、２は主昇圧回
路、３〜５は副昇圧回路、６〜８は出力電圧端子、９〜
１１は負荷、２１，２２，３１，３２，３３，４１，４
２，４３，５１，５２，５３は制御信号入力端子であ
る。本発明では、主昇圧回路２を１つ設け、副昇圧回路
を負荷に対応させて設ける。そして、主昇圧回路２の出
力電圧を副昇圧回路の入力電圧として用い、副昇圧回路
には、その出力電圧を供給したり停止したりする制御手
段を設ける。
に説明する。 （全体構成）図１は、本発明の昇圧回路のブロック図で
ある。図１において、１は入力電圧端子、２は主昇圧回
路、３〜５は副昇圧回路、６〜８は出力電圧端子、９〜
１１は負荷、２１，２２，３１，３２，３３，４１，４
２，４３，５１，５２，５３は制御信号入力端子であ
る。本発明では、主昇圧回路２を１つ設け、副昇圧回路
を負荷に対応させて設ける。そして、主昇圧回路２の出
力電圧を副昇圧回路の入力電圧として用い、副昇圧回路
には、その出力電圧を供給したり停止したりする制御手
段を設ける。
【００１７】図２は、本発明の昇圧回路の出力電圧のタ
イムチャートである。横軸は時間，縦軸は電圧を表して
いる。曲線イ〜ニは、それぞれ次のものを表している。 曲線イ…主昇圧回路２の出力電圧 曲線ロ…副昇圧回路３の出力電圧 曲線ハ…副昇圧回路４の出力電圧 曲線ニ…副昇圧回路５の出力電圧
イムチャートである。横軸は時間，縦軸は電圧を表して
いる。曲線イ〜ニは、それぞれ次のものを表している。 曲線イ…主昇圧回路２の出力電圧 曲線ロ…副昇圧回路３の出力電圧 曲線ハ…副昇圧回路４の出力電圧 曲線ニ…副昇圧回路５の出力電圧
【００１８】図１の主昇圧回路２は、入力電圧端子１に
電源電圧ＶCCが印加されている間中、主昇圧回路２の回
路構成で定まる昇圧電圧を出力しており、それが曲線イ
で表されている。各副昇圧回路はこの昇圧電圧を入力と
して取り入れ、それぞれの回路構成で定まる昇圧電圧
を、所定のタイミングで出力する。例えば、副昇圧回路
３から負荷９への出力電圧は、時刻ｔ0 で供給が開始さ
れ、時刻ｔ4 で供給が停止されている。他の副昇圧回路
４，５の出力電圧も、同様に制御されて負荷に供給され
る。
電源電圧ＶCCが印加されている間中、主昇圧回路２の回
路構成で定まる昇圧電圧を出力しており、それが曲線イ
で表されている。各副昇圧回路はこの昇圧電圧を入力と
して取り入れ、それぞれの回路構成で定まる昇圧電圧
を、所定のタイミングで出力する。例えば、副昇圧回路
３から負荷９への出力電圧は、時刻ｔ0 で供給が開始さ
れ、時刻ｔ4 で供給が停止されている。他の副昇圧回路
４，５の出力電圧も、同様に制御されて負荷に供給され
る。
【００１９】以下、主昇圧回路の構成および動作，副昇
圧回路の構成および動作について詳細に説明する。 （主昇圧回路）まず、図３に主昇圧回路の第１の例を示
す。主昇圧回路には、チャージポンプ回路を用いること
が出来る。これは、従来例でも使用していたのと同様の
チャージポンプ回路であり、符号は図１０のものに対応
している。その構成および動作は、同じであるので省略
する。端子２０１から出る出力電圧を、副昇圧回路の入
力として使う。なお、キャパシタの接続段数は、各負荷
に共通して必要とする電圧の大きさおよび電源電圧ＶCC
の大きさを考慮して、適宜決定される。
圧回路の構成および動作について詳細に説明する。 （主昇圧回路）まず、図３に主昇圧回路の第１の例を示
す。主昇圧回路には、チャージポンプ回路を用いること
が出来る。これは、従来例でも使用していたのと同様の
チャージポンプ回路であり、符号は図１０のものに対応
している。その構成および動作は、同じであるので省略
する。端子２０１から出る出力電圧を、副昇圧回路の入
力として使う。なお、キャパシタの接続段数は、各負荷
に共通して必要とする電圧の大きさおよび電源電圧ＶCC
の大きさを考慮して、適宜決定される。
【００２０】図５は、主昇圧回路の第２の例を示す図で
ある。符号は図３のものに対応し、１２は昇圧単位電圧
発生回路、６５〜７０は接続点、Ｃ5 〜Ｃ7 はキャパシ
タ、Ｄ6 〜Ｄ9 はダイオード、Ｔ1 〜Ｔ3 はＰチャンネ
ル型のＭＯＳトランジスタ、Ｔ4 〜Ｔ6 はＮチャンネル
型のＭＯＳトランジスタ、ＶSSは接地電位である。昇圧
単位電圧発生回路１２は、主昇圧回路の昇圧単位となる
電圧を発生する回路である。昇圧単位電圧発生回路１２
で発生される電圧を重畳することにより、主昇圧回路の
出力電圧が得られる。
ある。符号は図３のものに対応し、１２は昇圧単位電圧
発生回路、６５〜７０は接続点、Ｃ5 〜Ｃ7 はキャパシ
タ、Ｄ6 〜Ｄ9 はダイオード、Ｔ1 〜Ｔ3 はＰチャンネ
ル型のＭＯＳトランジスタ、Ｔ4 〜Ｔ6 はＮチャンネル
型のＭＯＳトランジスタ、ＶSSは接地電位である。昇圧
単位電圧発生回路１２は、主昇圧回路の昇圧単位となる
電圧を発生する回路である。昇圧単位電圧発生回路１２
で発生される電圧を重畳することにより、主昇圧回路の
出力電圧が得られる。
【００２１】昇圧単位電圧発生回路１２は、次のように
構成される。キャパシタと、該キャパシタの第１の端子
にカソードが接続されたダイオードと、該キャパシタの
第２の端子に一端が一括接続された第１，第２のＭＯＳ
トランジスタから成る接続経路切換回路とから構成され
る。第１のＭＯＳトランジスタの他端は、最下段の昇圧
単位電圧発生回路のものを除き、下段の昇圧単位電圧発
生回路のキャパシタと接続される。最下段の第１のＭＯ
Ｓトランジスタの他端は、予め設定された電圧（図５の
場合、電源電圧ＶCC）に接続される。第２のＭＯＳトラ
ンジスタの他端は、接地電位ＶSSとされる。前記ダイオ
ードのアノードは、入力電圧端子１に接続される。
構成される。キャパシタと、該キャパシタの第１の端子
にカソードが接続されたダイオードと、該キャパシタの
第２の端子に一端が一括接続された第１，第２のＭＯＳ
トランジスタから成る接続経路切換回路とから構成され
る。第１のＭＯＳトランジスタの他端は、最下段の昇圧
単位電圧発生回路のものを除き、下段の昇圧単位電圧発
生回路のキャパシタと接続される。最下段の第１のＭＯ
Ｓトランジスタの他端は、予め設定された電圧（図５の
場合、電源電圧ＶCC）に接続される。第２のＭＯＳトラ
ンジスタの他端は、接地電位ＶSSとされる。前記ダイオ
ードのアノードは、入力電圧端子１に接続される。
【００２２】キャパシタＣ5 が属している昇圧単位電圧
発生回路１２に例をとって接続経路切換回路を説明する
と、Ｔ1 が第１のＭＯＳトランジスタであり、Ｔ4 が第
２のＭＯＳトランジスタである。従って、第１のＭＯＳ
トランジスタＴ1 の他端子は下段の昇圧単位電圧発生回
路のキャパシタＣ6 の第１の端子に接続され、第２のＭ
ＯＳトランジスタＴ4 の他端子は接地電位ＶSSとされて
いる。そして、最下段の昇圧単位電圧発生回路の第１の
ＭＯＳトランジスタＴ3 の他端は、予め設定された電圧
（ＶCC）に接続される。
発生回路１２に例をとって接続経路切換回路を説明する
と、Ｔ1 が第１のＭＯＳトランジスタであり、Ｔ4 が第
２のＭＯＳトランジスタである。従って、第１のＭＯＳ
トランジスタＴ1 の他端子は下段の昇圧単位電圧発生回
路のキャパシタＣ6 の第１の端子に接続され、第２のＭ
ＯＳトランジスタＴ4 の他端子は接地電位ＶSSとされて
いる。そして、最下段の昇圧単位電圧発生回路の第１の
ＭＯＳトランジスタＴ3 の他端は、予め設定された電圧
（ＶCC）に接続される。
【００２３】第１のＭＯＳトランジスタのゲートは、最
下段の昇圧単位電圧発生回路１２の場合には制御信号入
力端子２１に接続され、他の昇圧単位電圧発生回路１２
の場合には、入力電圧端子１に接続される。第２のＭＯ
Ｓトランジスタのゲートは、全て他方の制御信号入力端
子２２に接続される。制御信号入力端子２１，２２から
は、接続経路切換回路を構成するＭＯＳトランジスタを
オン，オフする制御信号が入力される。例えば、振幅が
電源電圧ＶCCの矩形波信号を用いることが出来る。
下段の昇圧単位電圧発生回路１２の場合には制御信号入
力端子２１に接続され、他の昇圧単位電圧発生回路１２
の場合には、入力電圧端子１に接続される。第２のＭＯ
Ｓトランジスタのゲートは、全て他方の制御信号入力端
子２２に接続される。制御信号入力端子２１，２２から
は、接続経路切換回路を構成するＭＯＳトランジスタを
オン，オフする制御信号が入力される。例えば、振幅が
電源電圧ＶCCの矩形波信号を用いることが出来る。
【００２４】動作の概要は、まず全ての昇圧単位電圧発
生回路１２のキャパシタＣ5 〜Ｃ7は、入力電圧ＶCCに
より並列接続で充電され、ついで接続経路切換回路によ
って直列接続に切り換えられ、充電電圧が重畳される。
次に、動作を詳細に説明する。
生回路１２のキャパシタＣ5 〜Ｃ7は、入力電圧ＶCCに
より並列接続で充電され、ついで接続経路切換回路によ
って直列接続に切り換えられ、充電電圧が重畳される。
次に、動作を詳細に説明する。
【００２５】図４は、制御信号と昇圧単位電圧発生回路
の動作状況を示す図である。図４（イ）は制御信号入力
端子２１の制御信号Ｖ21、（ロ）は第１のＭＯＳトラン
ジスタＴ1 〜Ｔ3 のオン・オフ状況、（ハ）は制御信号
入力端子２２の制御信号Ｖ22、（ニ）は第２のＭＯＳト
ランジスタＴ4 〜Ｔ6 のオン・オフ状況、（ホ）はキャ
パシタの接続状態を示している。なお、昇圧単位電圧発
生回路１２の動作説明においては、煩雑を避けるため、
オンしているＭＯＳトランジスタでの電圧降下は無視し
ている。
の動作状況を示す図である。図４（イ）は制御信号入力
端子２１の制御信号Ｖ21、（ロ）は第１のＭＯＳトラン
ジスタＴ1 〜Ｔ3 のオン・オフ状況、（ハ）は制御信号
入力端子２２の制御信号Ｖ22、（ニ）は第２のＭＯＳト
ランジスタＴ4 〜Ｔ6 のオン・オフ状況、（ホ）はキャ
パシタの接続状態を示している。なお、昇圧単位電圧発
生回路１２の動作説明においては、煩雑を避けるため、
オンしているＭＯＳトランジスタでの電圧降下は無視し
ている。
【００２６】制御信号Ｖ21，Ｖ22が共にハイ（ＶCC）で
あると、ドレインにＶCCが印加されている第１のＭＯＳ
トランジスタＴ3 のゲートには、制御信号入力端子２１
からのＶCCが印加されることになるから、オフとなる。
最下段以外の各昇圧単位電圧発生回路１２中の第１のＭ
ＯＳトランジスタＴ1 ，Ｔ2 は、ダイオードの順電圧降
下をＶd とすると、ゲートに電圧ＶCCが印加され、ドレ
インにそれより低い電圧（ＶCC−Ｖd ）が印加されてい
るから、オフである。
あると、ドレインにＶCCが印加されている第１のＭＯＳ
トランジスタＴ3 のゲートには、制御信号入力端子２１
からのＶCCが印加されることになるから、オフとなる。
最下段以外の各昇圧単位電圧発生回路１２中の第１のＭ
ＯＳトランジスタＴ1 ，Ｔ2 は、ダイオードの順電圧降
下をＶd とすると、ゲートに電圧ＶCCが印加され、ドレ
インにそれより低い電圧（ＶCC−Ｖd ）が印加されてい
るから、オフである。
【００２７】一方、ドレインが接地電位ＶSSとされてい
る各昇圧単位電圧発生回路１２の第２のＭＯＳトランジ
スタＴ4 〜Ｔ6 のゲートには、制御信号入力端子２２か
らのＶCCが印加されるから、全てオンとなる。従って、
各キャパシタは、入力電圧端子１と接地との間で並列接
続された形となり、それぞれ入力電圧ＶCCで充電され
る。充電電圧は、ＶCC−Ｖd である。その充電は、制御
信号入力端子２２の制御信号が時刻ｔ1 でハイからロー
（ＶSS）にされた時（図４参照）、第２のＭＯＳトラン
ジスタが全てオフとされることにより、全て停止され
る。
る各昇圧単位電圧発生回路１２の第２のＭＯＳトランジ
スタＴ4 〜Ｔ6 のゲートには、制御信号入力端子２２か
らのＶCCが印加されるから、全てオンとなる。従って、
各キャパシタは、入力電圧端子１と接地との間で並列接
続された形となり、それぞれ入力電圧ＶCCで充電され
る。充電電圧は、ＶCC−Ｖd である。その充電は、制御
信号入力端子２２の制御信号が時刻ｔ1 でハイからロー
（ＶSS）にされた時（図４参照）、第２のＭＯＳトラン
ジスタが全てオフとされることにより、全て停止され
る。
【００２８】時刻ｔ2 で制御信号Ｖ21がハイからロー
（ＶSS）にされた時、ドレインにＶCCが印加されている
ＭＯＳトランジスタＴ3 は、ゲートに制御信号入力端子
２１からのローの制御信号が印加されるからオンとな
る。すると、接続点６９の電位は、キャパシタＣ7 の容
量結合作用によりＶCCだけ押し上げられ、次のようにな
る。 （ＶCC−Ｖd ）＋ＶCC
（ＶSS）にされた時、ドレインにＶCCが印加されている
ＭＯＳトランジスタＴ3 は、ゲートに制御信号入力端子
２１からのローの制御信号が印加されるからオンとな
る。すると、接続点６９の電位は、キャパシタＣ7 の容
量結合作用によりＶCCだけ押し上げられ、次のようにな
る。 （ＶCC−Ｖd ）＋ＶCC
【００２９】接続点６９はＭＯＳトランジスタＴ2 のド
レインに接続されているから、ＶCC＞Ｖd であるように
電源電圧ＶCCが選定されていれば、ＭＯＳトランジスタ
Ｔ2におけるドレイン電圧は、ゲート電圧ＶCCより大と
なるから、ＭＯＳトランジスタＴ2 もオンとなる。同様
にして、各昇圧単位電圧発生回路１２内の第１のＭＯＳ
トランジスタは、瞬時に連鎖的にオンとなる。そのた
め、昇圧単位電圧発生回路１２のキャパシタＣ5 〜Ｃ7
は、直列接続とされる。
レインに接続されているから、ＶCC＞Ｖd であるように
電源電圧ＶCCが選定されていれば、ＭＯＳトランジスタ
Ｔ2におけるドレイン電圧は、ゲート電圧ＶCCより大と
なるから、ＭＯＳトランジスタＴ2 もオンとなる。同様
にして、各昇圧単位電圧発生回路１２内の第１のＭＯＳ
トランジスタは、瞬時に連鎖的にオンとなる。そのた
め、昇圧単位電圧発生回路１２のキャパシタＣ5 〜Ｃ7
は、直列接続とされる。
【００３０】従って、接続点６５に現れる電圧は、ＭＯ
ＳトランジスタＴ3 のドレインに印加されている電圧Ｖ
CCに、各昇圧単位電圧発生回路１２のキャパシタの充電
電圧が重畳された、次の電圧となる。 ３（ＶCC−Ｖd ）＋ＶCC この電圧がダイオードＤ9 を経て取り出されるから、端
子２０１からの出力電圧は、 ３（ＶCC−Ｖd ）＋ＶCC−Ｖd ＝４（ＶCC−Ｖd ） となる。これが、図５の回路を主昇圧回路２として用い
た場合の、主昇圧回路２の出力電圧である。出力電圧の
値は、昇圧単位電圧発生回路１２の数を適宜選定するこ
とにより、決定される。
ＳトランジスタＴ3 のドレインに印加されている電圧Ｖ
CCに、各昇圧単位電圧発生回路１２のキャパシタの充電
電圧が重畳された、次の電圧となる。 ３（ＶCC−Ｖd ）＋ＶCC この電圧がダイオードＤ9 を経て取り出されるから、端
子２０１からの出力電圧は、 ３（ＶCC−Ｖd ）＋ＶCC−Ｖd ＝４（ＶCC−Ｖd ） となる。これが、図５の回路を主昇圧回路２として用い
た場合の、主昇圧回路２の出力電圧である。出力電圧の
値は、昇圧単位電圧発生回路１２の数を適宜選定するこ
とにより、決定される。
【００３１】（副昇圧回路）図６は、副昇圧回路３の１
例を示す図である。６は出力電圧端子、１２は昇圧単位
電圧発生回路、３１，３２，３３は制御信号入力端子、
７１〜７６は接続点、２０２は端子、Ｃ8 〜Ｃ12はキャ
パシタ、Ｄ10〜Ｄ13はダイオード、Ｔ7 〜Ｔ10はＰチャ
ンネル型のＭＯＳトランジスタ、Ｔ11〜Ｔ14はＮチャン
ネル型のＭＯＳトランジスタである。出力電圧端子６
は、図１の出力電圧端子６である。入力側の端子２０２
に一端が接続されているキャパシタＣ8 と、出力電圧端
子６に一端が接続されているキャパシタＣ9 とは、平滑
用のキャパシタである。
例を示す図である。６は出力電圧端子、１２は昇圧単位
電圧発生回路、３１，３２，３３は制御信号入力端子、
７１〜７６は接続点、２０２は端子、Ｃ8 〜Ｃ12はキャ
パシタ、Ｄ10〜Ｄ13はダイオード、Ｔ7 〜Ｔ10はＰチャ
ンネル型のＭＯＳトランジスタ、Ｔ11〜Ｔ14はＮチャン
ネル型のＭＯＳトランジスタである。出力電圧端子６
は、図１の出力電圧端子６である。入力側の端子２０２
に一端が接続されているキャパシタＣ8 と、出力電圧端
子６に一端が接続されているキャパシタＣ9 とは、平滑
用のキャパシタである。
【００３２】端子２０２には、主昇圧回路の出力電圧が
供給される。昇圧単位電圧発生回路１２は、図５のそれ
と同様の構成である。制御信号入力端子３１，３２から
の制御信号により、キャパシタＣ10〜Ｃ12が並列接続で
充電され、ついで直列接続されるから、端子２０２に供
給される主昇圧回路の出力電圧を昇圧した電圧が、接続
点７１に得られる。昇圧電圧の大きさは、この副昇圧回
路３に接続する負荷９（図１参照）が要求する電圧に応
じて、予め決定しておく。
供給される。昇圧単位電圧発生回路１２は、図５のそれ
と同様の構成である。制御信号入力端子３１，３２から
の制御信号により、キャパシタＣ10〜Ｃ12が並列接続で
充電され、ついで直列接続されるから、端子２０２に供
給される主昇圧回路の出力電圧を昇圧した電圧が、接続
点７１に得られる。昇圧電圧の大きさは、この副昇圧回
路３に接続する負荷９（図１参照）が要求する電圧に応
じて、予め決定しておく。
【００３３】ＭＯＳトランジスタＴ7 は、昇圧電圧を出
力電圧端子６に出力するタイミングを決定するためのも
のである。ＭＯＳトランジスタＴ7 のゲートには端子２
０２の電圧が印加されているが、そのドレインは接続点
７１に接続されているから、接続点７１に昇圧電圧が現
れた時、ドレイン電圧＞ゲート電圧という関係となり、
ＭＯＳトランジスタＴ7 もオンする。接続点７１の電圧
は、ＭＯＳトランジスタＴ7 およびダイオードＤ10を経
て、出力電圧端子６に取り出される。なお、この時に
は、ＭＯＳトランジスタＴ14は、制御信号入力端子３３
からの制御信号によりオフとしておく。
力電圧端子６に出力するタイミングを決定するためのも
のである。ＭＯＳトランジスタＴ7 のゲートには端子２
０２の電圧が印加されているが、そのドレインは接続点
７１に接続されているから、接続点７１に昇圧電圧が現
れた時、ドレイン電圧＞ゲート電圧という関係となり、
ＭＯＳトランジスタＴ7 もオンする。接続点７１の電圧
は、ＭＯＳトランジスタＴ7 およびダイオードＤ10を経
て、出力電圧端子６に取り出される。なお、この時に
は、ＭＯＳトランジスタＴ14は、制御信号入力端子３３
からの制御信号によりオフとしておく。
【００３４】出力電圧の供給の停止は、ＭＯＳトランジ
スタＴ14をオンすることによって行われる。ＭＯＳトラ
ンジスタＴ14をオン，オフする制御信号は、制御信号入
力端子３３から与えられる。この制御信号をハイ（例、
ＶCC）の値にすると、ＭＯＳトランジスタＴ14はオンさ
れる。このように、副昇圧回路３の出力電圧の供給，停
止のタイミングは、制御信号入力端子３１〜３３によ
り、独自に制御することが出来る。以上は副昇圧回路３
を例にとって説明したが、他の副昇圧回路４，５につい
ても同様である。
スタＴ14をオンすることによって行われる。ＭＯＳトラ
ンジスタＴ14をオン，オフする制御信号は、制御信号入
力端子３３から与えられる。この制御信号をハイ（例、
ＶCC）の値にすると、ＭＯＳトランジスタＴ14はオンさ
れる。このように、副昇圧回路３の出力電圧の供給，停
止のタイミングは、制御信号入力端子３１〜３３によ
り、独自に制御することが出来る。以上は副昇圧回路３
を例にとって説明したが、他の副昇圧回路４，５につい
ても同様である。
【００３５】（負極性出力の昇圧回路）また、前記の実
施例では、正極性の出力電圧を得ているが、図１の主昇
圧回路２および副昇圧回路３〜５に、それぞれ負極性電
圧を出力する回路を用いれば、負極性の昇圧電圧を得る
ことが出来る。因みに、図７は負の出力電圧を出す主昇
圧回路の第１の例を示す図であるが、これは図３の回路
において、入力電圧端子１を接地電位ＶSSとし、ダイオ
ードの向きを逆にするという変更を行ったものである。
施例では、正極性の出力電圧を得ているが、図１の主昇
圧回路２および副昇圧回路３〜５に、それぞれ負極性電
圧を出力する回路を用いれば、負極性の昇圧電圧を得る
ことが出来る。因みに、図７は負の出力電圧を出す主昇
圧回路の第１の例を示す図であるが、これは図３の回路
において、入力電圧端子１を接地電位ＶSSとし、ダイオ
ードの向きを逆にするという変更を行ったものである。
【００３６】図８は、負の出力電圧を出す主昇圧回路の
第２の例を示す図であり、図５の回路において、電圧Ｖ
CCを印加していた箇所を接地電位ＶSSとし、接地電位Ｖ
SSとしていた箇所に電圧ＶCCを印加し、ダイオードの向
きを逆にし、ＭＯＳトランジスタのＰチャンネル，Ｎチ
ャンネルの型を逆にするという変更を行ったものであ
る。図９は、負の出力電圧を出す副昇圧回路の１例を示
す図であり、図６の回路において、図５に対して行った
と同じ変更を行ったものである。
第２の例を示す図であり、図５の回路において、電圧Ｖ
CCを印加していた箇所を接地電位ＶSSとし、接地電位Ｖ
SSとしていた箇所に電圧ＶCCを印加し、ダイオードの向
きを逆にし、ＭＯＳトランジスタのＰチャンネル，Ｎチ
ャンネルの型を逆にするという変更を行ったものであ
る。図９は、負の出力電圧を出す副昇圧回路の１例を示
す図であり、図６の回路において、図５に対して行った
と同じ変更を行ったものである。
【００３７】
【発明の効果】以上述べた如く、本発明の昇圧回路によ
れば、各負荷に共通して必要な大きさ程度に昇圧する主
昇圧回路を設け、その後段に、各負荷に対応させて昇圧
したり出力タイミングを制御したりする副昇圧回路を接
続したので、各負荷毎に個別に昇圧回路を設ける場合に
比し、回路規模を小にすることが出来る。また、どの負
荷に対する出力電圧も、主昇圧回路の出力電圧を分圧し
て得ているのではなく昇圧して得ているので、分圧回路
を含んでおらず、負荷に供給する電流以外に電流を流す
必要はなくなる。
れば、各負荷に共通して必要な大きさ程度に昇圧する主
昇圧回路を設け、その後段に、各負荷に対応させて昇圧
したり出力タイミングを制御したりする副昇圧回路を接
続したので、各負荷毎に個別に昇圧回路を設ける場合に
比し、回路規模を小にすることが出来る。また、どの負
荷に対する出力電圧も、主昇圧回路の出力電圧を分圧し
て得ているのではなく昇圧して得ているので、分圧回路
を含んでおらず、負荷に供給する電流以外に電流を流す
必要はなくなる。
【図１】 本発明の昇圧回路のブロック図
【図２】 本発明の昇圧回路の出力電圧のタイムチャー
ト
ト
【図３】 主昇圧回路の第１の例を示す図
【図４】 制御信号と昇圧単位電圧発生回路の動作状況
を示す図
を示す図
【図５】 主昇圧回路の第２の例を示す図
【図６】 副昇圧回路の１例を示す図
【図７】 負の出力電圧を出す主昇圧回路の第１の例を
示す図
示す図
【図８】 負の出力電圧を出す主昇圧回路の第２の例を
示す図
示す図
【図９】 負の出力電圧を出す副昇圧回路の１例を示す
図
図
【図１０】 従来の昇圧回路を示す図
１…入力電圧端子、２…主昇圧回路、３〜５…副昇圧回
路、６〜８…出力電圧端子、９〜１１…負荷、１２…昇
圧単位電圧発生回路、１３…チャージポンプ回路、１４
…分圧回路、１４Ａ，１４Ｂ…ＭＯＳトランジスタ、１
５…ＭＯＳトランジスタ、１６，１７…出力電圧端子、
２１，２２，３１，３２，３３，４１，４２，４３，５
１，５２，５３…制御信号入力端子、６０〜７６…接続
点、２０１〜２０３…端子、Ｃ1 〜Ｃ12、Ｃ20，Ｃ21…
キャパシタ、Ｄ1 〜Ｄ13…ダイオード、Ｔ1 〜Ｔ14…Ｍ
ＯＳトランジスタ
路、６〜８…出力電圧端子、９〜１１…負荷、１２…昇
圧単位電圧発生回路、１３…チャージポンプ回路、１４
…分圧回路、１４Ａ，１４Ｂ…ＭＯＳトランジスタ、１
５…ＭＯＳトランジスタ、１６，１７…出力電圧端子、
２１，２２，３１，３２，３３，４１，４２，４３，５
１，５２，５３…制御信号入力端子、６０〜７６…接続
点、２０１〜２０３…端子、Ｃ1 〜Ｃ12、Ｃ20，Ｃ21…
キャパシタ、Ｄ1 〜Ｄ13…ダイオード、Ｔ1 〜Ｔ14…Ｍ
ＯＳトランジスタ
Claims (3)
- 【請求項１】 入力電圧が供給される１つの主昇圧回路
と、該主昇圧回路の出力を入力とし、出力の値および出
力するタイミングを個別に設定できる１個以上の副昇圧
回路とを具えたことを特徴とする昇圧回路。 - 【請求項２】 前記副昇圧回路が、前記主昇圧回路の出
力電圧により並列接続で充電され且つ充電後に直列接続
に切り換えられて充電電圧が重畳される複数個のキャパ
シタと、該並列接続と直列接続とを交互に繰り返させる
接続切換制御手段と、出力電圧の供給を停止するため制
御信号により出力端子を短絡する出力電圧供給停止手段
とを有するものであることを特徴とする請求項１記載の
昇圧回路。 - 【請求項３】 前記副昇圧回路のキャパシタの数が、要
求される昇圧出力電圧の大きさに応じて決定されること
を特徴とする請求項２記載の昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7058060A JPH08228470A (ja) | 1995-02-21 | 1995-02-21 | 昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7058060A JPH08228470A (ja) | 1995-02-21 | 1995-02-21 | 昇圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08228470A true JPH08228470A (ja) | 1996-09-03 |
Family
ID=13073375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7058060A Pending JPH08228470A (ja) | 1995-02-21 | 1995-02-21 | 昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08228470A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7095216B2 (en) | 2002-09-27 | 2006-08-22 | Ricoh Company, Ltd. | Power supply method and apparatus |
| CN107947577A (zh) * | 2017-11-28 | 2018-04-20 | 浙江水利水电学院 | 一种升压电路及其控制方法 |
-
1995
- 1995-02-21 JP JP7058060A patent/JPH08228470A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7095216B2 (en) | 2002-09-27 | 2006-08-22 | Ricoh Company, Ltd. | Power supply method and apparatus |
| CN107947577A (zh) * | 2017-11-28 | 2018-04-20 | 浙江水利水电学院 | 一种升压电路及其控制方法 |
| CN107947577B (zh) * | 2017-11-28 | 2019-12-10 | 浙江水利水电学院 | 一种升压电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8044705B2 (en) | Bottom plate regulation of charge pumps | |
| CN100390853C (zh) | 高效液晶显示器驱动电压发生电路及其方法 | |
| US20090058507A1 (en) | Bottom Plate Regulated Charge Pump | |
| US6927441B2 (en) | Variable stage charge pump | |
| US9013229B2 (en) | Charge pump circuit | |
| US6538907B2 (en) | Voltage drop DC-DC converter | |
| US7099167B2 (en) | Step-down circuit, power supply circuit, and semiconductor integrated circuit | |
| US6249446B1 (en) | Cascadable, high efficiency charge pump circuit and related methods | |
| JPH0531382B2 (ja) | ||
| US20070024347A1 (en) | Semiconductor integrated circuit | |
| US6972973B2 (en) | Voltage booster having noise reducing structure | |
| US20080180163A1 (en) | Boosting charge pump circuit | |
| CN111969844B (zh) | 一种自举电荷泵高压电源产生电路 | |
| JPH06217527A (ja) | 高効率ｎチャネルチャージポンプ | |
| US6686729B1 (en) | DC/DC switching regulator having reduced switching loss | |
| KR20070032927A (ko) | 차지 펌프식 승압 회로를 갖는 반도체 장치 | |
| US7099166B2 (en) | Voltage boosting circuit and method | |
| US20050012542A1 (en) | Power supply | |
| US6605985B2 (en) | High-efficiency power charge pump supplying high DC output currents | |
| US10152937B2 (en) | Semiconductor device, power supply circuit, and liquid crystal display device | |
| JPH08228470A (ja) | 昇圧回路 | |
| JP3430155B2 (ja) | 電源昇圧回路 | |
| JPH0678527A (ja) | 駆動電圧供給装置とその集積回路 | |
| JP2005044203A (ja) | 電源回路 | |
| JPH0430207B2 (ja) |