JPH0531382B2 - - Google Patents

Info

Publication number
JPH0531382B2
JPH0531382B2 JP62122931A JP12293187A JPH0531382B2 JP H0531382 B2 JPH0531382 B2 JP H0531382B2 JP 62122931 A JP62122931 A JP 62122931A JP 12293187 A JP12293187 A JP 12293187A JP H0531382 B2 JPH0531382 B2 JP H0531382B2
Authority
JP
Japan
Prior art keywords
boosted voltage
mos transistor
output terminal
drain
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62122931A
Other languages
English (en)
Other versions
JPS63290159A (ja
Inventor
Makoto Kojima
Hirozumi Omae
Yasuyuki Okada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62122931A priority Critical patent/JPS63290159A/ja
Priority to KR1019880005826A priority patent/KR910001643B1/ko
Priority to DE8888304514T priority patent/DE3879543T2/de
Priority to EP88304514A priority patent/EP0292269B1/en
Priority to US07/197,448 priority patent/US4839787A/en
Publication of JPS63290159A publication Critical patent/JPS63290159A/ja
Publication of JPH0531382B2 publication Critical patent/JPH0531382B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、昇圧回路に関するものであり、特に
チヤージポンプを備えた昇圧回路に係るものであ
る。
従来の技術 近年、様々な製品が携帯化・コンパクト化され
てきており、それに伴い、電源はより低電圧化・
単一電源化されてきている。たとえば、携帯ラジ
オや携帯テープレコーダー等の基準電源電圧は、
1.5〜3.0V程度となつてきている。しかし、デバ
イスによつては、より高電圧の電源が必要なた
め、システム内またはそのデバイス内に昇圧回路
を内蔵する必要性が非常に高くなつている。デバ
イス内に昇圧回路を内蔵する場合においては（特
に半導体集積回路内においては）、チヤージポン
プを用いて高電圧を発生している。さらに電位の
異なる高電圧電源が必要な場合には、チヤージポ
ンプでまず高電圧を発生し、この高電圧を分圧
し、その分圧電位を用いて出力を制御し、もとの
高電圧とは異なる他の高電圧電源を作り出してい
る。しかし、デバイス内のチヤージポンプは面積
の割りには能力が小さいため、この分圧回路で消
費する電力は無視できない。
以下、従来のチヤージポンプを用いた昇圧回路
について説明を行う。
第６図は、２つの異なる電源電圧を与える、チ
ヤージポンプを用いた昇圧回路の従来例で、ダイ
オード接続されたＮチヤンネル、MOS型トラン
ジスタ１〜５とキヤパシタ６〜９よりなる４段の
単位回路を直列接続したチヤージポンプと、２個
のMOS型トランジスタ１７，１８よりなる分圧
回路と、その分圧回路の分圧電位を用いてゲート
されるMOS型トランジスタ１１よりなる降圧制
御部とで構成されている。
第６図を用いて従来の昇圧回路の動作を説明す
る。
電源入力端に接続されたVcc電源よりMOS型
トランジスタ１を介して流入した電荷は、振幅
VCCの正・反２相のクロツク信号CLK／CLKに
よりコントロールされる４段の単位回路を順次転
送されるとともにこの過程で順次昇圧される。昇
圧された電源電圧は第１の電源出力端OUTに出
力される。また、この電源電圧の一部は、２個の
MOS型トランジスタ１７，１８よりなる分圧回
路の分圧出力でゲートされる降圧用MOS型トラ
ンジスタ１１を介して、電圧値の異なるもうひと
つの電源電圧として第２の電源出力端OUT′に出
力される。
発明が解決しようとする問題点 このように、昇圧回路中に分圧回路を用いた場
合、この回路の安定性・応答性と消費電流とは相
反するものであり、消費電流を極端に低減するこ
とができない。このため、この消費分を見込んだ
チヤージポンプ能力が必要とされる。
また、消費電流を低減するためには分圧抵抗を
高くする必要があり、たとえば20Vを15Vに分圧
する場合、３ミクロン・プロセスでは約３mm程度
のMOS型トランジスタを用いて100マイクロ・ア
ンペア程度の消費となる。この消費を低減するた
めには、分圧回路部の電源間にさらに多くの（上
の例の場合十数個の）MOS型トランジスタを挿
入すればよい。このようにすれば、同程度の面積
で電流値を数マイクロ・アンペアまで低減でき
る。ところが、この場合には閾値電圧バラツキに
対して敏感になる。
また、チヤージポンプ電源は、外部電源を単に
分割し供給する電源に比して、面積当たりの供給
電力が非常に少ないため、この分圧回路での微少
な消費電力に対しても半導体集積回路内における
チヤージポンプ面積の増大、ひいてはチツプ面積
の増大を強いる。
本発明は、このような不要な電力を消費するこ
となしに、またチツプの面積の増大を強いること
なしに、入力電源電位と出力電源電位との間の電
源電圧を得ることのできる昇圧回路を提供するも
のである。
問題点を解決するための手段 本発明は、ダイオードもしくはダイオード接続
されたMOS型トランジスタと、クロツク信号に
接続されたキヤパシタとを接続したものを単位と
する回路を、そのダイオード極性が同方向に、ま
た隣接クロツク位相が異なるように複数個直列接
続したチヤージポンプを備え、このチヤージポン
プの電源入力端と電源出力端との間の中間ノード
より中間電位を取り出すものである。
作 用 この構成により、分圧回路を付けた時のような
不要な電力を消費することなしに、またチツプの
面積の増大を強いることなしに、入力電源電位と
出力電源電位との間の電位を得ることができる。
実施例 以下、図面に示す実施例を用いて本発明による
昇圧回路の詳細な説明をおこなう。
第１図は、本発明の一実施例を示す回路図であ
る。同図において、ダイオード接続されたＮチヤ
ンネル・MOS型トランジスタ１〜５とキヤパシ
タ６〜９を接続した４段の単位回路からなるチヤ
ージポンプは従来例と同じであるが、このチヤー
ジポンプにおいて、電源入力端と電源出力端との
間の中間ノード（今の場合２段目）より、中間電
位を取り出している。そしてこの中間電位によ
り、第１の電源出力端OUTと第２の電源出力端
OUT′とを結ぶMOS型トランジスタ１１をゲー
トする。キヤパシタ１０，１２は出力電圧のリツ
プル分を軽減するための平滑用キヤパシタであ
る。チヤージポンプ各段には隣接ポンプに各々
正・反逆位相のクロツク信号CLK，／CLKが印
加されており、その振幅を電源電圧のVCCとす
る。
上記構成において、電源入力端に接続された
VCC電源よりMOS型トランジスタ１を介して流
入した電荷は、振幅VCCの正・反２相のクロツ
ク信号CLK，／CLKによりコントロールされた
４段のチヤージポンプを順次転送される。
この場合のチヤージポンプの各ノードの電圧波
形の概念図を第２図に示す。ここで第１の電源出
力端OUTの電圧をVOUT、流出する電流総和を
Ｉ、各MOS型トランジスタの閾値電圧をVTと
する。
ここでは、１段目のチヤージポンプに着目して
説明を行う。なお、簡単のためにクロツク信号は
時間ゼロでVCC幅振れるものとし、またチヤー
ジポンプ用のキヤパシタ容量は浮遊容量に比べて
十分に大きいものとする。まず、キヤパシタ６に
接続されたクロツク信号CLKがロウ時にはこの
キヤパシタ電位はVCC−VTである。位相１でク
ロツク信号CLKが立ち上がり、１段目のキヤパ
シタ電位は一瞬VCC−VT＋VCCまで上昇し、ト
ツプ値をとる。またこの瞬間には次段のキヤパシ
タ用のクロツク信号／CLKが立ち下がるために、
MOS型トランジスタ２を介してこの１段目の電
荷は次段に転送され、キヤパシタ６の電位はこの
際電位変化−dVを起こす。次に位相２ではキヤ
パシタ６のクロツク信号CLKが立ち下がるため、
キヤパシタ６の電位は−VCC変化し、このため
一瞬ボトム値になり、その後前段からの電荷を受
けることにより、＋dV電位が変化し、このノード
電位がVCC−VTになる。ここで２相のクロツク
周波数をｆ〔Hz〕、チヤージポンプのキヤパシタ容
量をＣ〔Ｆ〕とし、その定常状態を考えると、こ
のキヤパシタ６から７に１回に転送される電荷
Ｃ・dVは第１の電源出力端OUTからの１クロツ
ク時間当たりの流出電流総和Ｉ／ｆに等しい。こ
れより、dV＝Ｉ／fCとなる。このようなサイク
ルが各チヤージポンプにおいて起こる。
ここで、以上の結果と第２図の内容より、クロ
ツク信号が十分速く遷移しているとして、次式を
得る。
ｎ段目のトツプ電圧 VHPn＝ｎ・（VCC−VT） ＋VCC−（ｎ−１）・Ｉ・Rs …(1) ｎ段目のハイレベル定常電圧 VHn＝ｎ・（VCC−VT）＋VCC−２・Ｉ・Rs
…(2) ｎ段目のロウレベル定常電圧 VLn＝ｎ・（VCC−VT）−（ｎ−１）・Ｉ・Rs
…(3) ｎ段目のボトム電圧 VLPn＝ｎ・（VCC−VT）−ｎ・Ｉ・Rs …(4) ここでRsは１段当たりの等価抵抗Rs＝１／fC
である。また上記(1)〜(4)式は、第１の電源出力端
OUTの電圧VOUTと電源電圧VCCを用いて下記
のようにも表せる。式中のＮはチヤージポンプ総
段数を示す。
VHn＝ｎ・VOUT／Ｎ ＋（Ｎ−ｎ）・（VCC−VT）／Ｎ＋VT …(5) VHPn＝VHn＋Ｉ・Rs …(6) VLn＝（ｎ−１）・VOUT／Ｎ ＋（Ｎ−ｎ＋１）・（VCC−VT）／Ｎ …(7) VLPn＝VLn−Ｉ・Rs …(8) (7)式から、ｎ段目より取つた中間ノードの電位
のロウの定常電位は、電源出力端OUTの電圧
VOUTと電源入力端の電圧VCCよりVT低い値
との間をＮ−ｎ＋１：ｎ−１に内分した電位、即
ち分圧した値になつていることが判る。
第１図の実施例では２段目の中間ノードから中
間電位を得ており、ｎ＝２の場合に当たる。そし
て、この回路では第２の電源出力端OUT′から
は、ゲート電圧の最大値より降圧用トランジスタ
１１の閾値電圧VT分だけ低い値がもうひとつの
電源電圧VOUT′として取り出される。すなわち、
第２の電源電圧VOUT′は、 VOUT′＝ｎ・VOUT／Ｎ＋（Ｎ−ｎ）・（VCC−
VT）／Ｎ＋Ｉ・Rs …(9) となる。
第２の電源電圧VOUT′に関してはピークホー
ルドと考えてよい。
この実施例より判るように、中間ノードを変更
することにより（すなわち今の場合ｎを１〜４と
することにより）、第２の電源電圧VOUT′を変更
することができ、しかもこの回路においてはまつ
たく電力を消費することなしに分圧をすることが
可能である。
第３図は第１図の実施例を組み合わせた本発明
の第２の実施例を示すものであり、１′〜１１′で
示される各素子は第１図の１〜１１と同一機能を
有している。各チヤージポンプの電源入力端には
VCC電源が接続されており、電源出力端は共通
に接続されている。さらにクロツク信号
CLK，／CLKは、互いに逆相の関係となるよう
に２つのチヤージポンプの各段に印加されてい
る。このため、出力電圧等については、第１図の
実施例と同じであるが、互いのチヤージポンプが
動作する位相が逆であるため、第１、第２の電源
出力端OUT，OUT′の出力電圧VOUT，
VOUT′のリツプル分を低減できるように作用す
る。
第４図は第１図における中間ノードと降圧用
MOS型トランジスタ１１の間にダイオード接続
されたMOS型トランジスタ１３を挿入した本発
明の第３の実施例を示すものである。このような
回路にすることにより、降圧用MOS型トランジ
スタ１１のゲート電圧が安定化され、第２の電源
電圧VOUT′も安定化される。この回路での第２
の電源電圧VOUT′は VOUT′＝ｎ・VOUT／Ｎ ＋（Ｎ−ｎ）・（VCC−VT）／Ｎ＋１・Rs−
VT …(10) で与えられる。
以上の実施例においては中間ノードのピーク電
位によつて降圧用MOS型トランジスタ１１のゲ
ート電位を決定していた。このため、実際のクロ
ツク信号波形（波形立ち上がりには有限な時間が
かかる）が印加された場合やゼロ値でないMOS
型トランジスタのオン抵抗等を総合的に考える
と、ピーク電位により制御することは、設計上の
精度を下げることとなる。
第５図に前述の各実施例より、さらに設計精度
の高い本発明の第４の実施例を示す。本実施例に
おいては中間ノードの前段のノード信号でゲート
されるMOS型トランジスタ１６を介して中間ノ
ードからの中間電位を取り出している。この場
合、新たに付加したMOS型トランジスタ１６に
おいて、ゲート電位とソース・ドレインのチヤー
ジポンプ側電位とは逆位相で振れており、かつゲ
ート側が一段低電圧側のノードに接続されている
ため、取り出した中間電位の最大値はｎ段目のロ
ウレベル定常値となり（ピーク値ではない）、精
度の高い設計が可能となる。このときの第２の電
源電圧VOUT′は、 VOUT′＝（ｎ−１）・VOUT／Ｎ＋（Ｎ−ｎ＋
１）・（VCC−VT）／Ｎ−VT …(11) となる。そして(11)式からわかるように、この実施
例においては、第２の電源電圧VOUT′が、第１
の電源電圧VOUTとVCC−VTの２要素のみに
よつて決定される。（先の実施例では総て電流Ｉ
の要素を含んでいた。）このため、この形式の回
路を用いた場合、電源出力端VOUTに電圧クラ
ンプ回路を設けておけば、第２の電源電圧
VOUT′の電圧もクランプされることになり、出
力電圧の安定化が非常に容易である。
なお、以上の実施例では、いずれもチヤージポ
ンプの単位回路をダイオード接続されたMOS型
トランジスタで構成したが、通常のダイオードで
構成してもよい。
発明の効果 以上説明したように、本発明の昇圧回路によれ
ば、チヤージポンプの中間ノードから、出力端電
位と入力端電位間の中間電位を取り出すため、余
分な分圧回路による電流消費もなく、また分圧回
路のためのレイアウト面積の増大もないという優
れた効果が得られる。
【図面の簡単な説明】
第１図は本発明による昇圧回路の一実施例の回
路図、第２図は第１図におけるチヤージポンプ各
段の電圧変化を模式化した概念図、第３図は本発
明の第２の実施例の回路図、第４図は本発明の第
３の実施例の回路図、第５図は本発明の第４の実
施例の回路図、第６図は従来の昇圧回路の回路図
である。 １〜５，１′〜５′……ダイオード接続された
MOS型トランジスタ、６〜９，６′〜９′……チ
ヤージポンプ用キヤパシタ、１０，１２……平滑
用キヤパシタ、１１……降圧用MOS型トランジ
スタ、CLK，／CLK……クロツク信号。

Claims (1)

  1. 【特許請求の範囲】 １ ゲート・ドレインを共通接続した第１の
    MOS型トランジスタと、一端が前記第１のMOS
    型トランジスタのドレインに接続されたキヤパシ
    ターとで構成された複数の単位回路を備え、 前記複数の単位回路が、電源入力端子と第１の
    昇圧電圧出力端子の間に、各単位回路の前記第１
    のMOS型トランジスタのソース・ドレインが互
    いに接続するように直列に接続され、 互いに隣接する単位回路の前記キヤパシターの
    第１のMOS型トランジスタのドレインに接続さ
    れていない他方の一端に、互いに逆相のクロツク
    信号を入力することにより、前記第１の昇圧電圧
    出力端子に前記電源入力端子に供給される電圧よ
    り高い第１の昇圧電圧を出力する昇圧回路におい
    て、 前記第１の昇圧電圧出力端子にドレインが、第
    ２の昇圧電圧出力端子にソースが、前記複数の直
    列接続された単位回路のうちのいずれか一つの単
    位回路の第１のMOS型トランジスタのドレイン
    にゲートがそれぞれ接続された第２のMOS型ト
    ランジスタを備え、 前記第２の昇圧電圧出力端子に、前記電源入力
    端子に供給される電圧より高く、前記第１の昇圧
    電圧より低い第２の昇圧電圧を出力することを特
    徴とする昇圧回路。 ２ 特許請求の範囲第１項に記載の昇圧回路を並
    列に２個備え、互いの２個の昇圧回路における電
    源入力端子、第１の昇圧電圧出力端子、及び第２
    の昇圧電圧出力端子がそれぞれ共通接続され、 互いの２個の昇圧回路における対応する各段の
    単位回路に入力されるクロツク信号が逆相で駆動
    されることを特徴とする昇圧回路。 ３ 複数の直列接続された単位回路のうちのいず
    れか一つの単位回路における第１のMOS型トラ
    ンジスタのドレインに、ゲート・ドレインを共通
    接続した第３のMOS型トランジスタのドレイン
    が接続され、前記第３のMOS型トランジスタの
    ソースが第２のMOS型トランジスタのゲートに
    接続されていることを特徴とする特許請求の範囲
    第１項に記載の昇圧回路。 ４ 複数の直列接続された単位回路のうちのいず
    れか一つの単位回路における第１のMOS型トラ
    ンジスタのドレインに、第４のMOS型トランジ
    スタのゲートが接続され、前記第４のMOS型ト
    ランジスタのドレインが、前記いずれか一つの単
    位回路と隣接する第１の昇圧電圧出力端子側の単
    位回路における第１のMOS型トランジスタのド
    レインに接続され、前記第４のMOS型トランジ
    スタのソースが、第２のMOS型トランジスタの
    ゲートに接続されていることを特徴とする特許請
    求の範囲第１項に記載の昇圧回路。
JP62122931A 1987-05-20 1987-05-20 昇圧回路 Granted JPS63290159A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62122931A JPS63290159A (ja) 1987-05-20 1987-05-20 昇圧回路
KR1019880005826A KR910001643B1 (ko) 1987-05-20 1988-05-18 승압회로
DE8888304514T DE3879543T2 (de) 1987-05-20 1988-05-18 Integriertes hochspannungserzeugungssystem.
EP88304514A EP0292269B1 (en) 1987-05-20 1988-05-18 Integrated high voltage generating system
US07/197,448 US4839787A (en) 1987-05-20 1988-05-20 Integrated high voltage generating system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62122931A JPS63290159A (ja) 1987-05-20 1987-05-20 昇圧回路

Publications (2)

Publication Number Publication Date
JPS63290159A JPS63290159A (ja) 1988-11-28
JPH0531382B2 true JPH0531382B2 (ja) 1993-05-12

Family

ID=14848156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62122931A Granted JPS63290159A (ja) 1987-05-20 1987-05-20 昇圧回路

Country Status (5)

Country Link
US (1) US4839787A (ja)
EP (1) EP0292269B1 (ja)
JP (1) JPS63290159A (ja)
KR (1) KR910001643B1 (ja)
DE (1) DE3879543T2 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259751A (ja) * 1988-04-07 1989-10-17 Toshiba Corp 昇圧回路
IT1221261B (it) * 1988-06-28 1990-06-27 Sgs Thomson Microelectronics Moltiplicatore di tensione omos
US4982317A (en) * 1988-10-13 1991-01-01 Siemens Aktiengesellschaft Integrated voltage multiplier circuit for low supply voltage
US4979088A (en) * 1988-12-26 1990-12-18 Matsushita Electric Industrial Co., Ltd. Integrated high voltage generating system
US5036229A (en) * 1989-07-18 1991-07-30 Gazelle Microcircuits, Inc. Low ripple bias voltage generator
US5059815A (en) * 1990-04-05 1991-10-22 Advanced Micro Devices, Inc. High voltage charge pumps with series capacitors
US5081371A (en) * 1990-11-07 1992-01-14 U.S. Philips Corp. Integrated charge pump circuit with back bias voltage reduction
JPH04222455A (ja) * 1990-12-20 1992-08-12 Nec Corp インタフェース回路
CN1075690C (zh) * 1991-11-07 2001-11-28 摩托罗拉公司 混合信号处理系统及其供电方法
JP2830593B2 (ja) * 1992-03-23 1998-12-02 日本電気株式会社 昇圧回路
US5301097A (en) * 1992-06-10 1994-04-05 Intel Corporation Multi-staged charge-pump with staggered clock phases for providing high current capability
US5280420A (en) * 1992-10-02 1994-01-18 National Semiconductor Corporation Charge pump which operates on a low voltage power supply
US5629843A (en) * 1993-10-15 1997-05-13 Micron Technology, Inc. Self compensating clamp circuit and method for limiting a potential at a pump circuit node
US5811990A (en) * 1993-10-15 1998-09-22 Micron Technology, Inc. Voltage pump and a level translator circuit
US5394320A (en) * 1993-10-15 1995-02-28 Micron Semiconductor, Inc. Low voltage charge pump circuit and method for pumping a node to an electrical potential
KR950010763B1 (ko) * 1993-12-03 1995-09-22 재단법인한국전자통신연구소 커패시터형 전압분배기 회로
FR2724483B1 (fr) 1994-09-12 1996-12-27 Sgs Thomson Microelectronics Procede de decodage d'adresse dans une memoire en circuit integre et circuit memoire mettant en oeuvre le procede
KR0149224B1 (ko) * 1994-10-13 1998-10-01 김광호 반도체 집적장치의 내부전압 승압회로
US5493543A (en) * 1994-11-07 1996-02-20 Timex Corporation Capacitive charge pump driver circuit for piezoelectric alarm
KR0149220B1 (ko) * 1994-12-27 1998-12-01 김주용 챠지 펌프 회로
US5889428A (en) * 1995-06-06 1999-03-30 Ramtron International Corporation Low loss, regulated charge pump with integrated ferroelectric capacitors
EP1359592A3 (en) * 1995-10-31 2006-12-20 STMicroelectronics S.r.l. Clock generator for electrically programmable nonvolatile memory cells
JPH09198887A (ja) * 1996-01-12 1997-07-31 Nec Corp 高電圧発生回路
KR100193895B1 (ko) * 1996-01-26 1999-06-15 김영환 챠지펌프 회로
US5973545A (en) * 1996-02-07 1999-10-26 Cypress Semiconductor Corp. Single pump circuit for generating high voltage from two different inputs
US5745354A (en) * 1996-04-01 1998-04-28 Cypress Semiconductor Corporation Pump circuit for generating multiple high voltage outputs from two different inputs
FR2752318B1 (fr) * 1996-08-06 1998-09-04 Inside Technologies Circuit integre a fonctionnement sans contact, comportant une pompe de charges
FR2762457B1 (fr) * 1997-04-16 1999-05-28 Sgs Thomson Microelectronics Circuit generateur de tension du type pompe de charge
JP3614747B2 (ja) * 2000-03-07 2005-01-26 Ｎｅｃエレクトロニクス株式会社 昇圧回路、それを搭載したｉｃカード及びそれを搭載した電子機器
US6337595B1 (en) * 2000-07-28 2002-01-08 International Business Machines Corporation Low-power DC voltage generator system
US6967523B2 (en) * 2000-11-21 2005-11-22 Mosaid Technologies Incorporated Cascaded charge pump power supply with different gate oxide thickness transistors
US6696876B2 (en) * 2001-01-12 2004-02-24 Sun Microsystems, Inc. Clock interpolation through capacitive weighting
KR20030004772A (ko) * 2001-07-06 2003-01-15 엘지전자 주식회사 전류 구동형 표시소자의 절전 회로
US6654296B2 (en) * 2001-07-23 2003-11-25 Samsung Electronics Co., Ltd. Devices, circuits and methods for dual voltage generation using single charge pump
FR2830137B1 (fr) * 2001-09-27 2003-12-26 Suisse Electronique Microtech Generateur de haute tension incorpore dans un circuit integre
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6952092B2 (en) * 2003-06-24 2005-10-04 Sylvester Wood Watt power device
US7719343B2 (en) * 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
KR100586545B1 (ko) * 2004-02-04 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
WO2006002347A1 (en) 2004-06-23 2006-01-05 Peregrine Semiconductor Corporation Integrated rf front end
GB0416881D0 (en) * 2004-07-29 2004-09-01 Koninkl Philips Electronics Nv Apparatus comprising a charge pump and LCD driver comprising such an apparatus
US7256640B2 (en) * 2005-01-03 2007-08-14 Stmicroelectronics S.R.L. Multi-stage charge pump voltage generator with protection of the devices of the charge pump
EP1677308A1 (en) * 2005-01-03 2006-07-05 STMicroelectronics S.r.l. Low-ripple boosted voltage generator
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
DE102006016614A1 (de) * 2006-04-06 2007-10-11 Xstatic-Systems Gmbh Tragsystem und Verfahren zur Herstellung eines Tragsystems für die Befestigung von Leichtobjekten mittels elektrostatischer Aufladung
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
EP2330735A3 (en) * 2008-07-18 2012-04-04 Peregrine Semiconductor Corporation Operational transconductance amplifier
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
JP5411511B2 (ja) * 2009-01-08 2014-02-12 ローム株式会社 電源回路及びこれに用いる半導体装置
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
US8686787B2 (en) 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
JP2013207123A (ja) * 2012-03-29 2013-10-07 Toshiba Corp 半導体装置
US20150236748A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Devices and Methods for Duplexer Loss Reduction
US9570941B2 (en) * 2014-10-31 2017-02-14 Nxp B.V. Autonomous power supply
US11190182B2 (en) * 2017-02-13 2021-11-30 Skyworks Solutions, Inc. Control circuitry for silicon-on-insulator chip
CN107453599B (zh) * 2017-07-17 2020-02-07 上海华虹宏力半导体制造有限公司 多电压输出的正压电荷泵

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1364618A (en) * 1971-12-03 1974-08-21 Seiko Instr & Electronics Voltage boosters
JPS5393350A (en) * 1977-01-27 1978-08-16 Canon Inc Booster circuit
NL8004852A (nl) * 1979-08-31 1981-03-03 Xicor Inc Geintegreerde, in stijgtijd geregelde, spanning- generatorstelsels.
US4326134A (en) * 1979-08-31 1982-04-20 Xicor, Inc. Integrated rise-time regulated voltage generator systems
JPS58185091A (ja) * 1982-04-24 1983-10-28 Toshiba Corp 昇圧電圧出力回路および昇圧電圧出力回路を備えたアドレスデコ−ド回路
US4734599A (en) * 1985-04-30 1988-03-29 Hughes Aircraft Company Circuit for multiplying a pump clock voltage
US4636930A (en) * 1985-10-01 1987-01-13 Maxim Integrated Products, Inc. Integrated dual charge pump power supply and RS-232 transmitter/receiver

Also Published As

Publication number Publication date
KR910001643B1 (ko) 1991-03-16
KR880014723A (ko) 1988-12-24
EP0292269A3 (en) 1989-11-23
JPS63290159A (ja) 1988-11-28
DE3879543T2 (de) 1993-07-01
US4839787A (en) 1989-06-13
DE3879543D1 (de) 1993-04-29
EP0292269A2 (en) 1988-11-23
EP0292269B1 (en) 1993-03-24

Similar Documents

Publication Publication Date Title
JPH0531382B2 (ja)
US9013229B2 (en) Charge pump circuit
US6002599A (en) Voltage regulation circuit with adaptive swing clock scheme
EP2036194B1 (en) Three-phase low noise charge pump and method
US7595682B2 (en) Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
JP4425727B2 (ja) 電源回路
US8044705B2 (en) Bottom plate regulation of charge pumps
US20080136500A1 (en) Charge pump for generation of multiple output-voltage levels
JP2004274861A (ja) 昇圧回路
JP4853003B2 (ja) ソフトスタート回路及びこれを用いたスイッチング電源
JP2009060702A (ja) チャージポンプ式昇圧回路
KR20070032927A (ko) 차지 펌프식 승압 회로를 갖는 반도체 장치
JP2002247838A (ja) 昇圧回路及びドレイン、ソース間電圧緩和型インバータ回路
KR20150024611A (ko) 전하 펌프 회로
KR100636508B1 (ko) 차지펌프 회로와 이를 이용한 직류 변환장치
JPH06311732A (ja) 昇圧回路
JP2006050778A (ja) チャージポンプ回路
KR20150074651A (ko) 전하 펌프 회로의 구동 회로 및 이를 포함하는 전하 펌프 시스템
JP6817053B2 (ja) チャージポンプ回路及び昇圧回路
JP2614938B2 (ja) チャージポンプ装置
KR100851153B1 (ko) 차지 펌프 회로
KR100526344B1 (ko) 승압 전압 제어장치 및 방법
JP2005044203A (ja) 電源回路
JP2532702B2 (ja) 昇圧回路
JP2007166788A (ja) 昇圧回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees