JP5411511B2 - 電源回路及びこれに用いる半導体装置 - Google Patents

Description

本発明は、入力電圧から所望の出力電圧を生成する電源回路、及び、これに用いる半導体装置に関するものである。

図４は、電源回路の一従来例を示す回路ブロック図である。図４に示すように、従来の電源回路は、電源ＩＣ１００と、インダクタＬ１０１と、キャパシタＣ１０１〜Ｃ１０３と、を有して成る。電源ＩＣ１００は、電界効果トランジスタＭ１０１〜Ｍ１０６と、第１ドライバＤＲＶ１０１と、第２ドライバＤＲＶ１０２と、を集積化して成り、外部との電気的な接続を得る手段として、端子Ｔ１０１〜Ｔ１０８を有して成る。

電源ＩＣ１００の内部において、トランジスタＭ１０１は、端子Ｔ１０１と端子Ｔ１０２との間に接続されている。トランジスタＭ１０２は、端子Ｔ１０３と端子Ｔ１０４との間に接続されている。トランジスタＭ１０１とトランジスタＭ１０２のゲートは、それぞれ、第１ドライバＤＲＶ１０１に接続されている。電源ＩＣ１００の外部において、端子Ｔ１０１は、接地端に接続されている。端子Ｔ１０２は、インダクタＬ１０１の一端に接続されている。インダクタＬ１０１の他端は、出力電圧Ｖｏｕｔ１の出力端に接続される一方、キャパシタＣ１０１の一端にも接続されている。キャパシタＣ１０１の他端は、接地端に接続されている。端子Ｔ１０３は、入力電圧Ｖｉｎの入力端に接続されている。

すなわち、本従来例の電源回路では、トランジスタＭ１０１及びトランジスタＭ１０２と、第１ドライバＤＲＶ１０１と、インダクタＬ１０１と、キャパシタＣ１０１と、を用いて、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔ１を生成する降圧型のＤＣ／ＤＣコンバータ（スイッチングレギュレータ）が形成されている。

また、電源ＩＣ１００の内部において、トランジスタＭ１０３は、端子Ｔ１０４と端子Ｔ１０５との間に接続されている。トランジスタＭ１０４は、端子Ｔ１０５と端子Ｔ１０６との間に接続されている。トランジスタＭ１０５は、端子Ｔ１０６と端子Ｔ１０７との間に接続されている。トランジスタＭ１０６は、端子Ｔ１０７と端子Ｔ１０８との間に接続されている。トランジスタＭ１０３〜Ｍ１０６のゲートは、それぞれ、第２ドライバＤＲＶ１０２に接続されている。電源ＩＣ１００の外部において、端子Ｔ１０４は、接地端に接続されている。端子Ｔ１０５は、キャパシタＣ１０２の一端に接続されている。端子Ｔ１０６は、入力電圧Ｖｉｎの入力端に接続されている。端子Ｔ１０７は、キャパシタＣ１０２の他端に接続されている。端子Ｔ１０８は、出力電圧Ｖｏｕｔ２の出力端に接続される一方、キャパシタＣ１０３の一端にも接続されている。キャパシタＣ１０３の他端は接地端に接続されている。

すなわち、本従来例の電源回路では、トランジスタＭ１０３〜Ｍ１０６と、第２ドライバＤＲＶ１０２と、キャパシタＣ１０２及びキャパシタＣ１０３と、を用いて、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔ２（＝２×Ｖｉｎ）を生成する２倍昇圧型のチャージポンプが形成されている。

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

特開２００６−１７１３６７号公報

しかしながら、上記従来の電源ＩＣ１００では、ＤＣ／ＤＣコンバータとチャージポンプが別個独立に形成されていたので、ＤＣ／ＤＣコンバータ用のトランジスタＭ１０１及びＭ１０２、端子Ｔ１０１〜Ｔ１０３、及び、第１ドライバＤＲＶ１０１と、チャージポンプ用のトランジスタＭ１０３〜Ｍ１０６、端子Ｔ１０４〜Ｔ１０８、及び、第２ドライバＤＲＶ１０２と、を個別に用意する必要があり、チップサイズの大型化やコストアップが招かれていた。

本発明は、上記の問題点に鑑み、トランジスタや外部端子を不要に増大せずに、ＤＣ／ＤＣコンバータとチャージポンプの双方を具備することが可能な電源回路を提供することを目的とする。

上記の目的を達成するために、本発明に係る電源回路は、出力用スイッチをオン／オフさせて生成されるパルス状のスイッチ電圧を整流・平滑することにより、入力電圧を降圧ないしは極性反転させた第１出力電圧を生成するＤＣ／ＤＣコンバータと、電荷転送用スイッチをオン／オフさせて電荷蓄積用キャパシタの充放電を繰り返すことにより、前記入力電圧を昇圧ないしは極性反転させた第２出力電圧を生成するチャージポンプと、を有して成る電源回路であって、前記電荷蓄積用キャパシタの一端は、前記スイッチ電圧の出力端に接続されており、前記出力用スイッチは、前記電荷転送用スイッチの一部としても共用されている構成（第１の構成）とされている。

また、本発明に係る電源回路は、出力用スイッチをオン／オフさせて生成されるパルス状のスイッチ電圧を整流・平滑することにより、入力電圧を昇圧させた第１出力電圧を生成するＤＣ／ＤＣコンバータと、電荷転送用スイッチをオン／オフさせて電荷蓄積用キャパシタの充放電を繰り返すことにより、第１出力電圧を極性反転させた第２出力電圧を生成するチャージポンプと、を有して成る電源回路であって、前記電荷蓄積用キャパシタの一端は、前記スイッチ電圧の出力端に接続されており、前記出力用スイッチは、前記電荷転送用スイッチの一部としても共用されている構成（第２の構成）とされている。

なお、上記第１または第２の構成から成る電源回路は、第１出力電圧に応じた帰還電圧と所定の基準電圧とが一致するように、前記出力用スイッチ及び前記電荷転送用スイッチのオン／オフ制御を行う帰還制御部を有して成る構成（第３の構成）にするとよい。

また、上記第３の構成から成る電源回路において、前記帰還制御部は、第１出力電圧を分圧して前記帰還電圧を生成する帰還電圧生成回路と、前記基準電圧を生成する基準電圧生成回路と、前記帰還電圧と前記基準電圧との差分を増幅して誤差電圧を生成するエラーアンプと、三角波状またはノコギリ波状のスロープ電圧を生成する発振回路と、前記誤差電圧と前記スロープ電圧とを比較してＰＷＭ信号を生成するコンパレータと、前記ＰＷＭ信号に基づいて前記出力用スイッチ及び前記電荷転送用スイッチの駆動信号を生成する共通ドライバと、を有して成る構成（第４の構成）にするとよい。

また、本発明に係る半導体装置は、上記第３または第４の構成から成る電源回路に用いる半導体装置であって、前記出力用スイッチと、前記電荷転送用スイッチと、前記帰還制御部と、を集積化して成る構成（第５の構成）とされている。

本発明によれば、トランジスタや外部端子を不要に増大せずに、ＤＣ／ＤＣコンバータとチャージポンプの双方を具備することが可能な電源回路を提供することが可能となる。

本発明に係る電源回路の第１実施形態を示す回路ブロック図である。 本発明に係る電源回路の第２実施形態を示す回路ブロック図である。 本発明に係る電源回路の第３実施形態を示す回路ブロック図である。 電源回路の一従来例を示す回路ブロック図である。

まず、本発明に係る電源回路の第１実施形態について説明する。図１は、本発明に係る電源回路の第１実施形態を示す回路ブロック図である。図１に示したように、本実施形態の電源回路は、電源ＩＣ１０と、インダクタＬ１１と、キャパシタＣ１１〜Ｃ１３と、を有して成る。電源ＩＣ１０は、電界効果トランジスタＭ１１〜Ｍ１４と、共通ドライバＤＲＶ１と、抵抗Ｒ１及び抵抗Ｒ２と、直流電圧源Ｅ１と、エラーアンプＥＲＲと、発振回路ＯＳＣと、コンパレータＣＭＰと、を集積化して成り、外部との電気的な接続を得る手段として、端子Ｔ０、及び、端子Ｔ１１〜Ｔ１５を有して成る。

電源ＩＣ１０の内部において、トランジスタＭ１１は、端子Ｔ１１と端子Ｔ１２との間に接続されている。トランジスタＭ１２は、端子Ｔ１２と端子Ｔ１３との間に接続されている。トランジスタＭ１３は、端子Ｔ１３と端子Ｔ１４との間に接続されている。トランジスタＭ１４は、端子Ｔ１４と端子Ｔ１５との間に接続されている。トランジスタＭ１１〜Ｍ１４のゲートは、それぞれ、共通ドライバＤＲＶ１に接続されている。抵抗Ｒ１及び抵抗Ｒ２は、端子Ｔ０と接地端との間に直列接続されている。エラーアンプＥＲＲの反転入力端（−）は、抵抗Ｒ１と抵抗Ｒ２との接続ノードに接続されている。エラーアンプＥＲＲの非反転入力端（＋）は、直流電圧源Ｅ１の正極端に接続されている。直流電圧源Ｅ１の負極端は、接地端に接続されている。コンパレータＣＭＰの反転入力端（−）は、エラーアンプＥＲＲの出力端に接続されている。コンパレータＣＭＰの非反転入力端（＋）は、発振回路ＯＳＣの出力端に接続されている。コンパレータＣＭＰの出力端は、共通ドライバＤＲＶ１に接続されている。

電源ＩＣ１０の外部において、端子Ｔ１１は接地端に接続されている。端子Ｔ１２は、インダクタＬ１１の一端とキャパシタＣ１２の一端に接続されている。インダクタＬ１１の他端は、出力電圧Ｖｏｕｔ１の出力端に接続される一方、キャパシタＣ１１の一端にも接続されている。キャパシタＣ１１の他端は接地端に接続されている。端子Ｔ１３は、入力電圧Ｖｉｎの入力端に接続されている。端子Ｔ１４は、キャパシタＣ１２の他端に接続されている。端子Ｔ１５は、出力電圧Ｖｏｕｔ２の出力端に接続される一方、キャパシタＣ１３の一端にも接続されている。キャパシタＣ１３の他端は接地端に接続されている。端子Ｔ０は、出力電圧Ｖｏｕｔ１の出力端に接続されている。

すなわち、第１実施形態の電源回路では、トランジスタＭ１１及びトランジスタＭ１２と、インダクタＬ１１と、キャパシタＣ１１とを用いて、降圧型のＤＣ／ＤＣコンバータ（スイッチングレギュレータ）が形成されており、トランジスタＭ１１〜Ｍ１４と、キャパシタＣ１２及びキャパシタＣ１３とを用いて、２倍昇圧型のチャージポンプが形成されている。また、第１実施形態の電源回路では、抵抗Ｒ１及び抵抗Ｒ２と、エラーアンプＥＲＲと、直流電圧源Ｅ１と、発振回路ＯＳＣと、コンパレータＣＭＰと、共通ドライバＤＲＶ１とを用いて、帰還制御部が形成されている。

上記構成から成る電源回路において、降圧型のＤＣ／ＤＣコンバータは、出力用スイッチ（出力素子としてのトランジスタＭ１２、及び、同期整流素子としてのトランジスタＭ１１）をオン／オフさせることで、端子Ｔ１２にパルス状（矩形波状）のスイッチ電圧Ｖｓｗを生成し、このスイッチ電圧ＶｓｗをインダクタＬ１１とキャパシタＣ１１で整流・平滑することにより、入力電圧Ｖｉｎを降圧させた出力電圧Ｖｏｕｔ１を生成する。

帰還制御部は、出力電圧Ｖｏｕｔ１に応じた帰還電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆとが一致するように、出力用スイッチ（Ｍ１１、Ｍ１２）及び電荷転送用スイッチ（Ｍ１２〜Ｍ１４）のオン／オフ制御を行う手段であり、出力電圧Ｖｏｕｔ１を分圧して帰還電圧Ｖｆｂを生成する帰還電圧生成回路（抵抗Ｒ１及び抵抗Ｒ２）と、基準電圧Ｖｒｅｆを生成する基準電圧生成回路（直流電圧源Ｅ１）と、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの差分を増幅して誤差電圧Ｖｅｒｒを生成するエラーアンプＥＲＲと、三角波状またはノコギリ波状のスロープ電圧Ｖｓｌｏｐｅを生成する発振回路ＯＳＣと、誤差電圧Ｖｅｒｒとスロープ電圧Ｖｓｌｏｐｅとを比較してＰＷＭ信号を生成するコンパレータＣＭＰと、上記のＰＷＭ信号に基づいて出力用スイッチ（Ｍ１１、Ｍ１２）及び電荷転送用スイッチ（Ｍ１１〜Ｍ１４）の駆動信号を生成する共通ドライバＤＲＶ１と、を有して成る。

上記構成から成る帰還制御部において、エラーアンプＥＲＲは、抵抗Ｒ１と抵抗Ｒ２との接続ノードから引き出される帰還電圧Ｖｆｂと、直流電圧源Ｅ１で生成される基準電圧Ｖｒｅｆとの差分を増幅して誤差電圧Ｖｅｒｒを生成する。すなわち、誤差電圧Ｖｅｒｒの電圧レベルは、出力電圧Ｖｏｕｔ１がその目標値よりも低いほど、高レベルとなる。

コンパレータＣＭＰは、誤差電圧Ｖｅｒｒとスロープ電圧Ｖｓｌｏｐｅとを比較してＰＷＭ信号を生成する。このとき、出力電圧Ｖｏｕｔ１がその目標値よりも低いほど、誤差電圧Ｖｅｒｒが高くなるので、ＰＷＭ信号のハイレベル期間が長くなり、出力電圧Ｖｏｕｔ１がその目標値に近付くにつれて、誤差電圧Ｖｅｒｒが低くなるので、ＰＷＭ信号のハイレベル期間が短くなる。

共通ドライバＤＲＶ１は、ＰＷＭ信号がハイレベルであるときには、トランジスタＭ１２をオンとし、トランジスタＭ１１をオフとするように、逆に、ＰＷＭ信号がローレベルであるときには、トランジスタＭ１２をオフとし、トランジスタＭ１１をオンとするように、トランジスタＭ１１、Ｍ１２のオン／オフ制御を行う。従って、トランジスタＭ１２のオンデューティ（単位期間に占めるトランジスタＭ１２のオン期間の比）は、誤差電圧Ｖｅｒｒとスロープ電圧Ｖｓｌｏｐｅとの相対的な高低に応じて逐次変動する形となる。具体的に述べると、出力電圧Ｖｏｕｔ１がその目標値よりも低いほど、ＰＷＭ信号のハイレベル期間が長くなるので、トランジスタＭ１２のオンデューティが大きくなり、出力電圧Ｖｏｕｔ１がその目標値に近付くにつれて、ＰＷＭ信号のハイレベル期間が短くなるので、トランジスタＭ１２のオンデューティが小さくなる。

上記のように、本実施形態の電源回路では、帰還制御部を用いた出力帰還制御により、ＤＣ／ＤＣコンバータの出力電圧Ｖｏｕｔ１をその目標値に合わせ込むことができる。

一方、上記構成から成る電源回路において、２倍昇圧型のチャージポンプは、電荷転送用スイッチ（トランジスタＭ１１〜Ｍ１４）をオン／オフさせて電荷蓄積用キャパシタＣ１２の充放電を繰り返すことにより、入力電圧Ｖｉｎを２倍昇圧させた出力電圧Ｖｏｕｔ２（＝２×Ｖｉｎ）を生成する。

チャージポンプの具体的な動作について詳細に説明する。共通ドライバＤＲＶ１は、トランジスタＭ１１をオンとし、トランジスタＭ１２をオフとして、スイッチ電圧Ｖｓｗをローレベルとするのに同期させるように、トランジスタＭ１３をオンとし、トランジスタＭ１４をオフとする。このとき、キャパシタＣ１２の一端（端子Ｔ１２側）には、スイッチ電圧Ｖｓｗのローレベル電位（接地電圧ＧＮＤ）が印加され、キャパシタＣ１２の他端（端子Ｔ１４側）には、入力電圧Ｖｉｎが印加される。その結果、キャパシタＣ１２は、その両端間電圧が入力電圧Ｖｉｎとなるまで充電される。

また、共通ドライバＤＲＶ１は、トランジスタＭ１１をオフとし、トランジスタＭ１２をオンとして、スイッチ電圧Ｖｓｗをハイレベルとするのに同期させるように、トランジスタＭ１３をオフとし、トランジスタＭ１４をオンとする。このとき、キャパシタＣ１２の一端（端子Ｔ１２側）に印加される電圧は、スイッチ電圧Ｖｓｗのローレベル電位（接地電圧ＧＮＤ）からスイッチ電圧Ｖｓｗのハイレベル電位（入力電圧Ｖｉｎ）まで引き上げられる。ここで、キャパシタＣ１２の両端間には、先の充電によって入力電圧Ｖｉｎに等しい電位差が与えられているため、キャパシタＣ１２の一端（端子Ｔ１２側）に印加される電圧が入力電圧Ｖｉｎまで引き上げられると、それに伴い、キャパシタＣ１２の他端側（端子Ｔ１４側）から引き出される電圧も２×Ｖｉｎ（＝Ｃ１２の一端電圧Ｖｉｎ＋Ｃ１２の両端間電圧Ｖｉｎ）まで引き上げられる。

また、このとき、トランジスタＭ１３がオフとされ、トランジスタＭ１４がオンとされているので、キャパシタＣ１３の一端には、キャパシタＣ１２の他端（端子Ｔ１４側）から引き出される電圧（２×Ｖｉｎ）が印加される。また、キャパシタＣ１３の他端には、接地電圧ＧＮＤが印加されている。従って、キャパシタＣ１３は、その両端間電圧が（２×Ｖｉｎ）となるまで充電され、このキャパシタＣ１３の両端間電圧（２×Ｖｉｎ）が出力電圧Ｖｏｕｔ２として出力される。すなわち、２倍昇圧型のチャージポンプでは、入力電圧Ｖｉｎを２倍昇圧させた出力電圧Ｖｏｕｔ２（＝２×Ｖｉｎ）が生成される。

上記のように、本実施形態の電源回路において、チャージポンプを形成する電荷蓄積用キャパシタＣ１２の一端は、スイッチ電圧Ｖｓｗの出力端（端子Ｔ１２）に接続されており、ＤＣ／ＤＣコンバータを形成する出力用スイッチ（トランジスタＭ１１及びトランジスタＭ１２）は、チャージポンプを形成する電荷転送用スイッチの一部としても共用されている（図１の破線を参照）。また、チャージポンプを形成するその余の電荷転送用スイッチについても、ＤＣ／ＤＣコンバータを形成する出力用スイッチのデューティ比に追従してオン／オフ制御されている。このような構成とすることにより、図４で示した従来構成に比べて、トランジスタ数を２つ、端子数を少なくとも１つ、ドライバを１つ削減することができるので、チップサイズの小型化やコストダウンを実現することが可能となる。

また、一般に、ＤＣ／ＤＣコンバータの出力用スイッチとして用いられるトランジスタの方がチャージポンプの電荷転送用スイッチとして用いられるトランジスタよりもオン抵抗が小さく設計されているので、本実施形態の電源回路であれば、チップ面積を不要に増大させることなく、チャージポンプの電流能力を増大させることが可能となる。

また、本実施形態の電源回路であれば、ＤＣ／ＤＣコンバータとチャージポンプを互いに同期制御したことに伴い、ＤＣ／ＤＣコンバータ側のノイズが削減されるという副次的な効果も享受することができる。

また、本実施形態の電源回路であれば、ＤＣ／ＤＣコンバータで生成されるスイッチ電圧Ｖｓｗを用いて、チャージポンプの充放電動作（キャパシタＣ１２とキャパシタＣ１３との間における電荷蓄積動作と電荷転送動作）が制御されるので、充放電制御用のクロック信号を別途用意する必要がなく、回路規模を不要に増大せずに済む。

なお、本実施形態の電源回路は、例えば、ＣＭＯＳセンサを使用したカメラモジュールまたは携帯機器の電力供給手段として好適である。

次に、本発明に係る電源回路の第２実施形態について説明する。図２は、本発明に係る電源回路の第２実施形態を示す回路ブロック図である。図２に示したように、本実施形態の電源回路は、電源ＩＣ２０と、インダクタＬ２１と、キャパシタＣ２１〜Ｃ２４と、を有して成る。電源ＩＣ２０は、電界効果トランジスタＭ２１〜Ｍ２７と、共通ドライバＤＲＶ２と、抵抗Ｒ１及び抵抗Ｒ２と、直流電圧源Ｅ１と、エラーアンプＥＲＲと、発振回路ＯＳＣと、コンパレータＣＭＰと、を集積化して成り、外部との電気的な接続を得る手段として、端子Ｔ０、及び、端子Ｔ２１〜Ｔ２８を有して成る。

電源ＩＣ２０の内部において、トランジスタＭ２１は、端子Ｔ２１と端子Ｔ２２との間に接続されている。トランジスタＭ２２は、端子Ｔ２２と端子Ｔ２３との間に接続されている。トランジスタＭ２３は、端子Ｔ２３と端子Ｔ２４との間に接続されている。トランジスタＭ２４は、端子Ｔ２４と端子Ｔ２５との間に接続されている。トランジスタＭ２５は、端子Ｔ２５と端子Ｔ２６との間に接続されている。トランジスタＭ２６は、端子Ｔ２６と端子Ｔ２７との間に接続されている。トランジスタＭ２７は、端子Ｔ２７と端子Ｔ２８との間に接続されている。トランジスタＭ２１〜Ｍ２７のゲートは、それぞれ、共通ドライバＤＲＶ２に接続されている。なお、抵抗Ｒ１及び抵抗Ｒ２、エラーアンプＥＲＲ、直流電圧源Ｅ１、発振回路ＯＳＣ、コンパレータＣＭＰ、及び、共通ドライバＤＲＶ２の接続関係については、先述の第１実施形態と同様であるため、重複した説明を割愛する。

電源ＩＣ２０の外部において、端子Ｔ２１は接地端に接続されている。端子Ｔ２２は、インダクタＬ２１の一端とキャパシタＣ２２の一端に接続されている。インダクタＬ２１の他端は、出力電圧Ｖｏｕｔ１の出力端に接続される一方、キャパシタＣ２１の一端にも接続されている。キャパシタＣ２１の他端は接地端に接続されている。端子Ｔ２３は、入力電圧Ｖｉｎの入力端に接続されている。端子Ｔ２４は、キャパシタＣ２２の他端に接続されている。端子Ｔ２５は、キャパシタＣ２３の一端に接続されている。端子Ｔ２６は、接地端に接続されている。端子Ｔ２７は、キャパシタＣ２３の他端に接続されている。端子Ｔ２８は、出力電圧Ｖｏｕｔ２の出力端に接続される一方、キャパシタＣ２４の一端にも接続されている。キャパシタＣ２４の他端は接地端に接続されている。端子Ｔ０は、出力電圧Ｖｏｕｔ１の出力端に接続されている。

すなわち、第２実施形態の電源回路では、トランジスタＭ２１及びトランジスタＭ２２と、インダクタＬ２１と、キャパシタＣ２１とを用いて、降圧型のＤＣ／ＤＣコンバータ（スイッチングレギュレータ）が形成されており、トランジスタＭ２１〜Ｍ２７と、キャパシタＣ２２〜Ｃ２４とを用いて、極性反転型の２倍昇圧チャージポンプが形成されている。また、第２実施形態の電源回路においても、先述の第１実施形態と同様、抵抗Ｒ１及び抵抗Ｒ２と、エラーアンプＥＲＲと、直流電圧源Ｅ１と、発振回路ＯＳＣと、コンパレータＣＭＰと、共通ドライバＤＲＶ２とを用いて、帰還制御部が形成されている。

上記構成から成る電源回路において、降圧型のＤＣ／ＤＣコンバータ、及び、帰還制御部の動作については、先述の第１実施形態と同様であるため、重複した説明を割愛する。

極性反転型の２倍昇圧チャージポンプは、電荷転送用スイッチ（トランジスタＭ２１〜Ｍ２７）をオン／オフさせて電荷蓄積用キャパシタＣ２２、Ｃ２３の充放電を繰り返すことにより、入力電圧Ｖｉｎを２倍昇圧させた上で、さらにその極性を反転させた出力電圧Ｖｏｕｔ２（＝−２×Ｖｉｎ）を生成する。

チャージポンプの具体的な動作について詳細に説明する。ただし、トランジスタＭ２１〜Ｍ２４のオン／オフ制御（２倍昇圧動作）については、先述の第１実施形態におけるトランジスタＭ１１〜Ｍ１４のオン／オフ制御と同様であるため、重複した説明を割愛し、以下では、トランジスタＭ２４〜Ｍ２７のオン／オフ制御（極性反転動作）についての説明のみを行う。

共通ドライバＤＲＶ２は、トランジスタＭ２１〜Ｍ２４のオン／オフ制御によって生成される２倍昇圧電圧（２×Ｖｉｎ）の極性反転に際して、トランジスタＭ２４とトランジスタＭ２６をオンとし、トランジスタＭ２５とトランジスタＭ２７をオフとする。このとき、キャパシタＣ２３の一端（端子Ｔ２５側）には、２倍昇圧電圧（２×Ｖｉｎ）が印加され、キャパシタＣ２３の他端（端子Ｔ２７側）には、接地電圧ＧＮＤが印加される。その結果、キャパシタＣ２３は、その両端間電圧が２倍昇圧電圧（２×Ｖｉｎ）となるまで充電される。

キャパシタＣ２３の充電が完了された後、共通ドライバＤＲＶ１は、トランジスタＭ２４とトランジスタＭ２６をオフとし、トランジスタＭ２５とトランジスタＭ２７をオンとする。このとき、キャパシタＣ２３の一端（端子Ｔ２５側）に印加される電圧は、２倍昇圧電圧（２×Ｖｉｎ）から接地電圧ＧＮＤまで引き下げられる。ここで、キャパシタＣ２３の両端間には、先の充電によって２倍昇圧電圧（２×Ｖｉｎ）に等しい電位差が与えられているため、キャパシタＣ２３の一端（端子Ｔ２５側）に印加される電圧が接地電圧ＧＮＤまで引き上げられると、それに伴い、キャパシタＣ２３の他端側（端子Ｔ２７側）から引き出される電圧も−２×Ｖｉｎ（＝Ｃ２３の一端電圧ＧＮＤ−Ｃ２３の両端間電圧２×Ｖｉｎ）まで引き下げられる。

また、このとき、トランジスタＭ２６がオフとされ、トランジスタＭ２７がオンとされているので、キャパシタＣ２４の一端には、キャパシタＣ２３の他端（端子Ｔ２７側）から引き出される電圧（−２×Ｖｉｎ）が印加される。また、キャパシタＣ２４の他端には接地電圧ＧＮＤが印加されている。従って、キャパシタＣ２４は、その両端間電圧が（−２×Ｖｉｎ）となるまで充電され、このキャパシタＣ２４の両端間電圧（−２×Ｖｉｎ）が出力電圧Ｖｏｕｔ２として出力される。すなわち、極性反転型の２倍昇圧チャージポンプでは、入力電圧Ｖｉｎを２倍昇圧させた上で、さらにその極性を反転させた出力電圧Ｖｏｕｔ２（＝−２×Ｖｉｎ）が生成される。

上記のように、本実施形態の電源回路において、チャージポンプを形成する初段の電荷蓄積用キャパシタＣ２２の一端は、スイッチ電圧Ｖｓｗの出力端（端子Ｔ２２）に接続されており、ＤＣ／ＤＣコンバータを形成する出力用スイッチ（トランジスタＭ２１及びトランジスタＭ２２）は、チャージポンプを形成する電荷転送用スイッチの一部としても共用されている（図２の破線を参照）。また、チャージポンプを形成するその余の電荷転送用スイッチについても、ＤＣ／ＤＣコンバータを形成する出力用スイッチのデューティ比に追従してオン／オフ制御されている。このような構成とすることにより、電源ＩＣ２０のトランジスタや外部端子を不要に増大させることなく、ＤＣ／ＤＣコンバータとチャージポンプの双方を具備することが可能となる。

また、先述の第１実施形態と同様、第２実施形態の電源回路であっても、チャージポンプの電流能力増大やＤＣ／ＤＣコンバータ側のノイズ削減、ないしは、充放電制御用クロックの削減について、当然にこれを享受することが可能である。

なお、本実施形態の電源回路は、例えば、ＣＣＤセンサを使用したカメラモジュールまたは携帯機器の電力供給手段として好適である。

次に、本発明に係る電源回路の第３実施形態について説明する。図３は、本発明に係る電源回路の第３実施形態を示す回路ブロック図である。図３に示したように、本実施形態の電源回路は、電源ＩＣ３０と、インダクタＬ３１と、キャパシタＣ３１〜Ｃ３３と、を有して成る。電源ＩＣ３０は、電界効果トランジスタＭ３１〜Ｍ３４と、共通ドライバＤＲＶ３と、抵抗Ｒ１及び抵抗Ｒ２と、直流電圧源Ｅ１と、エラーアンプＥＲＲと、発振回路ＯＳＣと、コンパレータＣＭＰと、を集積化して成り、外部との電気的な接続を得る手段として、端子Ｔ０、及び、端子Ｔ３１〜Ｔ３５を有して成る。

電源ＩＣ３０の内部において、トランジスタＭ３１は、端子Ｔ３１と端子Ｔ３２との間に接続されている。トランジスタＭ３２は、端子Ｔ３２と端子Ｔ３３との間に接続されている。トランジスタＭ３３は、端子Ｔ３３と端子Ｔ３４との間に接続されている。トランジスタＭ３４は、端子Ｔ３４と端子Ｔ３５との間に接続されている。トランジスタＭ３１〜Ｍ３４のゲートは、それぞれ、共通ドライバＤＲＶ３に接続されている。なお、抵抗Ｒ１及び抵抗Ｒ２、エラーアンプＥＲＲ、直流電圧源Ｅ１、発振回路ＯＳＣ、コンパレータＣＭＰ、及び、共通ドライバＤＲＶ３の接続関係については、先述の第１実施形態または第２実施形態と同様であるため、重複した説明を割愛する。

電源ＩＣ３０の外部において、端子Ｔ３１は出力電圧Ｖｏｕｔ１の出力端に接続される一方、キャパシタＣ３１の一端にも接続されている。キャパシタＣ３１の他端は接地端に接続されている。端子Ｔ３２は、インダクタＬ３１の一端とキャパシタＣ３２の一端に接続されている。インダクタＬ３１の他端は、入力電圧Ｖｉｎの入力端に接続されている。端子Ｔ３３は接地端に接続されている。端子Ｔ３４は、キャパシタＣ３２の他端に接続されている。端子Ｔ３５は、出力電圧Ｖｏｕｔ２の出力端に接続される一方、キャパシタＣ３３の一端にも接続されている。キャパシタＣ３３の他端は接地端に接続されている。端子Ｔ０は、出力電圧Ｖｏｕｔ１の出力端に接続されている。

すなわち、第３実施形態の電源回路では、トランジスタＭ３１及びトランジスタＭ３２と、インダクタＬ３１と、キャパシタＣ３１とを用いて、昇圧型のＤＣ／ＤＣコンバータ（スイッチングレギュレータ）が形成されており、トランジスタＭ３１〜Ｍ３４と、キャパシタＣ３２及びキャパシタＣ３３とを用いて、極性反転型のチャージポンプが形成されている。また、第３実施形態の電源回路においても、先述の第１実施形態または第２実施形態と同様、抵抗Ｒ１及び抵抗Ｒ２と、エラーアンプＥＲＲと、直流電圧源Ｅ１と、発振回路ＯＳＣと、コンパレータＣＭＰと、共通ドライバＤＲＶ３とを用いて、帰還制御部が形成されている。

上記構成から成る電源回路において、昇圧型のＤＣ／ＤＣコンバータは、一端に入力電圧Ｖｉｎが印加されるインダクタＬ３１の他端に接続された出力用スイッチ（出力素子としてのトランジスタＭ３２、及び、同期整流素子としてのトランジスタＭ３１）をオン／オフさせることで、端子Ｔ３２にパルス状（矩形波状）のスイッチ電圧Ｖｓｗを生成し、このスイッチ電圧Ｖｓｗを整流・平滑することにより、入力電圧Ｖｉｎを昇圧させた出力電圧Ｖｏｕｔ１を生成する。なお、帰還制御部の動作については、先述の第１実施形態または第２実施形態と同様であるため、重複した説明を割愛する。

一方、上記構成から成る電源回路において、極性反転型のチャージポンプは、電荷転送用スイッチ（トランジスタＭ３１〜Ｍ３４）をオン／オフさせて電荷蓄積用キャパシタＣ３２の充放電を繰り返すことにより、出力電圧Ｖｏｕｔ１を極性反転させた出力電圧Ｖｏｕｔ２（＝−Ｖｏｕｔ１）を生成する。

チャージポンプの具体的な動作について詳細に説明する。共通ドライバＤＲＶ３は、トランジスタＭ３１をオンとし、トランジスタＭ３２をオフとして、スイッチ電圧Ｖｓｗをハイレベルとするのに同期させるように、トランジスタＭ３３をオンとし、トランジスタＭ３４をオフとする。このとき、キャパシタＣ３２の一端（端子Ｔ３２側）には、スイッチ電圧Ｖｓｗのハイレベル電位（出力電圧Ｖｏｕｔ１）が印加され、キャパシタＣ３２の他端（端子Ｔ３４側）には、接地置電圧ＧＮＤが印加される。その結果、キャパシタＣ３２は、その両端間電圧が出力電圧Ｖｏｕｔ１となるまで充電される。

また、共通ドライバＤＲＶ３は、トランジスタＭ３１をオフとし、トランジスタＭ３２をオンとして、スイッチ電圧Ｖｓｗをローレベルとするのに同期させるように、トランジスタＭ３３をオフとし、トランジスタＭ３４をオンとする。このとき、キャパシタＣ３２の一端（端子Ｔ３２側）に印加される電圧は、スイッチ電圧Ｖｓｗのハイレベル電位（出力電圧Ｖｏｕｔ１）からスイッチ電圧Ｖｓｗのローレベル電位（接地電圧ＧＮＤ）まで引き下げられる。ここで、キャパシタＣ３２の両端間には、先の充電によって出力電圧Ｖｏｕｔ１に等しい電位差が与えられているため、キャパシタＣ３２の一端（端子Ｔ３２側）に印加される電圧が接地電圧ＧＮＤまで引き下げられると、それに伴い、キャパシタＣ３２の他端側（端子Ｔ３４側）から引き出される電圧も−Ｖｏｕｔ１（＝Ｃ３２の一端電圧ＧＮＤ−Ｃ１２の両端間電圧Ｖｏｕｔ１）まで引き下げられる。

また、このとき、トランジスタＭ３３がオフとされ、トランジスタＭ３４がオンとされているので、キャパシタＣ３３の一端には、キャパシタＣ３２の他端（端子Ｔ３４側）から引き出される電圧（−Ｖｏｕｔ１）が印加される。また、キャパシタＣ３３の他端には接地電圧ＧＮＤが印加されている。従って、キャパシタＣ３３は、その両端間電圧が（−Ｖｏｕｔ１）となるまで充電され、このキャパシタＣ３３の両端間電圧（−Ｖｏｕｔ１）が出力電圧Ｖｏｕｔ２として出力される。すなわち、極性反転型のチャージポンプでは、ＤＣ／ＤＣコンバータの出力電圧Ｖｏｕｔ１を極性反転させた出力電圧Ｖｏｕｔ２（＝−Ｖｏｕｔ１）が生成される。

上記のように、本実施形態の電源回路において、チャージポンプを形成する電荷蓄積用キャパシタＣ３２の一端は、スイッチ電圧Ｖｓｗの出力端（端子Ｔ３２）に接続されており、ＤＣ／ＤＣコンバータを形成する出力用スイッチ（トランジスタＭ３１及びトランジスタＭ３２）は、チャージポンプを形成する電荷転送用スイッチの一部としても共用されている（図３の破線を参照）。また、チャージポンプを形成するその余の電荷転送用スイッチについても、ＤＣ／ＤＣコンバータを形成する出力用スイッチのデューティ比に追従してオン／オフ制御されている。このような構成とすることにより、電源ＩＣ３０のトランジスタや外部端子を不要に増大させることなく、ＤＣ／ＤＣコンバータとチャージポンプの双方を具備することが可能となる。

また、先述の第１実施形態及び第２実施形態と同様、第３実施形態の電源回路であっても、チャージポンプの電流能力増大やＤＣ／ＤＣコンバータ側のノイズ削減、ないしは、充放電制御用クロックの削減について、当然にこれを享受することが可能である。

なお、本実施形態の電源回路は、例えば、液晶ディスプレイに対して正電圧及び負電圧の双方を供給するための電力供給手段として好適である。

また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。

例えば、上記実施形態では、ＤＣ／ＤＣコンバータとして、降圧型または昇圧型を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、極性反転型のＤＣ／ＤＣコンバータを用いても構わない。また、上記実施形態では、チャージポンプとして、２倍昇圧型、反転２倍昇圧型、及び、極性反転型を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、例えば、チャージポンプの昇圧倍率をより高めるために、チャージポンプを多段構成としても構わない。

本発明は、入力電圧から所望の出力電圧を生成する電源回路に利用可能な技術である。

１０、２０、３０ 電源ＩＣ
Ｍ１１〜Ｍ１４、Ｍ２１〜Ｍ２７、Ｍ３１〜Ｍ３４ 電界効果トランジスタ
Ｔ０、Ｔ１１〜Ｔ１５、Ｔ２１〜Ｔ２８、Ｔ３１〜Ｔ３５ 端子
Ｒ１、Ｒ２ 抵抗
ＥＲＲ エラーアンプ
Ｅ１ 直流電圧源
ＯＳＣ 発振回路
ＣＭＰ コンパレータ
ＤＲＶ１〜ＤＲＶ３ 共通ドライバ
Ｌ１１、Ｌ２１、Ｌ３１ インダクタ（エネルギ貯蔵素子）
Ｃ１１〜Ｃ１３、Ｃ２１〜Ｃ２４、Ｃ３１〜Ｃ３３ キャパシタ

Claims (5)

1. 出力用スイッチをオン／オフさせて生成されるパルス状のスイッチ電圧を整流・平滑することにより、入力電圧を降圧ないしは極性反転させた第１出力電圧を生成するＤＣ／ＤＣコンバータと、
   複数の電荷転送用スイッチをオン／オフさせて電荷蓄積用キャパシタの充放電を繰り返すことにより、前記入力電圧を昇圧ないしは極性反転させた第２出力電圧を生成するチャージポンプと、
   を有して成る電源回路であって、
   前記電荷蓄積用キャパシタの一端は、前記スイッチ電圧の出力端に接続されており、前記出力用スイッチは、前記複数の電荷転送用スイッチの一部としても共用されており、前記チャージポンプを形成するその余の電荷転送用スイッチは、前記ＤＣ／ＤＣコンバータを形成する出力用スイッチのデューティ比に追従してオン／オフされることを特徴とする電源回路。
2. 出力用スイッチをオン／オフさせて生成されるパルス状のスイッチ電圧を整流・平滑することにより、入力電圧を昇圧させた第１出力電圧を生成するＤＣ／ＤＣコンバータと、
   複数の電荷転送用スイッチをオン／オフさせて電荷蓄積用キャパシタの充放電を繰り返すことにより、第１出力電圧を極性反転させた第２出力電圧を生成するチャージポンプと、
   を有して成る電源回路であって、
   前記電荷蓄積用キャパシタの一端は、前記スイッチ電圧の出力端に接続されており、前記出力用スイッチは、前記複数の電荷転送用スイッチの一部としても共用されており、前記チャージポンプを形成するその余の電荷転送用スイッチは、前記ＤＣ／ＤＣコンバータを形成する出力用スイッチのデューティ比に追従してオン／オフされることを特徴とする電源回路。
3. 第１出力電圧に応じた帰還電圧と所定の基準電圧とが一致するように、前記出力用スイッチ及び前記電荷転送用スイッチのオン／オフ制御を行う帰還制御部を有して成ることを特徴とする請求項１または請求項２に記載の電源回路。
4. 前記帰還制御部は、
   第１出力電圧を分圧して前記帰還電圧を生成する帰還電圧生成回路と、
   前記基準電圧を生成する基準電圧生成回路と、
   前記帰還電圧と前記基準電圧との差分を増幅して誤差電圧を生成するエラーアンプと、
   三角波状またはノコギリ波状のスロープ電圧を生成する発振回路と、
   前記誤差電圧と前記スロープ電圧とを比較してＰＷＭ信号を生成するコンパレータと、
   前記ＰＷＭ信号に基づいて前記出力用スイッチ及び前記電荷転送用スイッチの駆動信号を生成する共通ドライバと、
   を有して成ることを特徴とする請求項３に記載の電源回路。
5. 請求項３または請求項４に記載の電源回路に用いる半導体装置であって、
   前記出力用スイッチと、前記電荷転送用スイッチと、前記帰還制御部と、を集積化して成ることを特徴とする半導体装置。

Images