JPH0770981B2 - パワーｍｏｓスイッチ - Google Patents
パワーｍｏｓスイッチInfo
- Publication number
- JPH0770981B2 JPH0770981B2 JP3014871A JP1487191A JPH0770981B2 JP H0770981 B2 JPH0770981 B2 JP H0770981B2 JP 3014871 A JP3014871 A JP 3014871A JP 1487191 A JP1487191 A JP 1487191A JP H0770981 B2 JPH0770981 B2 JP H0770981B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power
- gate
- mosfet
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明はパワーＭＯＳスイッチに
関し、詳しくはパワーＭＯＳＦＥＴを主スイッチング素
子として用いたランプ或いはソレノイド駆動用ハイサイ
ドスイッチにおける上記パワーＭＯＳＦＥＴのゲート制
御回路に関する。
関し、詳しくはパワーＭＯＳＦＥＴを主スイッチング素
子として用いたランプ或いはソレノイド駆動用ハイサイ
ドスイッチにおける上記パワーＭＯＳＦＥＴのゲート制
御回路に関する。
【０００２】
【従来の技術】従来、ランプ或いはソレノイド駆動用ハ
イサイドスイッチとして使用されているパワーＭＯＳス
イッチは、例えば、図４に示すような回路構成を有する
ものがある。同図に示すパワーＭＯＳスイッチは、ドレ
イン及びソースが給電端子（１）及び出力端子（２）に
夫々接続されたＮチャンネル型パワーＭＯＳＦＥＴ
（３）を主スイッチング素子とし、このパワーＭＯＳＦ
ＥＴ（３）のゲートと制御入力端子（４）間に、スイッ
チＯＮ信号入力によりパワーＭＯＳＦＥＴ（３）を十分
に飽和させるためにそのゲート電圧を電源電圧ＶDD以上
に昇圧するチャージポンプ回路（５）を接続する。この
チャージポンプ回路（５）は、具体的に図５に示すよう
に発振器（６）及びダイオード（7a）（7b）（7c）、コ
ンデンサ（8a）（8b）でもって回路構成される。チャー
ジポンプ回路（５）の入力端子（９）と制御入力端子
（４）間に、Ｐチャンネル型ＭＯＳＦＥＴ（10）（11）
とＮチャンネル型ＭＯＳＦＥＴ（12）（13）からなる二
段のインバータ回路（14）（15）を接続する。また、チ
ャージポンプ回路（５）の出力端子（16）とパワーＭＯ
ＳＦＥＴ（３）のゲート間に抵抗（17）を接続する。前
段のインバータ回路（14）では、Ｐチャンネル型ＭＯＳ
ＦＥＴ（10）とＮチャンネル型ＭＯＳＦＥＴ（12）の各
ゲートを共通接続すると共にその接続点ａを制御入力端
子（４）に接続し、また、各ドレインを共通接続すると
共にその接続点ｂを後段のインバータ回路（15）の入力
に接続する。後段のインバータ回路（15）では、Ｐチャ
ンネル型ＭＯＳＦＥＴ（11）とＮチャンネル型ＭＯＳＦ
ＥＴ（13）の各ゲートを共通接続すると共にその接続点
ｃを前段のインバータ回路（14）の出力である共通接続
点ｂに接続し、また、各ドレインを共通接続すると共に
その接続点ｄをチャージポンプ回路（５）の入力端子
（９）に接続する。尚、各インバータ回路（14）（15）
のＰチャンネル型ＭＯＳＦＥＴ（10）（11）のソースを
パワーＭＯＳＦＥＴ（３）のドレインに接続すると共
に、Ｎチャンネル型ＭＯＳＦＥＴ（12）（13）のソース
をＧＮＤ端子（18）に接続する。上記パワーＭＯＳＦＥ
Ｔ（３）のゲートとＧＮＤ端子（18）間に、Ｎチャンネ
ル型ＭＯＳＦＥＴ（19）のドレイン及びソースを夫々接
続し、そのゲートを前段のインバータ回路（14）の出
力、即ち、Ｐチャンネル型及びＮチャンネル型ＭＯＳＦ
ＥＴ（10）（12）の各ドレインの接続点ｂに接続する。
また、パワーＭＯＳＦＥＴ（３）のゲート及びソース
に、Ｎチャンネル型ＭＯＳＦＥＴ（20）のドレイン及び
ソースを夫々接続し、そのゲートをＧＮＤ端子（18）に
接続する。
イサイドスイッチとして使用されているパワーＭＯＳス
イッチは、例えば、図４に示すような回路構成を有する
ものがある。同図に示すパワーＭＯＳスイッチは、ドレ
イン及びソースが給電端子（１）及び出力端子（２）に
夫々接続されたＮチャンネル型パワーＭＯＳＦＥＴ
（３）を主スイッチング素子とし、このパワーＭＯＳＦ
ＥＴ（３）のゲートと制御入力端子（４）間に、スイッ
チＯＮ信号入力によりパワーＭＯＳＦＥＴ（３）を十分
に飽和させるためにそのゲート電圧を電源電圧ＶDD以上
に昇圧するチャージポンプ回路（５）を接続する。この
チャージポンプ回路（５）は、具体的に図５に示すよう
に発振器（６）及びダイオード（7a）（7b）（7c）、コ
ンデンサ（8a）（8b）でもって回路構成される。チャー
ジポンプ回路（５）の入力端子（９）と制御入力端子
（４）間に、Ｐチャンネル型ＭＯＳＦＥＴ（10）（11）
とＮチャンネル型ＭＯＳＦＥＴ（12）（13）からなる二
段のインバータ回路（14）（15）を接続する。また、チ
ャージポンプ回路（５）の出力端子（16）とパワーＭＯ
ＳＦＥＴ（３）のゲート間に抵抗（17）を接続する。前
段のインバータ回路（14）では、Ｐチャンネル型ＭＯＳ
ＦＥＴ（10）とＮチャンネル型ＭＯＳＦＥＴ（12）の各
ゲートを共通接続すると共にその接続点ａを制御入力端
子（４）に接続し、また、各ドレインを共通接続すると
共にその接続点ｂを後段のインバータ回路（15）の入力
に接続する。後段のインバータ回路（15）では、Ｐチャ
ンネル型ＭＯＳＦＥＴ（11）とＮチャンネル型ＭＯＳＦ
ＥＴ（13）の各ゲートを共通接続すると共にその接続点
ｃを前段のインバータ回路（14）の出力である共通接続
点ｂに接続し、また、各ドレインを共通接続すると共に
その接続点ｄをチャージポンプ回路（５）の入力端子
（９）に接続する。尚、各インバータ回路（14）（15）
のＰチャンネル型ＭＯＳＦＥＴ（10）（11）のソースを
パワーＭＯＳＦＥＴ（３）のドレインに接続すると共
に、Ｎチャンネル型ＭＯＳＦＥＴ（12）（13）のソース
をＧＮＤ端子（18）に接続する。上記パワーＭＯＳＦＥ
Ｔ（３）のゲートとＧＮＤ端子（18）間に、Ｎチャンネ
ル型ＭＯＳＦＥＴ（19）のドレイン及びソースを夫々接
続し、そのゲートを前段のインバータ回路（14）の出
力、即ち、Ｐチャンネル型及びＮチャンネル型ＭＯＳＦ
ＥＴ（10）（12）の各ドレインの接続点ｂに接続する。
また、パワーＭＯＳＦＥＴ（３）のゲート及びソース
に、Ｎチャンネル型ＭＯＳＦＥＴ（20）のドレイン及び
ソースを夫々接続し、そのゲートをＧＮＤ端子（18）に
接続する。
【０００３】上記構成からなるパワーＭＯＳスイッチの
スイッチング動作を以下に説明する。まず、制御入力端
子（４）からの入力電圧ＶINがハイレベルとなると、前
段のインバータ回路（14）のＰチャンネル型ＭＯＳＦＥ
Ｔ（10）がＯＦＦしてＮチャンネル型ＭＯＳＦＥＴ（1
2）がＯＮし、前段のインバータ回路（14）の出力がロ
ウレベルとなりＮチャンネル型ＭＯＳＦＥＴ（19）がＯ
ＦＦすると同時に、後段のインバータ回路（15）のＰチ
ャンネル型ＭＯＳＦＥＴ（11）がＯＮしてＮチャンネル
型ＭＯＳＦＥＴ（13）がＯＦＦし、後段のインバータ回
路（15）の出力がハイレベルとなりほぼ電源電圧ＶDDと
なる。この後段のインバータ回路（15）の出力、即ち、
パワーＭＯＳＦＥＴ（３）のゲート電圧をチャージポン
プ回路（５）によりパワーＭＯＳＦＥＴ（３）が十分に
飽和するまで電源電圧ＶDD以上に昇圧する。このように
して昇圧された電圧は急峻なスイッチオンによる高周波
ノイズを抑制するためにパワーＭＯＳＦＥＴ（３）のゲ
ート容量と直列回路をなす時定数回路を構成する抵抗
（17）を経て上記パワーＭＯＳＦＥＴ（３）のゲートに
印加されることによりパワーＭＯＳＦＥＴ（３）がＯＮ
する。この時、Ｎチャンネル型ＭＯＳＦＥＴ（20）はそ
のゲートがＧＮＤ端子（18）に接続されているためにＯ
ＦＦしている。次に、制御入力端子（４）からの入力電
圧ＶINがハイレベルからロウレベルに変わった時、前段
のインバータ回路（14）の出力がハイレベルになると同
時に、後段のインバータ回路（15）の出力がロウレベル
となりチャージポンプ回路（５）への給電がなくなって
その昇圧動作も停止する。この時、前段のインバータ回
路（14）の出力がハイレベルとなることによりＮチャン
ネル型ＭＯＳＦＥＴ（19）がＯＮし、これによってチャ
ージポンプ回路（５）に蓄えられた電荷を放電すると同
時に抵抗（17）を介してパワーＭＯＳＦＥＴ（３）のゲ
ートに蓄えられた電荷を放電し、そのパワーＭＯＳＦＥ
Ｔ（３）をＯＦＦさせる。
スイッチング動作を以下に説明する。まず、制御入力端
子（４）からの入力電圧ＶINがハイレベルとなると、前
段のインバータ回路（14）のＰチャンネル型ＭＯＳＦＥ
Ｔ（10）がＯＦＦしてＮチャンネル型ＭＯＳＦＥＴ（1
2）がＯＮし、前段のインバータ回路（14）の出力がロ
ウレベルとなりＮチャンネル型ＭＯＳＦＥＴ（19）がＯ
ＦＦすると同時に、後段のインバータ回路（15）のＰチ
ャンネル型ＭＯＳＦＥＴ（11）がＯＮしてＮチャンネル
型ＭＯＳＦＥＴ（13）がＯＦＦし、後段のインバータ回
路（15）の出力がハイレベルとなりほぼ電源電圧ＶDDと
なる。この後段のインバータ回路（15）の出力、即ち、
パワーＭＯＳＦＥＴ（３）のゲート電圧をチャージポン
プ回路（５）によりパワーＭＯＳＦＥＴ（３）が十分に
飽和するまで電源電圧ＶDD以上に昇圧する。このように
して昇圧された電圧は急峻なスイッチオンによる高周波
ノイズを抑制するためにパワーＭＯＳＦＥＴ（３）のゲ
ート容量と直列回路をなす時定数回路を構成する抵抗
（17）を経て上記パワーＭＯＳＦＥＴ（３）のゲートに
印加されることによりパワーＭＯＳＦＥＴ（３）がＯＮ
する。この時、Ｎチャンネル型ＭＯＳＦＥＴ（20）はそ
のゲートがＧＮＤ端子（18）に接続されているためにＯ
ＦＦしている。次に、制御入力端子（４）からの入力電
圧ＶINがハイレベルからロウレベルに変わった時、前段
のインバータ回路（14）の出力がハイレベルになると同
時に、後段のインバータ回路（15）の出力がロウレベル
となりチャージポンプ回路（５）への給電がなくなって
その昇圧動作も停止する。この時、前段のインバータ回
路（14）の出力がハイレベルとなることによりＮチャン
ネル型ＭＯＳＦＥＴ（19）がＯＮし、これによってチャ
ージポンプ回路（５）に蓄えられた電荷を放電すると同
時に抵抗（17）を介してパワーＭＯＳＦＥＴ（３）のゲ
ートに蓄えられた電荷を放電し、そのパワーＭＯＳＦＥ
Ｔ（３）をＯＦＦさせる。
【０００４】
【発明が解決しようとする課題】ところで、上述したパ
ワーＭＯＳスイッチの使用上、出力端子（２）に接続さ
れる負荷（21）がランプ或いはソレノイド等の場合〔そ
の等価回路はインダクタンス（22）及び直列抵抗（23）
となる〕、図６の（ａ）に示すようにパワーＭＯＳＦＥ
Ｔ（３）がＯＦＦした瞬間、出力電圧ＶOUT に負のサー
ジ電圧が発生すると同時に負荷電流ILはＯＦＦする。こ
のように負のサージ電圧が発生すると、パワーＭＯＳＦ
ＥＴ（３）のソース電位が下がりゲート電位との差が大
きくなって、パワーＭＯＳＦＥＴ（３）がＯＮし電流が
流れて誤動作する。そこで、上記パワーＭＯＳスイッチ
では、パワーＭＯＳＦＥＴ（３）がＯＦＦした瞬間に発
生した負のサージ電圧により、Ｎチャンネル型ＭＯＳＦ
ＥＴ（20）のソース電圧も同時に負となるためＮチャン
ネル型ＭＯＳＦＥＴ（20）はＯＮする。このＮチャンネ
ル型ＭＯＳＦＥＴ（20）のＯＮによりパワーＭＯＳＦＥ
Ｔ（３）のゲートとソースを短絡してその誤動作を防止
している。しかしながら、上記Ｎチャンネル型ＭＯＳＦ
ＥＴ（20）のＯＮによりパワーＭＯＳＦＥＴ（３）のゲ
ート電圧を下げようとするが、Ｎチャンネル型ＭＯＳＦ
ＥＴ（20）のゲートがＧＮＤ端子（18）に接続されてい
るためにゲート電圧が接地電圧にクランプされているた
め、Ｎチャンネル型ＭＯＳＦＥＴ（20）のソース電位、
即ち、出力端子（２）がＮチャンネル型ＭＯＳＦＥＴ
（20）のしきい値分負になるまでＮチャンネル型ＭＯＳ
ＦＥＴ（20）はＯＮしないため、パワーＭＯＳＦＥＴ
（３）がＯＮして誤動作する虞があった。また、上記パ
ワーＭＯＳＦＥＴ（３）の誤動作を防止するため、出力
端子（２）にサージ吸収用ダイオード（24）を接続する
のが通常である。このサージ吸収用ダイオード（24）が
あると、図６の（ｂ）に示すように負のサージ電圧はダ
イオード（24）の順方向電圧にクランプされてサージ電
圧の発生を防止することができる。しかしながら、その
時に流れるダイオード（24）の電流IDが負荷（21）を駆
動する電流として負荷（21）に戻され負荷電流ILとなっ
て流れる。この負荷電流ILはダイオード（24）の電流ID
がゼロになるまで持続的に流れることとなり、その結
果、パワーＭＯＳスイッチにおけるＯＦＦの応答性が悪
くなるという問題があった。
ワーＭＯＳスイッチの使用上、出力端子（２）に接続さ
れる負荷（21）がランプ或いはソレノイド等の場合〔そ
の等価回路はインダクタンス（22）及び直列抵抗（23）
となる〕、図６の（ａ）に示すようにパワーＭＯＳＦＥ
Ｔ（３）がＯＦＦした瞬間、出力電圧ＶOUT に負のサー
ジ電圧が発生すると同時に負荷電流ILはＯＦＦする。こ
のように負のサージ電圧が発生すると、パワーＭＯＳＦ
ＥＴ（３）のソース電位が下がりゲート電位との差が大
きくなって、パワーＭＯＳＦＥＴ（３）がＯＮし電流が
流れて誤動作する。そこで、上記パワーＭＯＳスイッチ
では、パワーＭＯＳＦＥＴ（３）がＯＦＦした瞬間に発
生した負のサージ電圧により、Ｎチャンネル型ＭＯＳＦ
ＥＴ（20）のソース電圧も同時に負となるためＮチャン
ネル型ＭＯＳＦＥＴ（20）はＯＮする。このＮチャンネ
ル型ＭＯＳＦＥＴ（20）のＯＮによりパワーＭＯＳＦＥ
Ｔ（３）のゲートとソースを短絡してその誤動作を防止
している。しかしながら、上記Ｎチャンネル型ＭＯＳＦ
ＥＴ（20）のＯＮによりパワーＭＯＳＦＥＴ（３）のゲ
ート電圧を下げようとするが、Ｎチャンネル型ＭＯＳＦ
ＥＴ（20）のゲートがＧＮＤ端子（18）に接続されてい
るためにゲート電圧が接地電圧にクランプされているた
め、Ｎチャンネル型ＭＯＳＦＥＴ（20）のソース電位、
即ち、出力端子（２）がＮチャンネル型ＭＯＳＦＥＴ
（20）のしきい値分負になるまでＮチャンネル型ＭＯＳ
ＦＥＴ（20）はＯＮしないため、パワーＭＯＳＦＥＴ
（３）がＯＮして誤動作する虞があった。また、上記パ
ワーＭＯＳＦＥＴ（３）の誤動作を防止するため、出力
端子（２）にサージ吸収用ダイオード（24）を接続する
のが通常である。このサージ吸収用ダイオード（24）が
あると、図６の（ｂ）に示すように負のサージ電圧はダ
イオード（24）の順方向電圧にクランプされてサージ電
圧の発生を防止することができる。しかしながら、その
時に流れるダイオード（24）の電流IDが負荷（21）を駆
動する電流として負荷（21）に戻され負荷電流ILとなっ
て流れる。この負荷電流ILはダイオード（24）の電流ID
がゼロになるまで持続的に流れることとなり、その結
果、パワーＭＯＳスイッチにおけるＯＦＦの応答性が悪
くなるという問題があった。
【０００５】それ故に、本発明は上記問題点に鑑みて提
案されたもので、その目的とするところは、簡便な手段
によりパワーＭＯＳＦＥＴがＯＦＦした瞬間での誤動作
をなくし且つ応答性も良好なパワーＭＯＳスイッチを提
供することにある。
案されたもので、その目的とするところは、簡便な手段
によりパワーＭＯＳＦＥＴがＯＦＦした瞬間での誤動作
をなくし且つ応答性も良好なパワーＭＯＳスイッチを提
供することにある。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するため、ドレイン・ソースが給電端子と出力端子に夫
々接続され、ゲートが制御入力端子に接続されて主スイ
ッチング素子として機能するパワーＭＯＳＦＥＴと、パ
ワーＭＯＳＦＥＴのゲートと制御入力端子間に接続さ
れ、スイッチＯＮ信号入力によりパワーＭＯＳＦＥＴを
十分に飽和させるためにそのゲート電圧を電源電圧以上
に昇圧するチャージポンプ回路と、チャージポンプ回路
の入力端子とＧＮＤ端子間に接続され、スイッチＯＦＦ
信号入力時、チャージポンプ回路の入力端子を接地する
第１の素子と、パワーＭＯＳＦＥＴのゲートとＧＮＤ端
子間に接続され、パワーＭＯＳＦＥＴのＯＮ時、そのゲ
ートに蓄えられた電荷を放電する第２の素子と、パワー
ＭＯＳＦＥＴのゲートとソース間に接続され、出力が接
地電位以下に振れた時、パワーＭＯＳＦＥＴのゲートと
ソースを短絡する第３の素子とを有するパワーＭＯＳス
イッチにおいて、
するため、ドレイン・ソースが給電端子と出力端子に夫
々接続され、ゲートが制御入力端子に接続されて主スイ
ッチング素子として機能するパワーＭＯＳＦＥＴと、パ
ワーＭＯＳＦＥＴのゲートと制御入力端子間に接続さ
れ、スイッチＯＮ信号入力によりパワーＭＯＳＦＥＴを
十分に飽和させるためにそのゲート電圧を電源電圧以上
に昇圧するチャージポンプ回路と、チャージポンプ回路
の入力端子とＧＮＤ端子間に接続され、スイッチＯＦＦ
信号入力時、チャージポンプ回路の入力端子を接地する
第１の素子と、パワーＭＯＳＦＥＴのゲートとＧＮＤ端
子間に接続され、パワーＭＯＳＦＥＴのＯＮ時、そのゲ
ートに蓄えられた電荷を放電する第２の素子と、パワー
ＭＯＳＦＥＴのゲートとソース間に接続され、出力が接
地電位以下に振れた時、パワーＭＯＳＦＥＴのゲートと
ソースを短絡する第３の素子とを有するパワーＭＯＳス
イッチにおいて、
【０００７】第１の技術的手段としては、上記第１、第
２の素子の接地端子とＧＮＤ端子間に各素子の接地端子
がアノード、ＧＮＤ端子がカソードとなるようにダイオ
ードを挿入したことである。
２の素子の接地端子とＧＮＤ端子間に各素子の接地端子
がアノード、ＧＮＤ端子がカソードとなるようにダイオ
ードを挿入したことである。
【０００８】また、第２の技術的手段としては、上記第
３の素子のコントロール端子を第１、第２の素子のコン
トロール端子に接続したことである。
３の素子のコントロール端子を第１、第２の素子のコン
トロール端子に接続したことである。
【０００９】更に、第３の技術的手段としては、上記第
１、第２の技術的手段を組み合わせて、上記第１、第２
の素子の接地端子とＧＮＤ端子間に各素子の接地端子が
アノード、ＧＮＤ端子がカソードとなるようにダイオー
ドを挿入すると共に上記第３の素子のコントロール端子
を第１、第２の素子のコントロール端子に接続すること
が望ましい。
１、第２の技術的手段を組み合わせて、上記第１、第２
の素子の接地端子とＧＮＤ端子間に各素子の接地端子が
アノード、ＧＮＤ端子がカソードとなるようにダイオー
ドを挿入すると共に上記第３の素子のコントロール端子
を第１、第２の素子のコントロール端子に接続すること
が望ましい。
【００１０】
【作用】本発明に係るパワーＭＯＳスイッチでは、まず
第１に、パワーＭＯＳＦＥＴがＯＦＦした瞬間、出力電
圧に負のサージ電圧が発生することによって第１、第２
の素子に寄生するダイオードにより電流が流れてパワー
ＭＯＳＦＥＴのゲートが接地電位にクランプされるの
を、第１、第２の素子の接地端子とＧＮＤ端子間に各素
子の接地端子がアノード、ＧＮＤ端子がカソードとなる
ように挿入されたダイオードでもって阻止し、パワーＭ
ＯＳＦＥＴのゲート電圧を十分に下げてパワーＭＯＳＦ
ＥＴのＯＦＦ状態を維持する。
第１に、パワーＭＯＳＦＥＴがＯＦＦした瞬間、出力電
圧に負のサージ電圧が発生することによって第１、第２
の素子に寄生するダイオードにより電流が流れてパワー
ＭＯＳＦＥＴのゲートが接地電位にクランプされるの
を、第１、第２の素子の接地端子とＧＮＤ端子間に各素
子の接地端子がアノード、ＧＮＤ端子がカソードとなる
ように挿入されたダイオードでもって阻止し、パワーＭ
ＯＳＦＥＴのゲート電圧を十分に下げてパワーＭＯＳＦ
ＥＴのＯＦＦ状態を維持する。
【００１１】第２に、第３の素子のコントロール端子を
第１、第２の素子のコントロール端子に接続したことに
より、パワーＭＯＳＦＥＴがＯＦＦした瞬間、第３の素
子のコントロール端子に入力される電圧をハイレベルに
して上記第３の素子を確実にＯＮさせ、パワーＭＯＳＦ
ＥＴのゲート電圧を十分に下げてパワーＭＯＳＦＥＴの
ＯＦＦ状態を維持する。
第１、第２の素子のコントロール端子に接続したことに
より、パワーＭＯＳＦＥＴがＯＦＦした瞬間、第３の素
子のコントロール端子に入力される電圧をハイレベルに
して上記第３の素子を確実にＯＮさせ、パワーＭＯＳＦ
ＥＴのゲート電圧を十分に下げてパワーＭＯＳＦＥＴの
ＯＦＦ状態を維持する。
【００１２】第３に、上記第１、第２の素子の接地端子
とＧＮＤ端子間に各素子の接地端子がアノード、ＧＮＤ
端子がカソードとなるようにダイオードを挿入すると共
に上記第３の素子のコントロール端子を第１、第２の素
子のコントロール端子に接続することにより、パワーＭ
ＯＳＦＥＴのＯＦＦ状態をより一層確実に維持すること
ができて誤動作の防止及び応答性の向上が図れる。
とＧＮＤ端子間に各素子の接地端子がアノード、ＧＮＤ
端子がカソードとなるようにダイオードを挿入すると共
に上記第３の素子のコントロール端子を第１、第２の素
子のコントロール端子に接続することにより、パワーＭ
ＯＳＦＥＴのＯＦＦ状態をより一層確実に維持すること
ができて誤動作の防止及び応答性の向上が図れる。
【００１３】
【実施例】本発明に係るパワーＭＯＳスイッチの実施例
を図１乃至図３を参照しながら説明する。尚、図４及び
図５に示すパワーＭＯＳスイッチと同一部分には同一参
照符号を付して重複説明は省略する。
を図１乃至図３を参照しながら説明する。尚、図４及び
図５に示すパワーＭＯＳスイッチと同一部分には同一参
照符号を付して重複説明は省略する。
【００１４】本発明の特徴は、まず第１に、第１、第２
の素子の接地端子とＧＮＤ端子間に各素子の接地端子が
アノード、ＧＮＤ端子がカソードとなるようにダイオー
ドを挿入したことである。具体的には、図１に示すよう
にチャージポンプ回路（５）の入力端子（９）とＧＮＤ
端子（18）間に接続され、スイッチＯＦＦ信号入力時、
チャージポンプ回路（５）の入力端子（９）を接地する
第１の素子、即ち、後段のインバータ回路（15）のＮチ
ャンネル型ＭＯＳＦＥＴ（13）の接地端子であるソース
とＧＮＤ端子（18）間にダイオード（25）を挿入する。
この時、そのダイオード（25）のアノードをＮチャンネ
ル型ＭＯＳＦＥＴ（13）のソースに、そのカソードをＧ
ＮＤ端子（18）に接続する。また、パワーＭＯＳＦＥＴ
（３）のゲートとＧＮＤ端子（18）間に接続され、パワ
ーＭＯＳＦＥＴ（３）のＯＮ時、そのゲートに蓄えられ
た電荷を放電する第２の素子、即ち、Ｎチャンネル型Ｍ
ＯＳＦＥＴ（19）のソースとＧＮＤ端子（18）間にダイ
オード（26）を挿入する。この時、そのダイオード（2
6）のアノードをＮチャンネル型ＭＯＳＦＥＴ（19）の
ソースに、そのカソードをＧＮＤ端子（18）に接続す
る。
の素子の接地端子とＧＮＤ端子間に各素子の接地端子が
アノード、ＧＮＤ端子がカソードとなるようにダイオー
ドを挿入したことである。具体的には、図１に示すよう
にチャージポンプ回路（５）の入力端子（９）とＧＮＤ
端子（18）間に接続され、スイッチＯＦＦ信号入力時、
チャージポンプ回路（５）の入力端子（９）を接地する
第１の素子、即ち、後段のインバータ回路（15）のＮチ
ャンネル型ＭＯＳＦＥＴ（13）の接地端子であるソース
とＧＮＤ端子（18）間にダイオード（25）を挿入する。
この時、そのダイオード（25）のアノードをＮチャンネ
ル型ＭＯＳＦＥＴ（13）のソースに、そのカソードをＧ
ＮＤ端子（18）に接続する。また、パワーＭＯＳＦＥＴ
（３）のゲートとＧＮＤ端子（18）間に接続され、パワ
ーＭＯＳＦＥＴ（３）のＯＮ時、そのゲートに蓄えられ
た電荷を放電する第２の素子、即ち、Ｎチャンネル型Ｍ
ＯＳＦＥＴ（19）のソースとＧＮＤ端子（18）間にダイ
オード（26）を挿入する。この時、そのダイオード（2
6）のアノードをＮチャンネル型ＭＯＳＦＥＴ（19）の
ソースに、そのカソードをＧＮＤ端子（18）に接続す
る。
【００１５】上記構成により、パワーＭＯＳＦＥＴ
（３）がＯＦＦした瞬間、出力電圧に負のサージ電圧が
発生することによってＮチャンネル型ＭＯＳＦＥＴ（1
3）（19）に寄生するダイオードにより電流が流れてパ
ワーＭＯＳＦＥＴ（３）のゲートが接地電位にクランプ
されるのを、Ｎチャンネル型ＭＯＳＦＥＴ（13）（19）
のソースとＧＮＤ端子（18）間に挿入されたダイオード
（25）（26）でもって阻止し、パワーＭＯＳＦＥＴ
（３）のゲート電圧を十分に下げてパワーＭＯＳＦＥＴ
（３）のＯＦＦ状態を維持する。この場合、図４に示す
従来のパワーＭＯＳスイッチのように出力端子（２）に
サージ吸収用ダイオード（24）を接続する必要はない。
（３）がＯＦＦした瞬間、出力電圧に負のサージ電圧が
発生することによってＮチャンネル型ＭＯＳＦＥＴ（1
3）（19）に寄生するダイオードにより電流が流れてパ
ワーＭＯＳＦＥＴ（３）のゲートが接地電位にクランプ
されるのを、Ｎチャンネル型ＭＯＳＦＥＴ（13）（19）
のソースとＧＮＤ端子（18）間に挿入されたダイオード
（25）（26）でもって阻止し、パワーＭＯＳＦＥＴ
（３）のゲート電圧を十分に下げてパワーＭＯＳＦＥＴ
（３）のＯＦＦ状態を維持する。この場合、図４に示す
従来のパワーＭＯＳスイッチのように出力端子（２）に
サージ吸収用ダイオード（24）を接続する必要はない。
【００１６】次に、第２の特徴は、第３の素子のコント
ロール端子を第１、第２の素子のコントロール端子に接
続したことである。具体的には、図２に示すようにパワ
ーＭＯＳＦＥＴ（３）のゲートとソース間に接続され、
出力が接地電位以下に振れた時、パワーＭＯＳＦＥＴ
（３）のゲートとソースを短絡する第３の素子、即ち、
Ｎチャンネル型ＭＯＳＦＥＴ（20）のコントロール端子
であるゲートを、Ｎチャンネル型ＭＯＳＦＥＴ（13）
（19）のゲートに接続する。
ロール端子を第１、第２の素子のコントロール端子に接
続したことである。具体的には、図２に示すようにパワ
ーＭＯＳＦＥＴ（３）のゲートとソース間に接続され、
出力が接地電位以下に振れた時、パワーＭＯＳＦＥＴ
（３）のゲートとソースを短絡する第３の素子、即ち、
Ｎチャンネル型ＭＯＳＦＥＴ（20）のコントロール端子
であるゲートを、Ｎチャンネル型ＭＯＳＦＥＴ（13）
（19）のゲートに接続する。
【００１７】これにより、パワーＭＯＳＦＥＴ（３）が
ＯＦＦした瞬間、Ｎチャンネル型ＭＯＳＦＥＴ（13）
（19）のゲート電圧と共にＮチャンネル型ＭＯＳＦＥＴ
（20）のゲート電圧もハイレベルにすることにより、従
来のパワーＭＯＳスイッチにおいてＮチャンネル型ＭＯ
ＳＦＥＴ（20）のゲートがＧＮＤ端子（18）に接続され
てそのゲート電圧が接地電位にクランプされていた場合
〔図４参照〕よりも、Ｎチャンネル型ＭＯＳＦＥＴ（2
0）を確実にＯＮさせることができ、パワーＭＯＳＦＥ
Ｔ（３）のゲート電圧を十分に下げてパワーＭＯＳＦＥ
Ｔ（３）のＯＦＦ状態を維持できる。この場合も、図４
に示す従来のパワーＭＯＳスイッチのように出力端子
（２）にサージ吸収用ダイオード（24）を接続する必要
はない。
ＯＦＦした瞬間、Ｎチャンネル型ＭＯＳＦＥＴ（13）
（19）のゲート電圧と共にＮチャンネル型ＭＯＳＦＥＴ
（20）のゲート電圧もハイレベルにすることにより、従
来のパワーＭＯＳスイッチにおいてＮチャンネル型ＭＯ
ＳＦＥＴ（20）のゲートがＧＮＤ端子（18）に接続され
てそのゲート電圧が接地電位にクランプされていた場合
〔図４参照〕よりも、Ｎチャンネル型ＭＯＳＦＥＴ（2
0）を確実にＯＮさせることができ、パワーＭＯＳＦＥ
Ｔ（３）のゲート電圧を十分に下げてパワーＭＯＳＦＥ
Ｔ（３）のＯＦＦ状態を維持できる。この場合も、図４
に示す従来のパワーＭＯＳスイッチのように出力端子
（２）にサージ吸収用ダイオード（24）を接続する必要
はない。
【００１８】最後に、第３の特徴は、第１、第２の素子
の接地端子とＧＮＤ端子間に各素子の接地端子がアノー
ド、ＧＮＤ端子がカソードとなるようにダイオードを挿
入すると共に上記第３の素子のコントロール端子を第
１、第２の素子のコントロール端子に接続することであ
る。具体的には上述した二つの技術的手段を組み合わせ
て、図３に示すようにＮチャンネル型ＭＯＳＦＥＴ（1
3）（19）のソースとＧＮＤ端子（18）間にダイオード
（25）（26）を挿入すると共にＮチャンネル型ＭＯＳＦ
ＥＴ（20）のゲートをＮチャンネル型ＭＯＳＦＥＴ（1
3）（19）のゲートに接続する。
の接地端子とＧＮＤ端子間に各素子の接地端子がアノー
ド、ＧＮＤ端子がカソードとなるようにダイオードを挿
入すると共に上記第３の素子のコントロール端子を第
１、第２の素子のコントロール端子に接続することであ
る。具体的には上述した二つの技術的手段を組み合わせ
て、図３に示すようにＮチャンネル型ＭＯＳＦＥＴ（1
3）（19）のソースとＧＮＤ端子（18）間にダイオード
（25）（26）を挿入すると共にＮチャンネル型ＭＯＳＦ
ＥＴ（20）のゲートをＮチャンネル型ＭＯＳＦＥＴ（1
3）（19）のゲートに接続する。
【００１９】このようにすれば、パワーＭＯＳＦＥＴ
（３）がＯＦＦした瞬間に負のサージ電圧が発生して
も、上述したようにパワーＭＯＳＦＥＴ（３）のゲート
が接地電位にクランプされるのをダイオード（25）（2
6）でもって阻止すると共に、Ｎチャンネル型ＭＯＳＦ
ＥＴ（13）（19）のゲート電圧と共にＮチャンネル型Ｍ
ＯＳＦＥＴ（20）のゲート電圧もハイレベルにすること
によりＮチャンネル型ＭＯＳＦＥＴ（20）を確実にＯＮ
させることができる。その結果、パワーＭＯＳＦＥＴ
（３）のゲート電圧を十分に下げてパワーＭＯＳＦＥＴ
（３）のＯＦＦ状態をより一層確実に維持することがで
きる。尚、この場合も、図４に示す従来のパワーＭＯＳ
スイッチのように出力端子（２）にサージ吸収用ダイオ
ード（24）を接続する必要はない。
（３）がＯＦＦした瞬間に負のサージ電圧が発生して
も、上述したようにパワーＭＯＳＦＥＴ（３）のゲート
が接地電位にクランプされるのをダイオード（25）（2
6）でもって阻止すると共に、Ｎチャンネル型ＭＯＳＦ
ＥＴ（13）（19）のゲート電圧と共にＮチャンネル型Ｍ
ＯＳＦＥＴ（20）のゲート電圧もハイレベルにすること
によりＮチャンネル型ＭＯＳＦＥＴ（20）を確実にＯＮ
させることができる。その結果、パワーＭＯＳＦＥＴ
（３）のゲート電圧を十分に下げてパワーＭＯＳＦＥＴ
（３）のＯＦＦ状態をより一層確実に維持することがで
きる。尚、この場合も、図４に示す従来のパワーＭＯＳ
スイッチのように出力端子（２）にサージ吸収用ダイオ
ード（24）を接続する必要はない。
【００２０】
【発明の効果】本発明に係るパワーＭＯＳスイッチによ
れば、第１、第２の素子の接地端子とＧＮＤ端子間に各
素子の接地端子がアノード、ＧＮＤ端子がカソードとな
るようにダイオードを挿入したり、或いは第３の素子の
コントロール端子を第１、第２の素子のコントロール端
子に接続したり、これらを組み合わせることにより、パ
ワーＭＯＳＦＥＴがＯＦＦした瞬間、出力電圧に負のサ
ージ電圧が発生してもパワーＭＯＳＦＥＴのゲート電圧
を十分に下げてパワーＭＯＳＦＥＴのＯＦＦ状態を維持
することができ、出力端子にサージ吸収用ダイオードを
接続する必要もないので、誤動作を確実に防止すること
ができると共に応答性の良好な実用的価値大なるパワー
ＭＯＳスイッチを提供できる。
れば、第１、第２の素子の接地端子とＧＮＤ端子間に各
素子の接地端子がアノード、ＧＮＤ端子がカソードとな
るようにダイオードを挿入したり、或いは第３の素子の
コントロール端子を第１、第２の素子のコントロール端
子に接続したり、これらを組み合わせることにより、パ
ワーＭＯＳＦＥＴがＯＦＦした瞬間、出力電圧に負のサ
ージ電圧が発生してもパワーＭＯＳＦＥＴのゲート電圧
を十分に下げてパワーＭＯＳＦＥＴのＯＦＦ状態を維持
することができ、出力端子にサージ吸収用ダイオードを
接続する必要もないので、誤動作を確実に防止すること
ができると共に応答性の良好な実用的価値大なるパワー
ＭＯＳスイッチを提供できる。
【図１】本発明に係るパワーＭＯＳスイッチの一実施例
を示す回路図
を示す回路図
【図２】本発明の他の実施例を示す回路図
【図３】図１と図２のパワーＭＯＳスイッチの特徴を組
み合わせた実施例を示す回路図
み合わせた実施例を示す回路図
【図４】パワーＭＯＳスイッチの従来例を示す回路図
【図５】図４のパワーＭＯＳスイッチのチャージポンプ
回路の具体例を示す回路図
回路の具体例を示す回路図
【図６】従来のパワーＭＯＳスイッチでの問題点を説明
するための波形図
するための波形図
１ 給電端子 ２ 出力端子 ３ パワーＭＯＳＦＥＴ ４ 制御入力端子 ５ チャージポンプ回路 13 第１の素子 18 ＧＮＤ端子 19 第２の素子 20 第３の素子 25 ダイオード 26 ダイオード
Claims (2)
- 【請求項１】 給電端子に接続したドレインと出力端子
に接続したソース及び制御入力端子に接続したゲートを
有し、前記制御入力端子からの信号によりスイッチング
するパワーＭＯＳＦＥＴと、前記 ゲートと前記制御入力端子間に接続され、前記制御
入力端子のスイッチＯＮ信号入力により、前記パワーＭ
ＯＳＦＥＴを十分に飽和させるためにそのゲート電圧を
電源電圧以上に昇圧するチャージポンプ回路と、ＧＮＤ端子と前記チャージポンプ回路の入力端子間に接
続され、前記制御入力端子のスイッチＯＦＦ信号の入力
により、前記 チャージポンプ回路の入力端子を接地する
第１の素子と、前記ＧＮＤ端子と前記チャージポンプ回路の出力端子間
に接続され、前記 パワーＭＯＳＦＥＴのＯＮ動作時、前
記ゲートに蓄えられた電荷を放電する第２の素子と、 前記パワーＭＯＳＦＥＴのゲートとソース間に接続さ
れ、前記スイッチＯＦＦ信号の入力により、前記パワー
ＭＯＳＦＥＴのゲートとソースを短絡する第３の素子と
を具備し、 前記第３の素子のコントロール端子を前記第１及び第２
の素子のコントロール端子に接続したパワーＭＯＳスイ
ッチ。 - 【請求項２】 前記第１及び第２の素子の接地端子側と
前記ＧＮＤ端子との間に各素子の接地端子側がアノー
ド、前記ＧＮＤ端子側がカソードとしたダイオードを挿
入したことを特徴とする請求項１記載のパワーＭＯＳス
イッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014871A JPH0770981B2 (ja) | 1991-01-14 | 1991-01-14 | パワーｍｏｓスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014871A JPH0770981B2 (ja) | 1991-01-14 | 1991-01-14 | パワーｍｏｓスイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04241511A JPH04241511A (ja) | 1992-08-28 |
| JPH0770981B2 true JPH0770981B2 (ja) | 1995-07-31 |
Family
ID=11873084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3014871A Expired - Fee Related JPH0770981B2 (ja) | 1991-01-14 | 1991-01-14 | パワーｍｏｓスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770981B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4400336B2 (ja) | 2003-08-27 | 2010-01-20 | 株式会社デンソー | 電子制御装置 |
| JP5287508B2 (ja) | 2009-05-28 | 2013-09-11 | ソニー株式会社 | 信号処理装置、フロントエンド回路、信号処理装置におけるスイッチ切替制御方法、フロントエンド回路におけるスイッチ切替制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04157813A (ja) * | 1990-10-22 | 1992-05-29 | Nissan Motor Co Ltd | ハイサイド・スイッチ駆動回路 |
-
1991
- 1991-01-14 JP JP3014871A patent/JPH0770981B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04241511A (ja) | 1992-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006538B1 (ko) | 전계효과 트랜지스터용 무변압기 구동회로 | |
| EP2164155B1 (en) | Electronic element driving circuit | |
| JP2642913B2 (ja) | 電子的スイッチのスイッチング用のレベルシフタを有する制御回路 | |
| US5952740A (en) | Load drive device | |
| US4801822A (en) | Semiconductor switching circuit | |
| US5180965A (en) | Direct-current power source circuit with back gate control circuit for power MOS-FET | |
| US5552731A (en) | Integrated control circuit with a level shifter for switching an electronic switch | |
| US5142171A (en) | Integrated circuit for high side driving of an inductive load | |
| JP3513218B2 (ja) | インタフェース回路及びこれを具える電圧上昇回路 | |
| US4468576A (en) | Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics | |
| US5638025A (en) | Amplified output stage containing N-channel output transistors and capacitive coupling stage | |
| JPH0770981B2 (ja) | パワーｍｏｓスイッチ | |
| JPH08251913A (ja) | スイッチングレギュレータ | |
| US6229339B1 (en) | Circuit for driving switching element | |
| KR100745857B1 (ko) | 전자 회로 | |
| JPH06141538A (ja) | 高効率ドライバ−を有する電圧変換回路 | |
| JPH051652B2 (ja) | ||
| JPH0160973B2 (ja) | ||
| US6175256B1 (en) | Control circuit | |
| JP2000307397A (ja) | ハイサイドスイッチ回路 | |
| US5453905A (en) | Circuit for increasing the breakdown voltage of a bipolar transistor | |
| US6556055B2 (en) | Drive circuit for controlled edge power elements | |
| JPH1188133A (ja) | 負荷駆動回路 | |
| KR0129129B1 (ko) | 반도체 집적회로 장치 | |
| JP3516569B2 (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070731 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |