JP5287508B2 - 信号処理装置、フロントエンド回路、信号処理装置におけるスイッチ切替制御方法、フロントエンド回路におけるスイッチ切替制御方法 - Google Patents

信号処理装置、フロントエンド回路、信号処理装置におけるスイッチ切替制御方法、フロントエンド回路におけるスイッチ切替制御方法 Download PDF

Info

Publication number
JP5287508B2
JP5287508B2 JP2009128702A JP2009128702A JP5287508B2 JP 5287508 B2 JP5287508 B2 JP 5287508B2 JP 2009128702 A JP2009128702 A JP 2009128702A JP 2009128702 A JP2009128702 A JP 2009128702A JP 5287508 B2 JP5287508 B2 JP 5287508B2
Authority
JP
Japan
Prior art keywords
signal
switching
signal processing
switches
end circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009128702A
Other languages
English (en)
Other versions
JP2010278719A (ja
JP2010278719A5 (ja
Inventor
登 佐生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009128702A priority Critical patent/JP5287508B2/ja
Priority to US12/662,638 priority patent/US8896760B2/en
Priority to EP10005135.8A priority patent/EP2259427B1/en
Priority to CN2010101845261A priority patent/CN101924888B/zh
Publication of JP2010278719A publication Critical patent/JP2010278719A/ja
Publication of JP2010278719A5 publication Critical patent/JP2010278719A5/ja
Application granted granted Critical
Publication of JP5287508B2 publication Critical patent/JP5287508B2/ja
Priority to US14/550,105 priority patent/US9432609B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50—Tuning indicators; Automatic tuning control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/24—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection
    • H03J5/242—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection used exclusively for band selection
    • H03J5/244—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection used exclusively for band selection using electronic means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

この発明は、例えば、広帯域のテレビ放送信号を複数の周波数帯域に分け、１または複数のスイッチにより処理する周波数帯域を切り替え選択できるようにすることにより、各分割周波数帯域毎に処理ができるようにするチューナのフロントエンド回路におけるにスイッチ切替制御方法に関する。また、このスイッチ切替制御方法が適用される信号処理装置、フロントエンド回路に関する。
テレビ放送受信用のチューナのフロントエンド回路は、各国のテレビ放送を、その放送形式に関わらず受信して処理することが可能である。しかし、各国のテレビ放送を受信使用とした場合には、その受信周波数帯域は、非常に広い。このため、通常は、一つのバンドパスフィルタで受信信号を選択することは困難である。
そこで、各国のテレビ放送で使用されている周波数を、例えば、
（Ａ）４６〜１４７ＭＨｚ（ＶＬバンド）
（Ｂ）１４７〜４０１ＭＨｚ（ＶＨバンド）
（Ｃ）４０１〜８８７ＭＨｚ（Ｕバンド）
の３バンドに分割し、ユーザのチャンネル選択操作に応じて、受信バンドを切り替えるようにしたフロントエンド回路が提供されている。
図１３は、このように３バンドに周波数帯域が分割された場合のテレビチューナのフロントエンド回路の入力段の構成例を含む、テレビ放送受信機の一部の構成例を示す図である。この図１３の例において、点線で囲んだフロントエンド回路１は、１チップＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；集積回路）として、ＩＣ化されたものとされている。
図１３において、フロントエンド回路１の入力端子１０には、アンテナで受信されたテレビ放送信号Ｖｉが入力される。このテレビ放送信号Ｖｉは、上記の３つのバンドのそれぞれに対応してオン・オフされる３個の信号用スイッチ１１Ａ，１１Ｂ，１１Ｃのそれぞれを通じて、上記の３つのバンド用のバンドパスフィルタ１２Ａ，１２Ｂ，１２Ｃに供給される。この場合、各バンドパスフィルタ１２Ａ，１２Ｂ，１２Ｃは、上述のＶＬバンド、ＶＨバンド、Ｕバンドのそれぞれの周波数帯域を選択周波数帯域とするバンドパスフィルタとされる。
信号用スイッチ１１Ａ，１１Ｂ，１１Ｃとしては、半導体を使用した高周波スイッチが用いられている。この種の高周波スイッチは、近年非常に高頻度に使用されており、例えば特許文献１（特開平９−１３９６０１号公報）や特許文献２（特開平１０−２８４９０１号公報）などにも示されている。
各バンドパスフィルタ１２Ａ，１２Ｂ，１２Ｃのそれぞれの出力信号は、ローノイズアンプ１３Ａ，１３Ｂ，１３Ｃをそれぞれ通じて、ミキサ１４Ａ，１４Ｂ，１４Ｃのそれぞれに供給される。そして、ミキサ１４Ａ，１４Ｂ，１４Ｃのそれぞれには、局部発信信号が供給される。これにより、ミキサ１４Ａ，１４Ｂ，１４Ｃのそれぞれにおいては、ローノイズアンプ１３Ａ，１３Ｂ，１３Ｃのそれぞれの出力信号が、低周波の中間周波数に周波数変換される。そして、ミキサ１４Ａ，１４Ｂ，１４Ｃのそれぞれからの中間周波数信号は、低周波処理部に供給され、テレビ信号が復調される。
図１３の例においては、例えばスイッチ回路１１Ａ→バンドパスフィルタ１２Ａ→ローノイズアンプ１３Ａ→ミキサ１４Ａの系は、ＶＬバンド用である。また、スイッチ回路１１Ｂ→バンドパスフィルタ１２Ｂ→ローノイズアンプ１３Ｂ→ミキサ１４Ｂの系は、ＶＨバンド用である。さらに、スイッチ回路１１Ｃ→バンドパスフィルタ１２Ｃ→ローノイズアンプ１３Ｃ→ミキサ１４Ｃの系は、Ｕバンド用である。
そして、例えばマイクロコンピュータで構成される制御部２からのバンド切替信号ＳＷ１，ＳＷ２，ＳＷ３が、端子ピン１５，１６，１７をそれぞれ通じて、信号用スイッチ１１Ａ，１１Ｂ，１１Ｃのそれぞれに供給される。
制御部２には、リモコン受信部３が接続されている。リモコン送信部４からのリモコン信号を受信するとリモコン受信部３は、その受信信号を制御部２に供給する。制御部２は、受信したリモコン信号を解析して、その解析結果に応じた制御処理をする。
この場合に、リモコン送信部４からのリモコン信号が、ユーザのチャンネル変更操作に基づくチャンネル選択信号であるときには、制御部２は、先ず、当該チャンネル選択信号で示されるチャンネルが、ＶＬ，ＶＨ，Ｕのいずれのバンドに含まれるかを判別する。
そして、制御部２は、判別したバンドが、現在選択中のバンドであるときには、スイッチ１１Ａ，１１Ｂ，１１Ｃに供給するバンド切替信号ＳＷ１，ＳＷ２，ＳＷ３は変更しない。そして、制御部２は、選択中のバンドの系のミキサに供給する局部発信信号のみを、ユーザが選択したチャンネルを選局するように変更制御する。
また、制御部２は、判別したバンドが、現在選択中のバンドとは異なるときには、その判別結果のバンドの選択状態になるように、スイッチ１１Ａ，１１Ｂ，１１Ｃを、バンド切替信号ＳＷ１，ＳＷ２，ＳＷ３により切替変更する。そして、制御部は、切替変更後のバンドの系のミキサに供給する局部発信信号を、ユーザが選択したチャンネルを選局するように変更制御する。
この場合に、チャンネル変更の際には、当該変更時から、目的の放送チャンネルを正しく受信することができるまでに、局部発信信号生成用のＰＬＬ回路の引き込み時間など、遅延が発生する。
そのため、制御部２は、バンド切替時およびチャンネル変更時から前記遅延時間分の間は、フロントエンド回路の後段の復調部の動作を停止したり、復調部への信号をミューティングしたりして、再生画像が乱れたりするのを防止するようにしている。
特開平９−１３９６０１号公報 特開平１０−２８４９０１号公報
ところで、近年のテレビ受信機は、複数個のチューナを内蔵するものが増加している。これは、複数個のチューナのそれぞれで選局受信した放送チャンネルの番組映像を、１画面を複数個に分割して表示したり、いわゆる裏番組を録画記録したりする目的のためである。
図１４は、２個のチューナを備えるテレビ受信機の構成例を示すものである。この例は、受信アンテナ２１で受信されたテレビ放送波信号は、信号分配手段としてのスプリッタ２２により、第１のチューナ２３１と第２のチューナ２３２とに分配供給される。
これら第１および第２のチューナ２３１および２３２は、図１３を用いて前述したように、受信周波数帯域を３分割した３バンドを信号用スイッチ１１Ａ，１１Ｂ，１１Ｃにより切替選択する構成のフロントエンド回路１を備える。
そして、第１および第２のチューナ２３１および２３２のフロントエンド回路１のそれぞれは、マイクロコンピュータで構成される制御部２０から、独立に、バンド切替信号ＳＷ１，ＳＷ２，ＳＷ３（図１４では図示は省略）を受けて、バンド切り替えを行う。また、第１および第２のチューナ２３１および２３２は、制御部２０からのチャンネル選局信号に応じて局部発信信号を制御して、チャンネル選択を行う。
制御部２０には、前述の図１３と同様に、リモコン送信部２９からのリモコン信号を受けるリモコン受信部２８が接続されている。制御部２０は、リモコン送信部２９でのユーザの、チャンネル切り替えや後述する出力モード切り替えの操作入力に応じた制御信号を生成して、チューナ２３１，２３２や後述する映像切替合成回路２５に供給する。
この例の第１および第２のチューナ２３１および２３２のそれぞれは、制御部２０からの制御信号に応じてチャンネル選択した受信信号を中間周波数信号に変換し、その変換した中間周波数信号から映像信号を復調（検波）して出力する。
そして、第１のチューナ２３１および第２のチューナ２３２からの映像検波出力は、それぞれ映像増幅回路２４１および２４２を通じて映像切替合成回路２５に供給される。この映像切替合成回路２５には、制御部２０から、ユーザの指示操作に応じた制御信号が供給される。
映像切替合成回路２５は、これに供給される制御信号に応じて、後述するような複数の出力モードで、表示装置部２６および記録再生装置部２７に、映像出力信号を供給する。
表示装置部２６は、例えばＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）や、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）を表示素子として備え、映像出力信号に応じた映像を表示する。
記録再生装置部２７は、ハードディスク装置や、例えばＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）のようなリムーバル記録メディアを用いる光ディスクドライバなどを用いて、放送信号を記録再生する機能を備える。この記録再生装置部２７には、制御部２０からの記録／再生の制御信号が供給される。
この例の映像合成切替回路２５では、ユーザの指示操作に応じた、以下のような複数の出力モードを備える。
（１）第１のチューナ２３１と第２のチューナ２３２のいずれか一方の映像出力信号を選択して、表示装置部２６あるいは記録再生装置部２７のいずれかに供給する第１の出力モード。
（２）第１のチューナ２３１と第２のチューナ２３２のいずれか一方の映像出力信号を表示装置部２６に出力し、他方を記録再生装置部２７に出力する第２の出力モード。
（３）第１のチューナ２３１および第２のチューナ２３２の映像出力信号を合成し、その合成した映像出力信号を表示装置部２６に供給する第３の出力モード。
なお、制御部２０からの制御信号により、記録再生装置部２７が再生モードに切り替えられるときには、映像合成切替回路２５は、制御部２０からの制御信号に従い、記録再生装置部２７からの再生映像信号を、表示装置部２６に供給する出力モードとなる。
上述の第１のモードは、第１のチューナと第２のチューナのいずれかのみが動作状態となり、動作状態となっていないチューナは、通常は、省電力のためにスタンバイ状態とされている。この第１のモードのときには、ユーザにより、チャンネル選択切り替え操作がなされたときには、前述したように、ミューティングや復調部の動作停止制御がなされて、切り替え時の映像が乱れやノイズが防止される。
しかし、第２の出力モードや第３の出力モードにおいては、第１のチューナ２３１と第２のチューナ２３２とが同時に動作状態となり、互いに独立にチャンネル切り替え選択がなされるために、バンド切り替えにより、次のような問題が生じることが判明した。
例えば、第２の出力モードにおいて、第１のチューナ２３１で選択中のチャンネルの放送番組の映像を、表示装置部２６の表示画面に表示しながら、第２のチューナ２３２で選択中のチャンネルの放送番組を録画する場合を考える。
この場合において、ユーザが、第１のチューナ２３１あるいはチューナ２３２での選択チャンネルを変更したときに、そのチャンネル変更に伴って、バンド切り替えが生じる場合がある。
このバンド切り替えにより、信号用スイッチ１１Ａ，１１Ｂ，１１Ｃのオン・オフ状態が変更されると、当該バンド切り替えがなされたチューナで扱う信号周波数が変化する。そして、その変化後の信号周波数についてのインピーダンスが、信号用スイッチ１１Ａ，１１Ｂ，１１Ｃの切り替え時に変化する。
スプリッタ２２のアイソレーションが十分でない場合には、このバンド切り替えがなされたチューナにおける入力インピーダンスの変化が、スプリッタ２２を通じて他方のチューナに供給される信号を劣化させてしまうことがあることが判明した。このことについて、考えられる理由と共に説明する。
前述したように、バンド切り替え用の信号用スイッチ１１Ａ，１１Ｂ，１１Ｃは、半導体からなる高周波スイッチが用いられる。特許文献１，２などの公知例における通常の高周波スイッチでは、切替信号が与えられてから信号が切り替わる時間、すなわち信号パスのインピーダンスが遷移する時間が極めて短いことが多い。
図１５は、高周波スイッチの切替信号と、チューナの入力インピーダンスの切り替わりの様子を示したものである。
図１５の例は、信号用スイッチ１１Ａまたは１１Ｂがオンになっている状態から、信号用スイッチ１１Ａがオンになる状態に切り替える場合を想定しており、図１５（Ａ）は、信号用スイッチ１１Ａの切替信号ＳＷ１を示している。
そして、図１５（Ｂ）は、信号用スイッチ１１Ａを含む系が受け持つ周波数における入力インピーダンスについて、信号用スイッチ１１Ｂまたはスイッチ１１Ｃのオン状態から、信号用スイッチ１１Ａがオン状態に切り替わるときの変化を示すものである。
この場合、信号用スイッチ１１Ａがオン状態に切り替わる前においては、信号用スイッチ１１Ｂまたは１１Ｃを含む系の周波数帯域は、信号用スイッチ１１Ａを含む系が受け持つ周波数の帯域外であるので低いインピーダンスを示す。そして、信号用スイッチ１１Ａがオン状態に切り替わった後には、この信号用スイッチ１１Ａを含む系が受け持つ周波数についての共振インピーダンスが見えるために、高いインピーダンスとなる。
そして、信号用スイッチ１１Ａの切り替え制御信号ＳＷ１は、図１５（Ａ）に示すように、ステップ状であるので、信号用スイッチ１１Ａのオン状態への切り替え前後のインピーダンス遷移も、図１５（Ｂ）に示すように、ステップ状に近い応答波形となる。
２個のチューナ２３１，２３２は、スプリッタ２２を介して接続されている。このため、スプリッタの２個の出力端子間のアイソレーションが十分でない場合、一方のチューナの入力インピーダンスのステップ状の遷移により、他方のチューナへの信号を瞬時劣化させてしまう可能性がある。
例えば、アナログテレビ放送信号の場合、バンド切り替え時に、図１５（Ｃ）に示すようなスパイクノイズが映像信号に乗り、それが表示画面の映像中にノイズとして現れると言う問題が発生する。
例えばチューナ２３１で選択中のチャンネルの放送番組の映像を、表示装置部２６の表示画面で観視しているときに、チューナ２３２での選局チャンネルを変更したときに、バンド切り替えがあると、その切り替え時に表示映像にノイズが表れる。
また、例えばチューナ２３２で選択中のチャンネルの放送番組を記録再生装置部２７で録画中に、チューナ２３１での選局チャンネルを変更したときに、バンド切り替えがあると、その切り替え時にノイズが記録信号に重畳されて記録されてしまう。
この発明は、以上のような問題点にかんがみ、信号分配部を通じて入力信号が複数の信号処理部に分配されるときに、信号処理部に設けられている信号用スイッチの切り替えによる他の信号処理部の信号の劣化を軽減することを目的とする。
上記の課題を解決するために、この発明は、
入力信号を、複数の出力端に分配して出力する信号分配手段と、
前記信号分配手段の前記複数の出力端のそれぞれに接続される信号処理部の複数個と、
前記複数個の信号処理部の少なくとも一つに設けられ、前記信号分配手段からの信号の伝送路をオン・オフする１または複数の信号用スイッチと、
前記１または複数の信号用スイッチの切替信号を発生する切替信号発生部と、
前記切替信号により前記信号処理部の前記１または複数の信号用スイッチが切り替えられたときに、前記１または複数の信号用スイッチが切り替えられた信号処理部の入力インピーダンスが、急峻でない遷移をするように抑制するための抑制手段と、
を備える信号処理装置を提供する。
上記の構成のこの発明によれば、信号処理部の１または複数の信号用スイッチが切り替えられたときに、当該１または複数の信号用スイッチが切り替えられた信号処理部の入力インピーダンスが、急峻でない遷移をする。このため、信号分配部のアイソレーションが良好でない場合であっても、当該信号分配部に接続される他の信号処理部に供給する信号の劣化が軽減される。
この発明によれば、信号分配部のアイソレーションが良好でない場合であっても、一の信号処理部における信号用スイッチの切り替え時における、当該信号分配部に接続される他の信号処理部に供給する信号の劣化が軽減される。
この発明による信号処理装置の第１の実施形態のテレビ受信機の構成例を示すブロック図である。 図１の第１の実施形態の一部回路の構成例を示す図である。 図１の第１の実施形態の回路動作を説明するための図である。 この発明による信号処理装置の第２の実施形態の要部回路の他の構成例を示す回路図である。 この発明の第２の実施形態において用いられる信号用スイッチの回路例を示す図である。 この発明の第２の実施形態の要部の動作を説明するために用いる図である。 図１の実施形態の要部回路のさらに他の構成例を示す回路図である。 図７の例の要部の回路例を示す図である。 図７の例の場合における信号用スイッチの切り替え時の特性を説明するための図である。 図７の例の場合における信号用スイッチの切り替え時の特性を説明するための図である。 この発明による信号処理装置の実施形態の効果を説明するために用いる図である。 この発明による信号処理装置の実施形態の効果を説明するために用いる図である。 この発明が適用されるテレビ受信機に用いられるフロントエンド回路の一般的な構成例を示す図である。 この発明が適用されるテレビ受信機の一般的な構成例を示す図である。 この発明の課題を説明するために用いる図である。
以下、この発明による信号処理装置の幾つかの実施形態を、前述した図１４を用いて説明したテレビ受信機に適用した場合を例にとって、図を参照しながら説明する。
［第１の実施形態］
図１は、この発明による信号処理装置の第１の実施形態としてのテレビ受信機の構成例を示すブロックである。この図１の例は、前述した図１４を用いて説明したテレビ受信機に、この発明の第１の実施形態を適用したもので、図１４の例と同一部分には、同一参照符号を付して、その説明を省略する。
この発明による第１の実施形態においては、信号分配部としてのスプリッタ２２と、信号処理部の例としての第１および第２のチューナ２３１および２３２との間に、それぞれインピーダンス遷移補正回路３１，３２を設ける。
この例では、第１および第２のチューナ２３１，２３２のＩＣ化されているフロントエンド回路１の外部に、インピーダンス遷移補正回路３１，３２は設けられる。
そして、このインピーダンス遷移補正回路３１，３２のそれぞれは、独立に、制御部２０からの第１および第２の制御信号ＥＮ１およびＥＮ２のそれぞれにより制御される。
図２に、インピーダンス遷移補正回路３１、３２の構成例を示す。このインピーダンス
遷移補正回路３１，３２は、制御部２０から受ける制御信号が、第１の制御信号ＥＮ１，第２の制御信号ＥＮ２というように異なるのみで、同様の構成を備える。
すなわち、このインピーダンス遷移補正回路３１、３２は、スプリッタ２２からの信号を受ける入力端子３１１、チューナ２３１に供給する出力信号を出力する出力端子３１２および制御部２０からの制御信号ＥＮ１を受ける制御端子３１３を備える。
そして、入力端子３１１と出力端子３１２との間に、例えばＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型電界効果トランジスタ（以下、ＭＯＳトランジスタという）からなる可変抵抗素子３１４が接続される。この可変抵抗素子３１４の制御端子（例えばゲート）には、制御端子３１３を通じて、制御部２０からの制御信号ＥＮ１またはＥＮ２が、時定数回路３１５を通じて供給される。
時定数回路３１５は、この例では、キャパシタ素子３１６と、抵抗３１７とからなる。可変抵抗素子３１４の制御端子は、キャパシタ素子３１６を通じて接地端に接続され、キャパシタ素子３１６と可変抵抗素子３１４の制御端子との接続点は、抵抗３１７を通じて制御端子３１３に接続されている。
可変抵抗素子３１４は、バンド切り替えがなされないときには、所定の抵抗値とされる。例えば、可変抵抗素子３１４がＭＯＳトランジスタにより構成されるときには、制御信号ＥＮ１またはＥＮ２として、そのゲートに、ドレイン−ソース間の導通抵抗が所定の抵抗値となる電圧ＥＡが供給される（図３参照）。
そして、インピーダンス遷移補正回路３１，３２の可変抵抗素子３１４は、その後段の第１、第２のチューナにおいて、バンド切り替えがなされる際に、当該バンド切り替えに先立ち、制御信号ＥＮ１、ＥＮ２のそれぞれによりオフ状態（インピーダンスが無限の状態）とされる。例えば、可変抵抗素子３１４がＭＯＳトランジスタにより構成されるときには、そのゲートに供給される制御信号ＥＮ１またはＥＮ２がゼロ電位とされて、ＭＯＳトランジスタがオフの状態となるようにされる。
ただし、このとき、図３で実線で示すように、制御信号ＥＮ１またはＥＮ２は、ステップ状に変化するが、時定数回路３１５のため、ＭＯＳトランジスタのゲート電位の変化は、図３で破線で示すように急峻ではなく、連続的で、緩やかな変化となる。
そして、バンド切り替えが完了した後、インピーダンス遷移補正回路３１，３２の可変抵抗素子３１４は、制御信号ＥＮ１、ＥＮ２のそれぞれにより、元の所定の抵抗値の状態（オン状態）に戻るように制御される。
そして、後述するように、インピーダンス遷移補正回路３１，３２は、時定数回路を備え、インピーダンス遷移スイッチがオン状態からオフ状態への遷移時およびオフ状態からオン状態への遷移時に、その時定数回路の時定数に従って遷移する。
このときにも、図３で実線で示すように、制御信号ＥＮ１またはＥＮ２は、ステップ状に変化するが、時定数回路３１５のため、ＭＯＳトランジスタのゲート電位の変化は、図３で破線で示すように急峻ではなく、連続的で緩やかな変化となる。
すなわち、時定数回路３１５により、ステップ状の急峻な変化が、急峻でない変化に抑制される。
第１のチューナ２３１が動作中に、第２のチューナ２３２内のフロントエンド回路１の信号用スイッチ１１Ａ，１１Ｂ，１１Ｃが切り替えられる場合には、インピーダンス遷移補正回路３２が、図３に示したように、制御信号ＥＮ２により制御される。
また、第２のチューナ２３２が動作中に、第１のチューナ２３１内のフロントエンド回路１の信号用スイッチ１１Ａ，１１Ｂ，１１Ｃが切り替えられる場合には、インピーダンス遷移補正回路３１が、図３に示したように、制御信号ＥＮ１により制御される。
したがって、バンド切り替え時のインピーダンス遷移が急峻ではなく、連続的で緩やかな変化となる。これにより、図１５を用いて説明したようなスパイク状ノイズが、バンド切り替えをしたチューナ以外の他のチューナへの信号に重畳されてしまうことが防止され、当該他のチューナの信号劣化が軽減される。すなわち、動作中の他のチューナに対してノイズの悪影響を与えることなく、チューナのフロントエンド回路１でバンド切替を行うことができる。
［第２の実施形態］
第１の実施形態では、チューナ２３１および２３２の信号入力側にインピーダンス遷移補正回路を設けるようにした。これに対して、第２の実施形態は、信号路中にインピーダンス遷移補正回路のような補正回路を設けることなく、バンド切替スイッチおよび当該バンド切替用スイッチに供給する切替信号のステップ状の急峻な変化を、急峻でない変化に抑制する構成とする。
図４は、この第２の実施形態におけるフロントエンド回路のバンド切替スイッチおよびその切替信号の制御回路４０の構成例を示す図である。図４の回路４０は、制御部２０を除き、１チップＩＣとされているフロントエンド回路の一部の回路を示すものである。
この図４の例は、信号が平衡形式（差動形式）の場合の例であり、フロントエンド回路の正側入力端子４１ｐおよび負側入力端子４１ｍには、スプリッタ２２からの正側入力信号Ｖｉｐおよび負側入力信号Ｖｉｍが供給される。
正側入力端子４１ｐおよび負側入力端子４１ｍを通じて入力された正側入力信号Ｖｉｐおよび負側入力信号Ｖｉｍは、信号用スイッチ４２Ａ，４２Ｂ，４２Ｃのそれぞれに供給される。
信号用スイッチ４２ＡはバンドＶＬ用の信号用スイッチ、信号用スイッチ４２ＢはバンドＶＨ用の信号用スイッチ、信号用スイッチ４２ＣはバンドＵ用の信号用スイッチ、である。制御部２０は、バンド切替信号ＳＷ１を信号用スイッチ４２Ａに、バンド切替信号ＳＷ２を信号用スイッチ４２Ｂに、バンド切替信号ＳＷ３を信号用スイッチ４２Ｃに、それぞれ、切替信号補正回路４３Ａ，４３Ｂ，４３Ｃを通じて供給する。
信号用スイッチ４２Ａ，４２Ｂ，４２Ｃは、全く同一の構成を備えるものである。図５は、信号用スイッチ４２Ａ，４２Ｂ，４２Ｃの一つの構成例を示すものである。
正側入力端子４０１は、半導体スイッチであるｎ型ＭＯＳトランジスタ４１１のソースに接続され、負側入力端子４０２は、半導体スイッチであるｎ型ＭＯＳトランジスタ４１１のソースに接続される。
また、正側入力端子４０１と負側入力端子４０２との間には、抵抗４１３および４１４の直列回路が接続され、抵抗４１３と４１４の接続中点が接地される。
ＭＯＳトランジスタ４１１のソースとゲートとの間にはキャパシタ素子４１５が接続され、トランジスタ４１２のソースとゲートとの間にはキャパシタ素子４１６が接続される。そして、ＭＯＳトランジスタ４１１のゲートは、抵抗４１７を通じてゲート制御端子４０５に接続される。また、ＭＯＳトランジスタ４１２のゲートは、抵抗４１８を通じてゲート制御端子４０５に接続される。
ＭＯＳトランジスタ４１１のドレインと、ＭＯＳトランジスタ４１２のドレインとの間には、抵抗４１９および４２０の直列回路が接続され、抵抗４１３と４１４の接続中点がドレイン制御端子４０６に接続される。
そして、ＭＯＳトランジスタ４１１のドレインは、キャパシタ素子４２１を介して正側出力端子４０３に接続され、ＭＯＳトランジスタ４１２のドレインは、キャパシタ素子４２２を介して負側出力端子４０４に接続される。
抵抗４１３，４１４，４１７，４１８，４１９，４２０は、全て信号源インピーダンスに対して十分大きな値、好適には１０ｋΩ以上の値とされている。
図５の例においては、上述したように、ＭＯＳトランジスタ４１１，４１２のソースの直流電位は、常に接地電位（０Ｖ）に固定されている。
そして、図４に示すように、バンド切替信号ＳＷ１，ＳＷ２またはＳＷ３が、切替信号補正回路４３Ａ，４３Ｂまたは４３Ｃを通じて、ゲート制御端子４０５およびドレイン制御端子４０６に供給される。
切替信号補正回路４３Ａ，４３Ｂおよび４３Ｃは同じ構成を示し、それぞれ時定数回路４３１と４３２とを備えると共に、インバータ４３３とを備える。時定数回路４３１は、抵抗４３４とキャパシタ素子４３５とからなり、また、時定数回路４３２は、抵抗４３６とキャパシタ素子４３７とからなる。
そして、バンド切替信号ＳＷ１，ＳＷ２またはＳＷ３は、時定数回路４３１を通じてゲート制御端子４０５に供給される。また、バンド切替信号ＳＷ１，ＳＷ２またはＳＷ３は、インバータ４３３により極性判定された後、時定数回路４３２を通じてドレイン制御端子４０６に供給される。
すなわち、信号用スイッチ４２Ａ，４２Ｂ，４２Ｃのゲート制御端子４０５とドレイン制御端子４０６とには、相補的に制御電位が与えられて、信号用スイッチ４２Ａ，４２Ｂ，４２Ｃの切替制御がなされる。
半導体スイッチであるＭＯＳトランジスタ４１１および４１２がオンとされるときには、ゲート制御端子４０５がハイレベルとなり、ドレイン制御端子４０６がローレベルとなるバンド切替信号ＳＷ１，ＳＷ２またはＳＷ３が供給される。また、ＭＯＳトランジスタ４１１および４１２がオフとされるときには、その逆に、ゲート制御端子４０５がローレベルとなり、ドレイン制御端子４０６がハイレベルとなるバンド切替信号ＳＷ１，ＳＷ２またはＳＷ３が供給される。
以上の第２の実施形態においては、バンド切替信号ＳＷ１，ＳＷ２またはＳＷ３は、時定数回路４３１および４３２を備える切替信号補正回路４３Ａ，４３Ｂまたは４３Ｃを通じて信号用スイッチ４２Ａ，４２Ｂ，４２Ｃのそれぞれに供給される。
このため、信号用スイッチ４２Ａ，４２Ｂ，４２Ｃのそれぞれには、図６（Ａ）に示すようなステップ状のバンド切替信号ＳＷ１，ＳＷ２またはＳＷ３は、時定数回路４３１，４３２により、急峻な変化ではなく、連続的で緩やかに変化する信号に変換されて供給される。
したがって、図１５を用いて説明したようなスパイク状ノイズが、バンド切り替えをしたチューナ以外の他のチューナへの信号に重畳されてしまうことが防止され、当該他のチューナの信号劣化が軽減される。
なお、信号用スイッチ４２Ａ，４２Ｂ，４２Ｃのオン・オフを制御するためには、ゲート制御端子４０５に、バンド切替信号ＳＷ１，ＳＷ２，ＳＷ３を切替信号補正回路４３Ａ，４３Ｂ，４３Ｃを通じて供給すればよい。
しかし、この実施形態のように、ドレイン制御端子４０６を、ゲート制御端子４０５とは相補的な電位変化をするように制御すれば、アナログスイッチとしての信号用スイッチ４２Ａ，４２Ｂ，４２Ｃの歪み特性を良好なものとすることができる。
［第３の実施形態］
第３の実施形態は、第２の実施形態の変形例である。第２の実施形態では、フロントエンド回路のバンド切替スイッチおよびその切替信号の制御回路４０においては、時定数回路を備える切替信号補正回路４３Ａ，４３Ｂ，４３Ｃを用いた。
第３の実施形態では、時定数回路ではなく、チャージポンプ回路を用いた切替信号補正回路を備える。
図７は、この第３の実施形態の場合におけるフロントエンド回路のバンド切替スイッチおよびその切替信号の制御回路４０の構成例を示す図である。この図７の回路４０も、制御部２０を除き、１チップＩＣ化されており、図７に示される端子は、ＩＣの端子ピンに相当する。
この図７において、図４の第２の実施形態の場合と同一部分には、同一参照符号を付してその詳細な説明は省略する。信号用スイッチ４２Ａ，４２Ｂ，４２Ｃは、図５に示した回路構成を備えるものとされている。
この第３の実施形態においては、第２の実施形態における切替信号補正回路４３Ａ，４３Ｂ，４３Ｃに代えて、信号用スイッチ４２Ａ，４２Ｂ，４２Ｃのそれぞれに対して、切替信号補正回路４４Ａ，４４Ｂ，４４Ｃを設ける。そして、この第３の実施形態においては、微小可変電流源４５からの微小電流が、切替信号補正回路４４Ａ，４４Ｂ，４４Ｃのそれぞれに供給される。その他の構成は、第２の実施形態と同様である。
切替信号補正回路４４Ａ，４４Ｂ，４４Ｃのそれぞれは、同一の回路構成を備え、チャージポンプ回路４４１およびキャパシタ素子４４２と、チャージポンプ回路４４３およびキャパシタ素子４４４と、インバータ４４５とからなる。微小可変電流源４５からの微小電流は、チャージポンプ回路４４３およびキャパシタ素子４４４のそれぞれに供給される。
そして、バンド切替信号ＳＷ１，ＳＷ２，ＳＷ３は、切替信号補正回路４４Ａ，４４Ｂ，４４Ｃを介して、信号用スイッチ４２Ａ，４２Ｂ，４２Ｃのそれぞれのゲート制御端子４０５およびドレイン制御端子４０６に供給される。
切替信号補正回路４４Ａ，４４Ｂ，４４Ｃにおいては、バンド切替信号ＳＷ１，ＳＷ２，ＳＷ３は、チャージポンプ回路４４１に供給されると共に、インバータ４４５により極性判定されてチャージポンプ回路４４３に供給される。
チャージポンプ回路４４１および４４３は、これに入力されるバンド切替信号ＳＷ１，ＳＷ２，ＳＷ３に応じて、キャパシタ素子４４２の充放電を制御する。
すなわち、バンド切替信号ＳＷ１，ＳＷ２，ＳＷ３がハイレベルのときには、チャージポンプ回路４４１は、キャパシタ素子４４２を、微小可変電流源４５からの微小電流により充電するようにする。また、バンド切替信号ＳＷ１，ＳＷ２，ＳＷ３がローレベルのときには、チャージポンプ回路４４１は、キャパシタ素子４４２を、微小可変電流源４５からの微小電流で放電するようにする。
微小可変電流源４５は、例えば特開平７−２３４７３１号公報などに記載されている周知の可変電流源の構成とすることができる。ここで、微小可変電流源４５は、キャパシタ素子４４２および４４４を、ゆっくりと充電し、また、ゆっくりと放電させるようにするために微小電流を、チャージポンプ回路４４１，４４３に供給する。
なお、この図７の例では、微小可変電流源４５は、端子ピンを通じてＩＣ外から供給される複数ビットの電流値可変制御信号ＣＴＬにより、複数通りの電流値に制御可能とされている。図７の例では、２ビットの電流値可変制御信号ＣＴＬにより、４通りの電流値に制御可能とされている。
そして、キャパシタ素子４４２の両端に得られる電圧が、ゲート制御端子４０５に印加される。
バンド切り替え時に、信号用スイッチ４２Ａ，４２Ｂまたは４２Ｃをオフからオンにするため、バンド切替信号ＳＷ１，ＳＷ２またはＳＷ３をローレベルからハイレベルに変化させたときには、チャージポンプ回路４４１は、キャパシタ素子４４２の充電を開始する。このとき、バンド切替信号ＳＷ１，ＳＷ２またはＳＷ３がステップ状に変化しても、キャパシタ素子４４２は、微小可変電流源４５からの微小電流で充電がなされるため、キャパシタ素子４４２の両端電圧は、微小電流の電流値に応じて緩やかに上昇する。
また、バンド切り替え時に、信号用スイッチ４２Ａ，４２Ｂまたは４２Ｃをオンからオフにするため、バンド切替信号ＳＷ１，ＳＷ２またはＳＷ３をハイレベルからローレベルに変化させたときには、チャージポンプ回路４４１は、キャパシタ素子４４２の放電を開始する。このとき、バンド切替信号ＳＷ１，ＳＷ２またはＳＷ３がステップ状に変化しても、キャパシタ素子４４２は、微小可変電流源４５からの微小電流で放電がなされるため、キャパシタ素子４４２の両端電圧は、微小電流の電流値に応じて緩やかに下降する。
このため、バンド切替信号ＳＷ１，ＳＷ２またはＳＷ３は、ステップ状に急峻に変化するものであっても、ゲート制御端子４０５のゲート制御電位は、緩やかに変化するものとなる。
一方、チャージポンプ回路４４３には、インバータ４４５を通じてバンド切替信号ＳＷ１，ＳＷ２，ＳＷ３が供給される。したがって、チャージポンプ回路４４３は、チャージポンプ回路４４１とは、相補的な動作をする。つまり、ドレイン制御端子４０６のドレイン制御電位は、ゲート制御電位に対して相補的な変化をする。
そして、このドレイン制御電位も、微小可変電流源４５の微小電流でチャージポンプ回路４４３がドライブされるために、ゲート制御電位と同様に、ステップ状に急峻に変化するものであっても、連続的で緩やかに変化するものとなる。
以上のように、この第３の実施形態においては、信号用スイッチ４２Ａ，４２Ｂ，４２Ｃのゲート制御端子４０５およびドレイン制御端子４０６に供給される切替制御信号は、緩やかに変化する信号である。したがって、この第３の実施形態においても、第２の実施形態と同様に、図１５を用いて説明したようなスパイク状ノイズが、バンド切り替えをしたチューナ以外の他のチューナへの信号に重畳されてしまうことが防止され、当該他のチューナの信号劣化が軽減される。
そして、この第３の実施形態においても、ドレイン制御端子４０６は、ゲート制御端子４０５とは相補的な電位変化をするように制御されるので、アナログスイッチとしての信号用スイッチ４２Ａ，４２Ｂ，４２Ｃの歪み特性を良好なものとすることができる。
チャージポンプ回路４４１と４４３とは、同様の構成を備えるものである。このチャージポンプ回路４４１、４４３の回路構成例を、図８に示す。
図８に示すように、電源電圧＋Ｖｃｃが得られる電源端子５０１と接地端との間に、ｐ型ＭＯＳトランジスタ５０２のソース−ドレイン間と、ｎ型ＭＯＳトランジスタ５０３のドレイン−ソース間との直列回路が接続される。
ＭＯＳトランジスタ５０２のドレインと、ＭＯＳトランジスタ５０３のドレインとの接続点は出力端子５０４に接続される。この出力端子５０４は、キャパシタ素子４４２または４４４を通じて接地されると共に、ゲート制御端子４０５またはドレイン制御端子４０６に接続される。
また、電源端子５０１と接地端との間には、ゲートとドレインとが接続されてダイオード接続構成とされたｐ型ＭＯＳトランジスタ５０５のソース−ドレイン間と、ｎ型ＭＯＳトランジスタ５０３のドレイン−ソース間との直列回路が接続される。そして、このＭＯＳトランジスタ５０５のゲートと、ＭＯＳトランジスタ５０２のゲートとが接続されて、カレントミラー構成とされる。
この例の場合、ＭＯＳトランジスタ５０５に流れる電流Ｉａに対して、ＭＯＳトランジスタ５０２に流れる電流Ｉｂとは、Ｉａ：Ｉｃ＝Ｍ：１とされる。ここで、Ｍは、１以上の整数である。
また、電源端子５０１と接地端との間には、ｐ型ＭＯＳトランジスタ５０７のドレイン−ソース間と、ゲートとドレインとが接続されてダイオード接続構成とされたｎ型ＭＯＳトランジスタ５０８のソース−ドレイン間との直列回路が接続される。そして、このＭＯＳトランジスタ５０８のゲートと、ＭＯＳトランジスタ５０３のゲートとが接続されて、カレントミラー構成とされる。
この例の場合、ＭＯＳトランジスタ５０８に流れる電流Ｉｃに対して、ＭＯＳトランジスタ５０３に流れる電流Ｉｄとは、Ｉｂ：Ｉｄ＝Ｍ：１とされる。
そして、ｐ型ＭＯＳトランジスタ５０７のゲートが、スイッチ５０９を通じて電源端子５０１に接続されると共に、スイッチ５１０を通じてｐ型ＭＯＳトランジスタ５１１のゲートに接続される。
また、ｎ型ＭＯＳトランジスタ５０６のゲートが、スイッチ５１２を通じて接地端に接続されると共に、ダイオード接続されているｎ型ＭＯＳトランジスタ５１３のゲートに接続される。
また、ｐ型ＭＯＳトランジスタ５１１のソース−ドレイン間と、ｎ型ＭＯＳトランジスタ５１３のドレイン−ソース間との直列回路が、電源端子５０１と接地端との間に接続される。
さらに、電源端子５０１と、微小電流入力端子５１６との間には、ダイオード接続されたｐ型ＭＯＳトランジスタ５１４のソース−ドレイン間が接続される。微小電流入力端子５１６には、微小可変電流源４５からの基準微小電流Ｉｏが供給される。
そして、ｐ型ＭＯＳトランジスタ５１１のゲートは、ダイオード接続されたｐ型ＭＯＳトランジスタ５１４のゲートと接続されて、カレントミラー構成とされる。
そして、切替信号入力端子５１７には、チャージポンプ回路４４１の場合には、制御部２０からのバンド切替信号ＳＷ１，ＳＷ２またはＳＷ３は、そのままの極性で入力される。また、チャージポンプ回路４４３の場合には、制御部２０からのバンド切替信号ＳＷ１，ＳＷ２またはＳＷ３は、極性反転されて切替信号入力端子５１７に供給される。
切替信号入力端子５１７からの切替信号は、そのままの極性でスイッチ５０９に供給されると共に、インバータ５１５により極性反転された後、スイッチ５１０およびスイッチ５１２に供給される。
次に、以上の構成のチャージポンプ回路の動作を、チャージポンプ回路４４１の場合を例に説明する。
微小可変電流源４５からは常時基準微小電流Ｉｏが出力されているので、カレントミラー構成により、ＭＯＳトランジスタ５１１および５１３を通じても、微小電流Ｉｏに対応する電流が流れている。
バンド切替信号ＳＷ１、ＳＷ２またはＳＷ３がローレベルからハイレベルになったときには、図８に示すように、スイッチ５０９がオン、スイッチ５１０および５１２はオフとされる。
このため、このときには、カレントミラー構成により、ＭＯＳトランジスタ５０５および５０６の系に、対応する電流が流れる。そして、ＭＯＳトランジスタ５０５に対してカレントミラー構成とされているＭＯＳトランジスタ５０２に電流Ｉｃが流れ、この電流Ｉｃによりキャパシタ素子４４２または４４４が０Ｖから充電される。
また、バンド切替信号ＳＷ１、ＳＷ２またはＳＷ３がハイレベルからローレベルになったときには、図８の状態とは逆に、スイッチ５０９がオフ、スイッチ５１０および５１２はオンとされる。
すると、このときには、カレントミラー構成により、ＭＯＳトランジスタ５０７および５０８の系に、対応する電流が流れる。そして、ＭＯＳトランジスタ５０８に対してカレントミラー構成とされているＭＯＳトランジスタ５０３に電流Ｉｄが流れ、この電流Ｉｄによりキャパシタ素子４４２または４４４は、電源電圧から放電される。
キャパシタ素子４４２または４４４の充電または放電が完了する時間は、キャパシタ素子４４２，４４４の値およびチャージポンプの電流Ｉｃ，Ｉｄの電流値により決まる。
図８の例のチャージポンプ回路では、出力段のカレントミラー電流比Ｍ：１を、最適設計することにより、キャパシタ素子４４２または４４４の充電または放電の電流値が定められる。そして、微小可変電流源４５が、電流値可変制御信号ＣＴＬにより可変制御されることにより、基準微小電流Ｉｏの値が可変される。
チャージポンプ回路４４３の場合には、バンド切替信号ＳＷ１，ＳＷ２，ＳＷ３が極性反転されて供給されるので、バンド切替信号ＳＷ１，ＳＷ２，ＳＷ３のハイレベル、ローレベルに対する動作関係が逆になる。
図９は、バンド切替信号ＳＷ１，ＳＷ２，ＳＷ３がハイレベルからローレベルになったときの、信号用スイッチ４２Ａ，４２Ｂまたは４２ＣにおけるＭＯＳトランジスタ４１１，４１２のゲートおよびドレインの電位変化を表したものである。この図９の例の場合は、時間＝１ｍｓｅｃ時に、ハイレベル→ローレベルのバンド切替信号ＳＷ１，ＳＷ２またはＳＷ３が与えられている。
図９に示されるように、ゲート電位は、２Ｖ（電源電圧）からキャパシタ素子４４２の放電により次第に低下し、数ｍｓｅｃ後には０Ｖ（接地電位）に落ちる。逆に、ドレイン電位は、０Ｖ（接地電位）から２Ｖ（電源電圧）まで上昇している。
図９において、インピーダンス遷移範囲とは、ＭＯＳトランジスタ４１１，４１２のオン抵抗が変化する範囲に相当することを意味している。すなわち、図９の例によれば、信号用スイッチ４２Ａ，４２Ｂ，４２Ｃのインピーダンス遷移時間が、１ｍｓｅｃから数ｍｓｅｃ程度になっていることが判る。
なお、図９において、各ゲート電位の遷移曲線およびドレイン電位の遷移曲線の右横の数字は、微小可変電流源４５における２ビットの電流値可変制御信号ＣＴＬのコード値を示している。すなわち、この例では、電流値可変制御信号ＣＴＬのコード値が大きくなると基準微小電流値が減少し、結果として充放電時間が長くなる。
図９に示すように、ゲートとドレインの電位変化が対称的では無い。これは、ＭＯＳトランジスタ４１１，４１２のゲート電位は、キャパシタ素子４４２の値とチャージポンプ回路の電流値Ｉｃだけで決まるのに対し、ＭＯＳトランジスタ４１１，４１２のドレイン電位は、ゲート電位に影響されるためである。
具体的には、ＭＯＳトランジスタ４１１，４１２のゲート電位が高いときは、ＭＯＳトランジスタ４１１，４１２のオン抵抗が小さいため、チャージされる電流がキャパシタ素子４４４に蓄積されずに、ＭＯＳトランジスタを介して接地側に排出される。このため、キャパシタ素子４４４の電位は、時間に比例した上昇はしないのである。
図１０は、図９とは反対に、バンド切替信号ＳＷ１，ＳＷ２，ＳＷ３がローレベルからハイレベルになったときの、信号用スイッチ４２Ａ，４２Ｂまたは４２ＣにおけるＭＯＳトランジスタ４１１，４１２のゲートおよびドレインの電位変化を表したものである。この場合も、時間＝１ｍｓｅｃ時に、ローレベル→ハイレベルのバンド切替信号ＳＷ１，ＳＷ２またはＳＷ３が与えられている。
なお、前述もしたように、信号用スイッチ４２Ａ，４２Ｂ，４２Ｃのオン・オフを制御するためには、ゲート制御端子４０５に、バンド切替信号ＳＷ１，ＳＷ２，ＳＷ３を切替信号補正回路４３Ａ，４３Ｂ，４３Ｃを通じて供給すればよい。
ただし、この実施形態のように、ドレイン制御端子４０６を、ゲート制御端子４０５とは相補的な電位変化をするように制御すれば、アナログスイッチとしての信号用スイッチ４２Ａ，４２Ｂ，４２Ｃの歪み特性を良好なものとすることができるものである。
図１１は、例えば信号用スイッチ４２Ａへのバンド切替信号ＳＷ１がハイレベルからローレベルに切り替わる時のチューナのフロントエンド回路での入力インピーダンスの遷移状態を示している。時間＝１ｍｓｅｃで、バンド切替信号ＳＷ１がハイレベルからローレベルに切り替わってから、インピーダンスはステップ状ではなく、緩やか（滑らか）に遷移し、ほぼ２ｍｓｅｃの遷移時間を有している。
また、図１２は、例えば信号用スイッチ４２Ａへのバンド切替信号ＳＷ１がローレベルからハイレベルに切り替わる時のチューナのフロントエンド回路での入力インピーダンスの遷移状態を示している。この場合も、時間＝１ｍｓｅｃで、バンド切替信号ＳＷ１がローレベルからハイレベルに切り替わってから、インピーダンスはステップ状ではなく、緩やか（滑らか）に遷移し、ほぼ４ｍｓｅｃの遷移時間を有している。
［実施形態の効果］
以上説明したように、上述の実施形態によれば、図１１および図１２に示したように、チューナ２３１，２３２において、バンド切り替えをした時に遷移する入力インピーダンスが、ステップ状の急峻な遷移ではなく、連続的で緩やかな遷移特性となる。
このため、スプリッタ２２が有する出力端子間のアイソレーションが良好でない場合においても、動作している他のチューナの受信信号に対して劣化を与えることなく、チューナにおいてバンド切替動作が可能となる。
［その他の実施形態および変形例］
信号用スイッチ４２Ａ，４２Ｂ，４２Ｃに供給するバンド切替信号ＳＷ１，ＳＷ２，ＳＷ３をステップ状のものから、連続的で緩やかな変化するものに抑制する切替信号補正回路としては、上述の実施形態に限られるものではない。
例えば、ゲート制御端子４０５に供給するゲート制御電位およびドレイン制御端子４０６に供給するドレイン制御電位を、ＰＷＭ（Pulse Width Modulation）信号とし、スイッチ切替時に、そのパルス幅を連続的かつ緩やかに変化させるようにしてもよい。
なお、上述の説明においては、電界効果トランジスタは、ＭＯＳ型としたが、ＭＯＳ型にのみに限らないことは言うまでもない。
上述の実施形態では、信号処理部としてのチューナは、３個の信号用スイッチを備えるものとしたが、信号用スイッチは、１個または２個でもよく、また、４個以上であってももちろんよい。１個の信号用スイッチの場合には、信号処理部が信号分配部の出力端に対して接続されるか否かの選択となる。
また、上述の実施形態では、信号分配部の複数個の出力側に接続されるすべての信号処理部に信号用スイッチが設けられる場合のみについて説明した。しかし、全ての信号処理部に信号用スイッチが設けられる必要はなく、信号分配部の複数個の出力側の、少なくとも一つの信号処理部に信号用スイッチが設けられていれば、この発明は適用可能となる。
上述の実施形態は、テレビ放送信号の受信装置の場合に、この発明を適用した例であるが、この発明は、テレビ放送を受信する場合に限られるものではないことは言うまでもない。この発明は、信号分配部を介して、受信信号を複数個の信号処理部に供給するものであって、信号処理部が１または複数個の信号用スイッチを備える場合の全てに適用可能である。
１…フロントエンド回路、２０…制御部、２１…スプリッタ（信号分配手段）、３１，３２…インピーダンス遷移補正回路、４２Ａ，４２Ｂ，４２Ｃ…信号用スイッチ、４３Ａ、４３ｂ，４３Ｃ，４４Ａ，４４Ｂ，４４Ｃ…切替信号補正回路、４５…微小可変電流源、３１５，４３１，４３２…時定数回路、４４１，４４３…チャージポンプ回路

Claims (20)

  1. 入力信号を、複数の出力端に分配して出力する信号分配手段と、
    前記信号分配手段の前記複数の出力端のそれぞれに接続される信号処理部の複数個と、
    前記複数個の信号処理部の少なくとも一つに設けられ、前記信号分配手段からの信号の伝送路をオン・オフする１または複数の信号用スイッチと、
    前記１または複数の信号用スイッチの切替信号を発生する切替信号発生部と、
    前記切替信号により前記信号処理部の前記１または複数の信号用スイッチが切り替えられたときに、前記１または複数の信号用スイッチが切り替えられた信号処理部の入力インピーダンスが、急峻でない遷移をするように抑制するための抑制手段と、
    を備える信号処理装置。
  2. 請求項１に記載の信号処理装置において、
    前記抑制手段は、前記信号分配手段と前記信号処理部との間の信号伝送路に設けられるインピーダンス遷移補正回路からなり、
    前記インピーダンス遷移補正回路は、前記切替信号により前記信号処理部の前記１または複数の信号用スイッチが切り替えられるときに、前記信号処理部の入力インピーダンスが、急峻でない遷移をするように制御される
    信号処理装置。
  3. 請求項１に記載の信号処理装置において、
    前記抑制手段は、前記切替信号発生部からの急峻な遷移の前記切替信号を、急峻でない遷移をする切替信号に抑制して前記信号処理部の前記１または複数の信号用スイッチに供給する切替信号補正手段からなる
    信号処理装置。
  4. 請求項３に記載の信号処理装置において、
    前記切替信号補正手段は、前記切替信号の前記１または複数の信号用スイッチへの信号路に設けられる時定数回路からなる
    信号処理装置。
  5. 請求項３に記載の信号処理装置において、
    前記切替信号補正手段は、キャパシタ素子と、前記切替信号に基づいて駆動され、前記キャパシタ素子への充放電を行うチャージポンプ回路とから構成される
    信号処理装置。
  6. 請求項５に記載の信号処理装置において、
    前記切替信号補正手段を構成するチャージポンプ回路は、微小電流発生源から供給される微小電流を元に動作する
    信号処理装置。
  7. 請求項６に記載の信号処理装置において、
    前記微小電流発生源は、前記入力インピーダンスの遷移特性を可変するために、発生する前記微小電流を可変にする電流調節機能を備える
    信号処理装置。
  8. 請求項３乃至請求項７のいずれかに記載の信号処理装置において、
    前記１または複数の信号用スイッチは、電界効果トランジスタで構成されると共に、ゲート制御端子とドレイン制御端子とを備え、
    前記切替信号補正手段は、前記切替信号に基づき、前記ゲート制御端子と前記ドレイン制御端子とに相補的な制御電位を与えることで、前記１または複数の信号用スイッチをオン・オフする
    信号処理装置。
  9. 請求項１〜８のいずれかに記載の信号処理装置は、放送信号の受信装置であって、
    前記複数個の信号処理部はチューナのフロントエンド回路であって、前記信号用スイッチが設けられるフロントエンド回路は、受信信号の周波数帯域を複数に分割して、各分割周波数帯域毎に処理するようにするものであり、
    前記信号分配手段は、受信した放送信号を、複数個のチューナのフロントエンド回路に分配して供給するものであり、
    前記信号用スイッチは、前記信号分配手段からの受信信号の前記複数の周波数帯域のうちの前記信号処理部で処理する分割周波数帯域を選択するためのスイッチであり、
    前記切替信号は、前記チューナにおける選局チャンネルが、いずれの分割周波数帯域に含まれるかにより、前記信号処理部に対して自動的に生成されて供給される
    信号処理装置。
  10. 受信信号が分配されて入力される複数個の信号処理部のうちの１つの信号処理部であるフロントエンド回路であって、
    入力端を通じて入力される受信信号の伝送路をオン・オフする１または複数の信号用スイッチと、
    切替信号により、前記１または複数の信号用スイッチが切り替えられたときに、入力インピーダンスが、急峻でない遷移をするように抑制するための抑制手段と、
    を備える受信装置のフロントエンド回路。
  11. 請求項１０に記載の受信装置のフロントエンド回路において、
    前記受信信号の周波数帯域を複数に分割して、各分割周波数帯域毎に処理するようにするものであり、
    前記信号用スイッチは、前記受信信号の前記複数の周波数帯域のうちで処理する分割周波数帯域を選択するためのスイッチであり、
    前記切替信号は、選局チャンネルが、いずれの分割周波数帯域に含まれるかにより、前記信号処理部に対して自動的に生成されて供給される
    受信装置のフロントエンド回路。
  12. 請求項１０に記載の受信装置のフロントエンド回路において、
    前記抑制手段は、急峻な遷移の前記切替信号を、急峻でない遷移をする切替信号に変更して前記１または複数の信号用スイッチに供給する切替信号補正手段からなる
    受信装置のフロントエンド回路。
  13. 請求項１２に記載の受信装置のフロントエンド回路において、
    前記切替信号補正手段は、前記切替信号の前記１または複数の信号用スイッチへの信号路に設けられる時定数回路からなる
    受信装置のフロントエンド回路。
  14. 請求項１２に記載の受信装置のフロントエンド回路において、
    前記切替信号補正手段は、キャパシタ素子と、前記切替信号に基づいて駆動され、前記キャパシタ素子への充放電を行うチャージポンプ回路とから構成される
    受信装置のフロントエンド回路。
  15. 請求項１４に記載の受信装置のフロントエンド回路において、
    前記切替信号補正手段を構成するチャージポンプ回路は、微小電流発生源から供給される微小電流を元に動作する
    受信装置のフロントエンド回路。
  16. 請求項１５に記載の受信装置のフロントエンド回路において、
    前記微小電流発生源は、前記入力インピーダンスの遷移特性を可変するために、発生する前記微小電流を可変にする電流調節機能を備える
    受信装置のフロントエンド回路。
  17. 請求項１２乃至請求項１６のいずれかに記載の受信装置のフロントエンド回路において、
    前記１または複数の信号用スイッチは、電界効果トランジスタで構成されると共に、ゲート制御端子とドレイン制御端子とを備え、
    前記切替信号補正手段は、前記切替信号に基づき、前記ゲート制御端子と前記ドレイン制御端子とに相補的な制御電位を与えることで、前記１または複数の信号用スイッチをオン・オフする
    受信装置のフロントエンド回路。
  18. ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；集積回路）化されていることを特徴とする請求項１２乃至請求項１７のいずれかに記載の受信装置のフロントエンド回路。
  19. 信号伝送路をオン・オフする１または複数の信号用スイッチを備える信号処理部の複数個に、入力信号を信号分配手段により分配して供給する信号処理装置におけるスイッチ切替制御方法であって、
    制御手段が、切替信号により前記信号処理部の前記１または複数の信号用スイッチが切り替えられたときに、前記１または複数の信号用スイッチが切り替えられた信号処理部の入力インピーダンスが、急峻でない遷移をするように抑制するための抑制工程を有する
    信号処理装置におけるスイッチ切替制御方法。
  20. 受信信号が分配されて入力される複数個の信号処理部のうちの１つの信号処理部であるフロントエンド回路であって、入力端を通じて入力される受信信号の伝送路をオン・オフする１または複数の信号用スイッチと、制御手段を備えるフロントエンド回路におけるスイッチ切替制御方法であって、
    切替信号により、前記１または複数の信号用スイッチが切り替えられたときに、前記制御手段が、前記フロントエンド回路の入力インピーダンスが、急峻でない遷移をするように抑制するための抑制工程を有する
    フロントエンド回路におけるスイッチ切替制御方法。
JP2009128702A 2009-05-28 2009-05-28 信号処理装置、フロントエンド回路、信号処理装置におけるスイッチ切替制御方法、フロントエンド回路におけるスイッチ切替制御方法 Expired - Fee Related JP5287508B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009128702A JP5287508B2 (ja) 2009-05-28 2009-05-28 信号処理装置、フロントエンド回路、信号処理装置におけるスイッチ切替制御方法、フロントエンド回路におけるスイッチ切替制御方法
US12/662,638 US8896760B2 (en) 2009-05-28 2010-04-27 Signal processing device and signal processing method
EP10005135.8A EP2259427B1 (en) 2009-05-28 2010-05-17 Signal processing device and signal processing method
CN2010101845261A CN101924888B (zh) 2009-05-28 2010-05-21 信号处理设备与信号处理方法
US14/550,105 US9432609B2 (en) 2009-05-28 2014-11-21 Signal processing device and signal processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009128702A JP5287508B2 (ja) 2009-05-28 2009-05-28 信号処理装置、フロントエンド回路、信号処理装置におけるスイッチ切替制御方法、フロントエンド回路におけるスイッチ切替制御方法

Publications (3)

Publication Number Publication Date
JP2010278719A JP2010278719A (ja) 2010-12-09
JP2010278719A5 JP2010278719A5 (ja) 2012-04-12
JP5287508B2 true JP5287508B2 (ja) 2013-09-11

Family

ID=42288661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009128702A Expired - Fee Related JP5287508B2 (ja) 2009-05-28 2009-05-28 信号処理装置、フロントエンド回路、信号処理装置におけるスイッチ切替制御方法、フロントエンド回路におけるスイッチ切替制御方法

Country Status (4)

Country Link
US (2) US8896760B2 (ja)
EP (1) EP2259427B1 (ja)
JP (1) JP5287508B2 (ja)
CN (1) CN101924888B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014213741A1 (de) * 2014-07-15 2016-02-18 Micro-Epsilon Messtechnik Gmbh & Co. Kg Schaltung und Verfahren zum Ansteuern eines Wegmesssensors
WO2020195000A1 (ja) * 2019-03-27 2020-10-01 パナソニックＩｐマネジメント株式会社 信号処理装置、慣性力センサ、信号処理方法、及びプログラム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2828838C2 (de) * 1977-07-01 1983-10-20 Hitachi, Ltd., Tokyo HF-Eingangsschaltung für Fernsehempfänger
JPS5875922A (ja) * 1981-10-30 1983-05-07 Toshiba Corp 半導体スイツチ回路
US4641190A (en) * 1985-05-10 1987-02-03 Rca Corporation Muting system
JPH0770981B2 (ja) * 1991-01-14 1995-07-31 関西日本電気株式会社 パワーｍｏｓスイッチ
CN1021272C (zh) * 1991-04-09 1993-06-16 詹国华 无干扰电扇多功能控制器
JP3124879B2 (ja) * 1993-10-07 2001-01-15 株式会社フジクラ 通信線路の切換方法
JPH07234731A (ja) 1994-02-21 1995-09-05 Sony Tektronix Corp 可変電流源回路
JP3777209B2 (ja) 1995-11-14 2006-05-24 富士通株式会社 高周波スイッチ及び高周波スイッチ付き送受信装置
JP3088323B2 (ja) * 1997-02-18 2000-09-18 埼玉日本電気株式会社 Ｔｄｍａ方式無線機とシンセサイザ出力レベル調整回路
JP3381547B2 (ja) 1997-04-07 2003-03-04 三菱電機株式会社 高周波スイッチと送受信切替装置
TWI239522B (en) * 2001-07-16 2005-09-11 Hitachi Maxell Optical disk, its production method, its drive-device, and stamper used in the production of an optical disk
US7034632B2 (en) * 2004-05-12 2006-04-25 Broadcom Corporation Multi-tuner receivers with cross talk reduction
JP4241511B2 (ja) 2004-06-04 2009-03-18 日産自動車株式会社 エンジンのノック制御装置
JP2006197446A (ja) * 2005-01-17 2006-07-27 Sony Corp 受信装置
CN101243684A (zh) * 2005-08-22 2008-08-13 Nxp股份有限公司 用于接收rf信号的多调谐器设备
JP2007143031A (ja) * 2005-11-22 2007-06-07 Staf Corp アンテナ整合回路
PT2087623E (pt) * 2006-11-03 2010-10-21 Rf Magic Inc Transposição e sobreposição de frequência do sinal de satélite
US8457574B2 (en) 2007-02-16 2013-06-04 Broadcom Corporation Front-end integrated circuit for television receivers

Also Published As

Publication number Publication date
CN101924888B (zh) 2013-08-21
US20100302460A1 (en) 2010-12-02
US8896760B2 (en) 2014-11-25
JP2010278719A (ja) 2010-12-09
CN101924888A (zh) 2010-12-22
US20150131007A1 (en) 2015-05-14
EP2259427A1 (en) 2010-12-08
US9432609B2 (en) 2016-08-30
EP2259427B1 (en) 2018-04-18

Similar Documents

Publication Publication Date Title
CN101242163B (zh) 可变增益放大电路、接收器以及接收器集成电路
JP5151145B2 (ja) スイッチ回路、可変コンデンサ回路およびそのｉｃ
US7956933B2 (en) Tuner circuit and digital broadcast receiver with low distortion performance and low power consumption
JP5287508B2 (ja) 信号処理装置、フロントエンド回路、信号処理装置におけるスイッチ切替制御方法、フロントエンド回路におけるスイッチ切替制御方法
US7430404B2 (en) Tuner circuit and digital broadcast receiver with the same
JP2013247536A (ja) 信号処理装置および方法、並びに通信装置
KR20060097500A (ko) 연산증폭기
JP2844609B2 (ja) Ａｇｃ回路
JP4937375B2 (ja) 受光回路および受光回路を備える電子機器
US8649751B2 (en) Receiver
JP2008187329A (ja) 可変利得増幅回路および可変利得アンプの入力インピーダンスマッチング方法
WO2005067286A1 (en) Apparatus and method for providing automatic gain control
JP3565739B2 (ja) テレビジョンチューナ
JP2009027463A (ja) 地上波ｔｖ及びｃａｔｖ共用受信機
JP3602289B2 (ja) テレビチューナ
JPH11284537A (ja) チューナ
JP2003244007A (ja) 高周波入力回路
JPH10271401A (ja) テレビチュ−ナ及びそのテレビチュ−ナを備えたテレビ受信機
JPH09107304A (ja) 高周波信号受信装置
JP2008182534A (ja) 半導体集積回路装置
JP2005079697A (ja) 選局装置
JPH0583154A (ja) Ｉｃ化受信装置
JP2005277919A (ja) チューナ
JP2004229146A (ja) 放送波受信装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120229

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R151 Written notification of patent or utility model registration

Ref document number: 5287508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees