CN107040253B - 具有短路保护的栅极驱动器 - Google Patents

具有短路保护的栅极驱动器 Download PDF

Info

Publication number
CN107040253B
CN107040253B CN201611151884.6A CN201611151884A CN107040253B CN 107040253 B CN107040253 B CN 107040253B CN 201611151884 A CN201611151884 A CN 201611151884A CN 107040253 B CN107040253 B CN 107040253B
Authority
CN
China
Prior art keywords
pull
state
resistive
gate
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611151884.6A
Other languages
English (en)
Other versions
CN107040253A (zh
Inventor
O·穆萨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi Technologies IP Ltd
Original Assignee
Delphi Technologies IP Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delphi Technologies IP Ltd filed Critical Delphi Technologies IP Ltd
Publication of CN107040253A publication Critical patent/CN107040253A/zh
Application granted granted Critical
Publication of CN107040253B publication Critical patent/CN107040253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET

Abstract

公开了一种具有短路保护的栅极驱动器。一种用于操作场效应晶体管(12)(FET 12)的栅极驱动器(10)，包括拉低模块(16)和拉高模块(22)，可抵抗或可被保护免受由装置(10)输出的栅极(18)驱动信号的短路的损害。拉低模块(16)可操作用于将FET(12)的栅极(18)驱动到低电压(20)。拉高模块(22)包括电阻式拉高器件(24)和电流拉高器件(28)，电阻式拉高器件(24)可操作为导通状态和断开状态以经由上部电阻元件(26)将栅极(18)可切换地耦合到高电压(32)，电流拉高器件(28)与电阻式拉高器件(24)并联设置。电流拉高器件(28)可操作为导通状态和断开状态以控制施加到栅极(18)的电流源(30)。

Description

具有短路保护的栅极驱动器
技术领域
本公开总体上涉及用于操作或驱动场效应晶体管(FET)的栅极驱动器装置，并且更具体地涉及将电阻装置与限流装置并联地结合来驱动FET的栅极，并且当栅极信号短路到某一电压电位时防止不期望的操作。
背景技术
为了正确地操作场效应晶体管(FET)来控制例如内燃机的燃料喷射器或点火线圈，已经提出了利用防护和检测故障的各种方案的先进栅极驱动器。独立操作FET的多个实例的栅极驱动器的一些已知示例简单地将每个FET的栅极连接到来自栅极驱动器电源的电压。然而，如果由栅极驱动器输出的一个或多个栅极信号经历至接地电位或一些其他电源电压的强烈短路，一个或多个其他FET可被禁用，例如被困在导通状态或断开状态，这取决于短路的性质和栅极驱动器的配置。所需要的是一种如果来自栅极驱动器的栅极信号中的一个或多个短路到地电位或其他电源电压则保护栅极驱动器电源的栅极驱动器。
发明内容
根据一个实施例，提供了一种用于操作场效应晶体管(FET)的栅极驱动器装置。该装置包括拉低模块和拉高模块。拉低模块可操作用于将FET的栅极驱动到低电压。拉高模块可操作用于将FET的栅极驱动到高电压。拉高模块包括电阻式拉高器件和电流拉高器件，电阻式拉高器件可操作为导通状态和断开状态以经由上部电阻元件将栅极可切换地耦合到高电压，电流拉高器件与电阻式拉高器件并联设置。电流拉高器件可操作为导通状态和断开状态以控制施加到栅极的电流源。
根据一个实施例，提供了一种用于操作场效应晶体管(FET)的栅极驱动器装置。该装置包括拉高模块和拉低模块。拉高模块可操作用于将FET的栅极驱动到高电压。拉低模块可操作用于将FET的栅极驱动到低电压。拉低模块包括电阻式拉低器件和电流拉低器件，电阻式拉低器件可操作为导通状态和断开状态以经由下部电阻元件将栅极可切换地耦合到低电压，电流拉低器件与电阻式拉低器件并联设置。电流拉低器件可操作为导通状态和断开状态以控制施加到栅极的电流吸收器。
通过阅读以下仅通过非限制性的方式给出的示例优选实施例的详细描述，并且参照附图，其他特征和优点将更加显而易见。
附图说明
本发明将参照附图通过示例的方式进行描述，其中：
图1是根据一个实施例的栅极驱动器的示意图；
图2是根据一个实施例的存在于图1的栅极驱动器中的信号的示图；以及
图3是根据一个实施例的栅极驱动器的另一种配置。
具体实施方式
图1示出了栅极驱动器装置10的非限制性示例，以下称为装置10。装置10有利地非常适合用于操作场效应晶体管12，以下称为FET 12。FET 12可以用于控制电功率(B+，GND)施加到电力负载14，诸如燃料喷射器、螺线管、或其他机电装置。虽然在图1中所示的非限制性示例仅示出了FET 12的单一实例，但是可以预期的是，装置10可以包括多个图1所示的电路，使得多个FET可以被单独且独立地操作。当装置10被配置为独立地操作FET 12的多个实例时，由本文所述的短路保护所提供的益处是特别有利的。本领域技术人员将认识到的是，装置10优选是集成电路的形式，但是这不是要求的。
装置10可以包括输入端(图1中未示出，参见图3)，其被配置用于接收来自例如通用微处理器或其他内置逻辑(未示出)的控制信号。本领域技术人员还将认识到的是，装置10可以包括电荷泵以提供必要的电压以便于操作装置10内的各种开关装置(诸如金属氧化物半导体FET(MOSFET))，并且可以连接到装置10外部的一个或多个电部件，例如电容或电阻。虽然装置10和FET 12的组合被示出配置为作为所谓的低侧驱动器进行操作，但是可以预期的是，本文所提出的教导也适用于高侧驱动器配置。
一般地，装置10包括拉低模块(pull-down-block)16和拉高模块(pull-up-block)22，所述拉低模块16可操作用于将FET 12的栅极18驱动到低电压20，例如地电位(GND＝0伏)，所述拉高模块22可操作用于将FET 12的栅极18驱动到高电压32，例如信号电源电压(VCC＝5伏)。如将在下面更详细地说明，出于两个原因，本文所述的装置10是对现有技术的改进。首先，如果连接到栅极18的装置10的输出端意外地或非预期地短路到某一电压电位(诸如，GND、B+)或任何其他低源电阻电压，装置10则防止过量电流进入装置10或从装置10离开。通过当装置10的一个或多个输出端(仅示出一个)短路到例如地电位(GND)时防止过量的电流消耗，那么独立于FET 12由装置10控制或操作的其他FET(未示出)将不受影响，因为VCC没有由于短路而被拉低。此外，虽然所示的拉高模块22和拉低模块16具有类似的配置，但是可以预期的是，在某些情况下，拉高模块22和拉低模块16中的仅一个可能需要具有限流特征，这将进行更详细地描述。其次，装置10极大地增强了检测栅极18处的故障条件的能力，因为对于大部分开关周期，装置10的输出电阻相比于典型的短路的电阻较高，如将在后面进行描述。
拉高模块22可以包括电阻式拉高器件(resistive-pull-up)24(SW1)，所述电阻式拉高器件24(SW1)可操作为导通状态和断开状态以经由上部电阻元件26将栅极18可切换地耦合到高电压32，所述上部电阻元件26是电阻式拉高器件24的一部分。电阻式拉高器件24可以是具有导通电阻Rds(导通)的MOSFET，该导通电阻等于上部电阻元件的期望值，例如2欧姆(2Ω)。可替代地，上部电阻元件26可以是连接到开关SW1的单独电阻部件(未示出)，其中开关SW1的导通电阻远小于单独电阻部件的电阻值。上述限流特征由电流拉高器件(current-pull-up)28来提供，所述电流拉高器件28与电阻式拉高器件24并联设置。电流拉高器件28可类似地操作为导通状态和断开状态以控制施加到栅极18的电流源30。在所示的非限制性示例中，电流源30通过开关SW3选择性地连接到栅极18。可替代地，电流源30可以由可变电流源来提供，所述可变电流源可选择性地操作为从零电流(即，开路)到期望的电流值(例如1毫安(1mA))。
图2示出了存在于装置10中的信号的非限制性示例，现在将用于进一步说明当栅极18短路到某电压时，装置10如何防止装置10的不期望的操作，特别是当FET的多个实例由多个图1所示的栅极驱动电路的实例进行操作时。在时刻T1，开关SW1和开关SW3都从断开状态(即，打开状态)操作或转变到导通状态(即，闭合状态)。最初，电阻式拉高器件24的较低电阻快速地充电FET 12的栅极18，以将FET 12从断开状态较快地操作到导通状态。虽然图2示出了拉高模块22同时将电阻式拉高器件24从断开状态操作到导通状态以及将电流拉高器件28从断开状态操作到导通状态(即在同一时刻或瞬间(T1))，可以预期的是，SW3的操作可被延迟。也就是说，电阻式拉高器件24和电流拉高器件28在同一瞬间从断开状态操作到导通状态不是必须的。
一旦在时刻T1后已经过去足够的时间以使得FET 12被完全接通(即，被完全增强(enhanced))，栅极18经由电阻式拉高器件24与高电压32的连接就可以被断开，但是电流拉高器件28保持接通以保持FET 12完全增强。通过断开电流拉高器件28，如果栅极18短路到地电位，那么短路将不会朝向地电位拉低高电压。此外，如果栅极18短路到地电位，拉高模块22将不会被流过电阻式拉高器件24的过量电流损坏。也就是说，当拉高模块22将栅极18驱动到高电压32时，电阻式拉高器件24从断开状态操作到导通状态，电流拉高器件28从断开状态操作到导通状态，并且在电阻式拉高器件24从断开状态操作到导通状态后的导通间隔42(T2-T1)之后，电阻式拉高器件24操作到断开状态，同时电流拉高器件28保持在导通状态。
在此参照图1，类似于拉高模块22，拉低模块16可以包括电阻式拉低器件34，所述电阻式拉低器件34可操作为导通状态和断开状态以经由下部电阻元件36将栅极18可切换地耦合到低电压20，并且电流拉低器件38与电阻式拉低器件34并联设置。电流拉低器件38可类似地操作为导通状态和断开状态以控制施加到栅极18的电流吸收器(current sink)40。电阻式拉低器件34和电流拉低器件38可以包括用于SW2和SW4的MOSFET，并且以其他方式配置为类似于拉高模块22中的对应特征。同样类似于拉高模块22，当拉低模块16将栅极18驱动到低电压20时，电阻式拉低器件34从断开状态操作到导通状态，电流拉低器件38从断开状态操作到导通状态，并且在电阻式拉低器件34从断开状态操作到导通状态后的断开间隔44(T4-T3)之后，电阻式拉低器件34操作到断开状态，同时电流拉低器件38保持在导通状态。
在一个实施例中，拉低模块16同时将电阻式拉低器件34从断开状态操作到导通状态以及将电流拉低器件38从断开状态操作到导通状态(即在同一时刻或瞬间)。可替代地，正如上面对拉高模块22所建议的，拉低模块16可以被配置为延迟将开关SW4操作到闭合状态，直到开关SW2闭合后再立即闭合开关SW4。
图3示出了装置10的非限制示例的进一步细节。在该示例中，所示的电阻式拉高器件24和电阻式拉低器件34都是MOSFET，其中导通电阻Rds(导通)等于期望值，例如2欧姆(2Ω)。电阻式拉高器件24是P沟道MOSFET，因此由P沟道驱动器(PCH驱动器)来驱动。电阻式拉低器件34是N通道MOSFET，因此由N沟道驱动器(NCH驱动器)来驱动。
因此，提供了用于操作场效应晶体管(FET)的栅极驱动装置(装置10)。通过在高电流模式下经由电阻式拉高器件24或电阻式拉低器件34仅在预定时间间隔(T2-T1或T4-T3)内操作栅极驱动电路，可以避免FET 12的多个实例的短路型损伤和/或不期望的操作(即，闭锁)，以及提升检测这种故障的能力。例如，如果在整个导通周期(T3-T1)或(T5-T3)内装置10的导通电阻保持在2欧姆，那么如果例如在FET 12的栅极18处发生48欧姆电阻短路到地电位，同时装置10试图将FET 12的栅极拉到VCC(例如，+5伏)，那么装置10将仍能够将栅极18电压拉到+5V电源的200毫伏范围内，同时从电源VCC吸引100毫安的电流。因此，需要准确的故障检测电路以便系统来确定已经发生故障。此外，电源以及栅极驱动器(装置10)的电阻式拉高器件24和电阻式拉低器件34将需要被额定为供应并且承受这种功率消耗，而不使电源崩溃或维持对装置10的永久损坏。然而，将导通间隔42(T2-T1)和断开间隔44(T4-T3)限制到完全充电FET 12的栅极所需的预定量，这减少短路情况下的功率消耗量，同时增加使用相对简单的故障检测电路来检测到短路发生时的故障的可能性。
虽然已经参照其优选实施例对本发明进行了描述，但是这不是为了限制，而仅限于所附权利要求书所记载的范围。

Claims (7)

1.一种用于操作场效应晶体管(12)(FET 12)的栅极驱动器装置(10)，所述装置(10)包括：
拉低模块(16)，其可操作用于将FET(12)的栅极(18)驱动到低电压(20)；以及
拉高模块(22)，其可操作用于将所述FET(12)的栅极(18)驱动到高电压(32)，其中所述拉高模块(22)包括电阻式拉高器件(24)和电流拉高器件(28)，所述电阻式拉高器件(24)可操作为导通状态和断开状态以经由上部电阻元件(26)将所述栅极(18)可切换地耦合到所述高电压(32)，所述电流拉高器件(28)与所述电阻式拉高器件(24)并联设置，其中所述电流拉高器件(28)可操作为导通状态和断开状态以控制施加到所述栅极(18)的电流源(30)，
其中，当所述拉高模块(22)将所述栅极(18)驱动到高电压(32)时，所述电阻式拉高器件(24)从所述断开状态操作到所述导通状态，所述电流拉高器件(28)从所述断开状态操作到所述导通状态，并且随后在所述电阻式拉高器件(24)从所述断开状态操作到所述导通状态后的导通间隔(42)之后，所述电阻式拉高器件(24)操作到所述断开状态，同时所述电流拉高器件(28)保持在导通状态。
2.根据权利要求1所述的装置(10)，其中所述拉高模块(22)同时将所述电阻式拉高器件(24)从断开状态操作到导通状态以及将所述电流拉高器件(28)从断开状态操作到导通状态。
3.根据权利要求1所述的装置(10)，其中所述拉低模块(16)包括电阻式拉低器件(34)和电流拉低器件(38)，所述电阻式拉低器件(34)可操作为导通状态和断开状态以经由下部电阻元件(36)将所述栅极(18)可切换地耦合到低电压(20)，所述电流拉低器件(38)与所述电阻式拉低器件(34)并联设置，其中所述电流拉低器件(38)可操作为导通状态和断开状态以控制施加到所述栅极(18)的电流吸收器(40)。
4.根据权利要求3所述的装置(10)，其中，当所述拉低模块(16)将所述栅极(18)驱动到低电压(20)时，所述电阻式拉低器件(34)从断开状态操作到导通状态，所述电流拉低器件(38)从断开状态操作到导通状态，并且随后在所述电阻式拉低器件(34)从断开状态操作到导通状态后的断开间隔(44)之后，所述电阻式拉低器件(34)操作到断开状态，同时所述电流拉低器件(38)保持在导通状态。
5.根据权利要求4所述的装置(10)，其中所述拉低模块(16)同时将所述电阻式拉低器件(34)从断开状态操作到导通状态，以及将所述电流拉低器件(38)从断开状态操作到导通状态。
6.根据权利要求3所述的装置(10)，其中，当所述拉高模块(22)将所述栅极(18)驱动到高电压(32)时，所述电阻式拉高器件(24)从断开状态操作到导通状态，同时所述电流拉高器件(28)从断开状态操作到导通状态，并且随后在所述电阻式拉高器件(24)从断开状态操作到导通状态后的导通间隔(42)之后，所述电阻式拉高器件(24)操作到断开状态，同时所述电流拉高器件(28)保持在导通状态，并且其中，当所述拉低模块(16)将所述栅极(18)驱动到低电压(20)时，所述电阻式拉低器件(34)从断开状态操作到导通状态，同时所述电流拉低器件(38)从断开状态操作到导通状态，并且随后在所述电阻式拉低器件(34)从断开状态操作到导通状态后的断开间隔(44)之后，所述电阻式拉低器件(34)操作到断开状态，同时所述电流拉低器件(38)保持在导通状态。
7.一种用于操作场效应晶体管(12)(FET 12)的栅极驱动器装置(10)，所述装置(10)包括：
拉高模块(22)，其可操作用于将FET(12)的栅极(18)驱动到高电压(32)；以及
拉低模块(16)，其可操作用于将所述FET(12)的栅极(18)驱动到低电压(20)，其中所述拉低模块(16)包括电阻式拉低器件(34)和电流拉低器件(38)，所述电阻式拉低器件(34)可操作为导通状态和断开状态以经由下部电阻元件(36)将所述栅极(18)可切换地耦合到低电压(20)，所述电流拉低器件(38)与所述电阻式拉低器件(34)并联设置，其中所述电流拉低器件(38)可操作为导通状态和断开状态以控制施加到所述栅极(18)的电流吸收器(40)，
其中，当所述拉低模块(16)将所述栅极(18)驱动到低电压(20)时，所述电阻式拉低器件(34)从断开状态操作到导通状态，所述电流拉低器件(38)从断开状态操作到导通状态，并且随后在所述电阻式拉低器件(34)从断开状态操作到导通状态后的断开间隔(44)之后，所述电阻式拉低器件(34)操作到断开状态，同时所述电流拉低器件(38)保持在导通状态。
CN201611151884.6A 2015-11-11 2016-09-20 具有短路保护的栅极驱动器 Active CN107040253B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/938,115 2015-11-11
US14/938,115 US9590609B1 (en) 2015-11-11 2015-11-11 Gate driver with short circuit protection

Publications (2)

Publication Number Publication Date
CN107040253A CN107040253A (zh) 2017-08-11
CN107040253B true CN107040253B (zh) 2021-12-17

Family

ID=57208100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611151884.6A Active CN107040253B (zh) 2015-11-11 2016-09-20 具有短路保护的栅极驱动器

Country Status (3)

Country Link
US (1) US9590609B1 (zh)
EP (1) EP3168991A1 (zh)
CN (1) CN107040253B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756720B2 (en) * 2016-10-17 2020-08-25 Infineon Technologies Ag Driver circuit for electronic switch
JP6889047B2 (ja) * 2017-06-30 2021-06-18 ローム株式会社 スイッチング制御回路
FR3083931B1 (fr) * 2018-07-10 2020-06-19 Continental Automotive France Procede de controle d'un module de pilotage d'un transistor
US10897250B2 (en) * 2018-11-16 2021-01-19 Transportation Ip Holdings, Llc Systems and methods for controlling dynamic avalanche in switching devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0420582A3 (en) * 1989-09-29 1992-01-08 Kabushiki Kaisha Toshiba Drive circuit for a semiconductor device
US6466080B2 (en) * 2000-10-10 2002-10-15 Fujitsu Limited Constant current driver circuit
CN101587688A (zh) * 2008-05-19 2009-11-25 联咏科技股份有限公司 电源顺序控制电路及所应用的栅极驱动器与液晶显示面板
CN104065252A (zh) * 2013-03-20 2014-09-24 三星电机株式会社 栅极驱动装置及具有栅极驱动装置的换流器
CN104732945A (zh) * 2015-04-09 2015-06-24 京东方科技集团股份有限公司 移位寄存器及驱动方法、阵列基板栅极驱动装置、显示面板
US9148146B1 (en) * 2010-11-03 2015-09-29 Pmc-Sierra, Inc. Scalable high-swing transmitter with rise and/or fall time mismatch compensation

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045590A (ja) * 2003-07-23 2005-02-17 Mitsubishi Electric Corp 半導体装置
US7071740B2 (en) * 2003-12-30 2006-07-04 Texas Instruments Incorporated Current limiting circuit for high-speed low-side driver outputs
TWI258261B (en) * 2004-05-18 2006-07-11 Richtek Techohnology Corp JFET driving circuit applied to DC/DC converter and method thereof
US7075343B2 (en) * 2004-12-07 2006-07-11 Analog Devices, Inc. Self-timed switching regulator pre-driver
DE102005028128B3 (de) * 2005-06-10 2006-09-14 Atmel Germany Gmbh Integrierter Schaltkreis
JP5138287B2 (ja) 2007-06-27 2013-02-06 三菱電機株式会社 ゲート駆動装置
CA2759210A1 (en) * 2009-05-11 2010-11-18 Ss Sc Ip, Llc Gate driver for enhancement-mode and depletion-mode wide bandgap semiconductor jfets
EP2437134B1 (en) * 2010-10-01 2013-07-31 STMicroelectronics (Rousset) SAS Low electromagnetic emission driver
US8633755B2 (en) 2010-11-22 2014-01-21 Denso Corporation Load driver with constant current variable structure
US8497714B2 (en) * 2011-01-14 2013-07-30 Infineon Technologies Austria Ag System and method for driving a switch transistor
JP5477407B2 (ja) 2012-02-16 2014-04-23 株式会社デンソー ゲート駆動回路
JP5862434B2 (ja) 2012-04-10 2016-02-16 富士電機株式会社 パワートランジスタの駆動回路
JP5961042B2 (ja) * 2012-05-28 2016-08-02 ローム株式会社 ブリッジ出力回路およびそれを用いたモータ駆動装置、電子機器
US8779807B2 (en) * 2012-08-27 2014-07-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Method, system, and apparatus for efficiently driving a transistor with a booster in voltage supply
US9978862B2 (en) * 2013-04-30 2018-05-22 Infineon Technologies Austria Ag Power transistor with at least partially integrated driver stage
JP6187904B2 (ja) * 2013-06-11 2017-08-30 ローム株式会社 電子回路
US9397658B2 (en) * 2014-06-25 2016-07-19 Freescale Semiconductor, Inc. Gate drive circuit and a method for controlling a power transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0420582A3 (en) * 1989-09-29 1992-01-08 Kabushiki Kaisha Toshiba Drive circuit for a semiconductor device
US6466080B2 (en) * 2000-10-10 2002-10-15 Fujitsu Limited Constant current driver circuit
CN101587688A (zh) * 2008-05-19 2009-11-25 联咏科技股份有限公司 电源顺序控制电路及所应用的栅极驱动器与液晶显示面板
US9148146B1 (en) * 2010-11-03 2015-09-29 Pmc-Sierra, Inc. Scalable high-swing transmitter with rise and/or fall time mismatch compensation
CN104065252A (zh) * 2013-03-20 2014-09-24 三星电机株式会社 栅极驱动装置及具有栅极驱动装置的换流器
CN104732945A (zh) * 2015-04-09 2015-06-24 京东方科技集团股份有限公司 移位寄存器及驱动方法、阵列基板栅极驱动装置、显示面板

Also Published As

Publication number Publication date
EP3168991A1 (en) 2017-05-17
US9590609B1 (en) 2017-03-07
CN107040253A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
JP5315026B2 (ja) 半導体装置
CN107040253B (zh) 具有短路保护的栅极驱动器
JP4895623B2 (ja) 電力供給制御装置
US20110187439A1 (en) Output circuit
US9722593B2 (en) Gate driver circuit
US9871440B2 (en) Internal power supply circuit and semiconductor device
CN110829375B (zh) 具有改进反向极性保护功能的电源输入电路
US20200028503A1 (en) Semiconductor device and electronic control device
US10411638B2 (en) Semiconductor integrated circuit
US10103539B2 (en) Semiconductor device and current limiting method
JP7095388B2 (ja) トーテムポール回路用駆動装置
US9444446B2 (en) Switching control circuit for target switching element
US7724047B2 (en) Semiconductor integrated circuit driving external FET and power supply incorporating the same
JP2007027465A (ja) リニアソレノイドの駆動回路
WO2018069123A1 (en) A circuit protection arrangement
US20130049847A1 (en) Bootstrapping techniques for control of cmos transistor switches
US10756729B2 (en) Electronic relay device
JP4895624B2 (ja) 電力供給制御装置
CN112119589A (zh) 用于控制p沟道mosfet的驱动器电路和包括其的控制装置
JP6314823B2 (ja) 開閉用スイッチング素子の駆動回路及び開閉用スイッチング素子の駆動装置
JP4133563B2 (ja) 電圧駆動素子の駆動回路
JP7207196B2 (ja) インジェクタ駆動回路
JP7234868B2 (ja) 半導体素子駆動回路
JP7119654B2 (ja) 負荷駆動装置
JP2010081020A (ja) スイッチング制御回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200414

Address after: Babado J San Michaele

Applicant after: DELPHI TECHNOLOGIES IP Ltd.

Address before: Michigan state

Applicant before: Delphi Technologies, Inc.

GR01 Patent grant
GR01 Patent grant