JP4133563B2 - 電圧駆動素子の駆動回路 - Google Patents
電圧駆動素子の駆動回路 Download PDFInfo
- Publication number
- JP4133563B2 JP4133563B2 JP2003131562A JP2003131562A JP4133563B2 JP 4133563 B2 JP4133563 B2 JP 4133563B2 JP 2003131562 A JP2003131562 A JP 2003131562A JP 2003131562 A JP2003131562 A JP 2003131562A JP 4133563 B2 JP4133563 B2 JP 4133563B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- drive
- transistor
- driving element
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、電圧駆動素子の駆動回路に係り、特に電圧駆動素子のスイッチング速度の低下防止に関する。
【０００２】
【従来の技術】
図２に従来の電圧駆動素子の駆動回路を示す。モータ等の負荷１が負荷用電源２に接続されると共に負荷１に電圧駆動素子３が接続されており、この電圧駆動素子３のゲート端子に駆動回路が接続されている。駆動回路は、駆動用電源４に抵抗Ｒ１、駆動用のｐチャネル形トランジスタＴｒ１、駆動用のｎチャネル形トランジスタＴｒ２及び抵抗Ｒ２が順次直列に接続された構成を有し、トランジスタＴｒ１及びＴｒ２のドレイン端子に電圧駆動素子３のゲート端子が接続されている。
【０００３】
トランジスタＴｒ１及びＴｒ２のゲート端子にそれぞれ入力信号を入力してトランジスタＴｒ１をオンさせると共にトランジスタＴｒ２をオフさせると、駆動用電源４から抵抗Ｒ１及びトランジスタＴｒ１を介して電圧駆動素子３のゲート−ソース間の容量が充電される。そして、電圧駆動素子３のゲート−ソース間電圧がしきい値を超えると、電圧駆動素子３はターンオンし、負荷用電源２から負荷１及び電圧駆動素子３を通って電流が流れ、負荷１が運転される。
【０００４】
ところが、電圧駆動素子３のソース端子に接続された配線等のインダクタンス成分Ｌ１が無視できない場合には、このインダクタンス成分Ｌ１を流れる電流の変化率に応じてインダクタンス成分Ｌ１の両端に発生する電圧の影響により電圧駆動素子３の充電電流が低下するため、電圧駆動素子３のターンオンが遅くなるという現象が生じてしまう。さらに、インダクタンス成分Ｌ１の両端の発生電圧が大きいと、ゲート−ソース間の電圧が下がり、オンしかかった電圧駆動素子３が再びオフしてしまう。
【０００５】
特許文献１には、複数のＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等の電圧駆動素子を並列接続した場合に、素子毎のスイッチング速度のバラツキに起因した並列接続効果の低減を改善するために、複数の電圧駆動素子のゲート端子間にコンデンサと抵抗を直列に接続した駆動回路が開示されている。各電圧駆動素子に同時にゲート電流を流してターンオンさせる際に、スイッチング速度の速い電圧駆動素子のゲート端子からコンデンサと抵抗を介してスイッチング速度の遅い電圧駆動素子のゲート端子にゲート電流をバイパスさせ、これによりスイッチング速度のバラツキの緩和を図っている。
【０００６】
【特許文献１】
実開平５−４８４３４号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、電圧駆動素子のソース端子に接続されたインダクタンス成分に起因するスイッチング速度の低下については、上記の特許文献１の駆動回路でも対処することができない。
【０００８】
この発明はこのような問題点を解消するためになされたもので、電圧駆動素子のソース端子に接続されたインダクタンス成分が存在してもスイッチング速度を低下させることなくターンオンさせることができる電圧駆動素子の駆動回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る電圧駆動素子の駆動回路は、駆動電源からの電力により電圧駆動素子のゲート端子とソース端子との間の容量を充電してターンオンさせる駆動回路であって、オンすることによって電圧駆動素子をターンオンさせる、第１の駆動用トランジスタと、オンすることによって電圧駆動素子をターンオフさせる、第２の駆動用トランジスタと、電圧駆動素子のソース端子と前記第１の駆動用トランジスタのソース端子との間に直列に接続されたコンデンサと抵抗とを備えたものである。
【００１０】
【発明の実施の形態】
以下、この発明の実施の形態を添付図面に基づいて説明する。
図１にこの発明の実施の形態に係る電圧駆動素子の駆動回路の構成を示す。負荷用電源２にモータ等の負荷１と電圧駆動素子３とが互いに直列に接続され、電圧駆動素子３のゲート端子及びソース端子にこの実施の形態に係る駆動回路が接続されている。駆動回路は、駆動用電源４に順次直列に接続された抵抗Ｒ１、駆動用のｐチャネル形トランジスタＴｒ１、駆動用のｎチャネル形トランジスタＴｒ２及び抵抗Ｒ２を有しており、トランジスタＴｒ１及びＴｒ２のドレイン端子に電圧駆動素子３のゲート端子が接続されている。さらに、電圧駆動素子３のソース端子と駆動用トランジスタＴｒ１のソース端子との間にコンデンサＣ１と抵抗Ｒ３が直列に接続されている。
【００１１】
次に、この実施の形態の動作について説明する。コンデンサＣ１と抵抗Ｒ３の直列接続は、抵抗Ｒ１を介して駆動用電源４の両端間に接続されているため、駆動用のトランジスタＴｒ１がオフしているときには、コンデンサＣ１が駆動用電源４により充電された状態となっている。
ここで、駆動用のトランジスタＴｒ１及びＴｒ２のゲート端子にそれぞれ入力信号を入力してトランジスタＴｒ１をオンさせると共にトランジスタＴｒ２をオフさせると、図１に矢印で示されるように、既に充電状態にあるコンデンサＣ１から抵抗Ｒ３及びトランジスタＴｒ１を介して電圧駆動素子３のゲート端子へ電流が流れる。なお、このときの電流は、コンデンサＣ１、抵抗Ｒ３及び電圧駆動素子３のゲート−ソース間容量等により決定される時定数に従って流れる。これにより、電圧駆動素子３のゲート−ソース間の容量が充電され、このゲート−ソース間電圧がしきい値を超えたところで電圧駆動素子３はターンオンし、負荷用電源２から負荷１に電流が流れて負荷１の運転が開始される。
【００１２】
コンデンサＣ１は電圧駆動素子３のソース端子から分岐してトランジスタＴｒ１のソース端子との間に接続されているので、コンデンサＣ１の蓄積電荷は、電圧駆動素子３のソース端子とグラウンドとの間に接続された配線等のインダクタンス成分Ｌ１の両端間電圧には何ら影響を受けない。従って、インダクタンス成分Ｌ１が無視できない場合であっても、電圧駆動素子３のゲート−ソース間の容量はコンデンサＣ１の蓄積電荷によって迅速に充電され、電圧駆動素子３がターンオンすることとなる。すなわち、電圧駆動素子３のソース端子に接続されたインダクタンス成分Ｌ１に起因する電圧駆動素子３のスイッチング速度の低下を防止することができる。
【００１３】
その後、トランジスタＴｒ１及びＴｒ２のゲート端子にそれぞれ入力される入力信号を変化させてトランジスタＴｒ１をオフさせると共にトランジスタＴｒ２をオンさせると、電圧駆動素子３のゲート−ソース間の容量に蓄積されていた電荷がトランジスタＴｒ２及び抵抗Ｒ２を介して流れることにより放電され、電圧駆動素子３がターンオフする。これにより、負荷用電源２から負荷１に流れていた電流が停止される。
また、トランジスタＴｒ１をオフすることにより、コンデンサＣ１が駆動用電源４により充電され、次の電圧駆動素子３のターンオンに備える状態となる。
【００１４】
なお、図１では、電圧駆動素子３としてＦＥＴ（電界効果トランジスタ）を示したが、これに限るものではなく、この発明は、例えばＩＧＢＴ等の駆動回路としても同様に適用することができる。
また、駆動用のトランジスタＴｒ１及びＴｒ２としては、ＦＥＴの他、バイポーラトランジスタを使用することもできる。
【００１５】
【発明の効果】
以上説明したように、この発明によれば、電圧駆動素子のソース端子と駆動電源との間にコンデンサと抵抗とを直列に接続したので、電圧駆動素子のソース端子に接続された配線等のインダクタンス成分が無視できない場合であっても、電圧駆動素子のゲート−ソース間の容量はコンデンサの蓄積電荷によって迅速に充電され、スイッチング速度の低下が防止される。
【図面の簡単な説明】
【図１】 この発明の実施の形態に係る電圧駆動素子の駆動回路の構成を示す回路図である。
【図２】 従来の電圧駆動素子の駆動回路の構成を示す回路図である。
【符号の説明】
１ 負荷、２ 負荷用電源、３ 電圧駆動素子、４ 駆動用電源、Ｔｒ１，Ｔｒ２ 駆動用トランジスタ、Ｃ１ コンデンサ、Ｒ１〜Ｒ３ 抵抗、Ｌ１ インダクタンス成分。
【発明の属する技術分野】
この発明は、電圧駆動素子の駆動回路に係り、特に電圧駆動素子のスイッチング速度の低下防止に関する。
【０００２】
【従来の技術】
図２に従来の電圧駆動素子の駆動回路を示す。モータ等の負荷１が負荷用電源２に接続されると共に負荷１に電圧駆動素子３が接続されており、この電圧駆動素子３のゲート端子に駆動回路が接続されている。駆動回路は、駆動用電源４に抵抗Ｒ１、駆動用のｐチャネル形トランジスタＴｒ１、駆動用のｎチャネル形トランジスタＴｒ２及び抵抗Ｒ２が順次直列に接続された構成を有し、トランジスタＴｒ１及びＴｒ２のドレイン端子に電圧駆動素子３のゲート端子が接続されている。
【０００３】
トランジスタＴｒ１及びＴｒ２のゲート端子にそれぞれ入力信号を入力してトランジスタＴｒ１をオンさせると共にトランジスタＴｒ２をオフさせると、駆動用電源４から抵抗Ｒ１及びトランジスタＴｒ１を介して電圧駆動素子３のゲート−ソース間の容量が充電される。そして、電圧駆動素子３のゲート−ソース間電圧がしきい値を超えると、電圧駆動素子３はターンオンし、負荷用電源２から負荷１及び電圧駆動素子３を通って電流が流れ、負荷１が運転される。
【０００４】
ところが、電圧駆動素子３のソース端子に接続された配線等のインダクタンス成分Ｌ１が無視できない場合には、このインダクタンス成分Ｌ１を流れる電流の変化率に応じてインダクタンス成分Ｌ１の両端に発生する電圧の影響により電圧駆動素子３の充電電流が低下するため、電圧駆動素子３のターンオンが遅くなるという現象が生じてしまう。さらに、インダクタンス成分Ｌ１の両端の発生電圧が大きいと、ゲート−ソース間の電圧が下がり、オンしかかった電圧駆動素子３が再びオフしてしまう。
【０００５】
特許文献１には、複数のＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等の電圧駆動素子を並列接続した場合に、素子毎のスイッチング速度のバラツキに起因した並列接続効果の低減を改善するために、複数の電圧駆動素子のゲート端子間にコンデンサと抵抗を直列に接続した駆動回路が開示されている。各電圧駆動素子に同時にゲート電流を流してターンオンさせる際に、スイッチング速度の速い電圧駆動素子のゲート端子からコンデンサと抵抗を介してスイッチング速度の遅い電圧駆動素子のゲート端子にゲート電流をバイパスさせ、これによりスイッチング速度のバラツキの緩和を図っている。
【０００６】
【特許文献１】
実開平５−４８４３４号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、電圧駆動素子のソース端子に接続されたインダクタンス成分に起因するスイッチング速度の低下については、上記の特許文献１の駆動回路でも対処することができない。
【０００８】
この発明はこのような問題点を解消するためになされたもので、電圧駆動素子のソース端子に接続されたインダクタンス成分が存在してもスイッチング速度を低下させることなくターンオンさせることができる電圧駆動素子の駆動回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る電圧駆動素子の駆動回路は、駆動電源からの電力により電圧駆動素子のゲート端子とソース端子との間の容量を充電してターンオンさせる駆動回路であって、オンすることによって電圧駆動素子をターンオンさせる、第１の駆動用トランジスタと、オンすることによって電圧駆動素子をターンオフさせる、第２の駆動用トランジスタと、電圧駆動素子のソース端子と前記第１の駆動用トランジスタのソース端子との間に直列に接続されたコンデンサと抵抗とを備えたものである。
【００１０】
【発明の実施の形態】
以下、この発明の実施の形態を添付図面に基づいて説明する。
図１にこの発明の実施の形態に係る電圧駆動素子の駆動回路の構成を示す。負荷用電源２にモータ等の負荷１と電圧駆動素子３とが互いに直列に接続され、電圧駆動素子３のゲート端子及びソース端子にこの実施の形態に係る駆動回路が接続されている。駆動回路は、駆動用電源４に順次直列に接続された抵抗Ｒ１、駆動用のｐチャネル形トランジスタＴｒ１、駆動用のｎチャネル形トランジスタＴｒ２及び抵抗Ｒ２を有しており、トランジスタＴｒ１及びＴｒ２のドレイン端子に電圧駆動素子３のゲート端子が接続されている。さらに、電圧駆動素子３のソース端子と駆動用トランジスタＴｒ１のソース端子との間にコンデンサＣ１と抵抗Ｒ３が直列に接続されている。
【００１１】
次に、この実施の形態の動作について説明する。コンデンサＣ１と抵抗Ｒ３の直列接続は、抵抗Ｒ１を介して駆動用電源４の両端間に接続されているため、駆動用のトランジスタＴｒ１がオフしているときには、コンデンサＣ１が駆動用電源４により充電された状態となっている。
ここで、駆動用のトランジスタＴｒ１及びＴｒ２のゲート端子にそれぞれ入力信号を入力してトランジスタＴｒ１をオンさせると共にトランジスタＴｒ２をオフさせると、図１に矢印で示されるように、既に充電状態にあるコンデンサＣ１から抵抗Ｒ３及びトランジスタＴｒ１を介して電圧駆動素子３のゲート端子へ電流が流れる。なお、このときの電流は、コンデンサＣ１、抵抗Ｒ３及び電圧駆動素子３のゲート−ソース間容量等により決定される時定数に従って流れる。これにより、電圧駆動素子３のゲート−ソース間の容量が充電され、このゲート−ソース間電圧がしきい値を超えたところで電圧駆動素子３はターンオンし、負荷用電源２から負荷１に電流が流れて負荷１の運転が開始される。
【００１２】
コンデンサＣ１は電圧駆動素子３のソース端子から分岐してトランジスタＴｒ１のソース端子との間に接続されているので、コンデンサＣ１の蓄積電荷は、電圧駆動素子３のソース端子とグラウンドとの間に接続された配線等のインダクタンス成分Ｌ１の両端間電圧には何ら影響を受けない。従って、インダクタンス成分Ｌ１が無視できない場合であっても、電圧駆動素子３のゲート−ソース間の容量はコンデンサＣ１の蓄積電荷によって迅速に充電され、電圧駆動素子３がターンオンすることとなる。すなわち、電圧駆動素子３のソース端子に接続されたインダクタンス成分Ｌ１に起因する電圧駆動素子３のスイッチング速度の低下を防止することができる。
【００１３】
その後、トランジスタＴｒ１及びＴｒ２のゲート端子にそれぞれ入力される入力信号を変化させてトランジスタＴｒ１をオフさせると共にトランジスタＴｒ２をオンさせると、電圧駆動素子３のゲート−ソース間の容量に蓄積されていた電荷がトランジスタＴｒ２及び抵抗Ｒ２を介して流れることにより放電され、電圧駆動素子３がターンオフする。これにより、負荷用電源２から負荷１に流れていた電流が停止される。
また、トランジスタＴｒ１をオフすることにより、コンデンサＣ１が駆動用電源４により充電され、次の電圧駆動素子３のターンオンに備える状態となる。
【００１４】
なお、図１では、電圧駆動素子３としてＦＥＴ（電界効果トランジスタ）を示したが、これに限るものではなく、この発明は、例えばＩＧＢＴ等の駆動回路としても同様に適用することができる。
また、駆動用のトランジスタＴｒ１及びＴｒ２としては、ＦＥＴの他、バイポーラトランジスタを使用することもできる。
【００１５】
【発明の効果】
以上説明したように、この発明によれば、電圧駆動素子のソース端子と駆動電源との間にコンデンサと抵抗とを直列に接続したので、電圧駆動素子のソース端子に接続された配線等のインダクタンス成分が無視できない場合であっても、電圧駆動素子のゲート−ソース間の容量はコンデンサの蓄積電荷によって迅速に充電され、スイッチング速度の低下が防止される。
【図面の簡単な説明】
【図１】 この発明の実施の形態に係る電圧駆動素子の駆動回路の構成を示す回路図である。
【図２】 従来の電圧駆動素子の駆動回路の構成を示す回路図である。
【符号の説明】
１ 負荷、２ 負荷用電源、３ 電圧駆動素子、４ 駆動用電源、Ｔｒ１，Ｔｒ２ 駆動用トランジスタ、Ｃ１ コンデンサ、Ｒ１〜Ｒ３ 抵抗、Ｌ１ インダクタンス成分。
Claims (1)
- 駆動電源からの電力により電圧駆動素子のゲート端子とソース端子との間の容量を充電してターンオンさせる駆動回路であって、
オンすることによって前記電圧駆動素子をターンオンさせる、第１の駆動用トランジスタと、
オンすることによって前記電圧駆動素子をターンオフさせる、第２の駆動用トランジスタと、
電圧駆動素子のソース端子と前記第１の駆動用トランジスタのソース端子との間に直列に接続されたコンデンサと抵抗と
を備えたことを特徴とする電圧駆動素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003131562A JP4133563B2 (ja) | 2003-05-09 | 2003-05-09 | 電圧駆動素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003131562A JP4133563B2 (ja) | 2003-05-09 | 2003-05-09 | 電圧駆動素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004336533A JP2004336533A (ja) | 2004-11-25 |
| JP4133563B2 true JP4133563B2 (ja) | 2008-08-13 |
Family
ID=33506696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003131562A Expired - Fee Related JP4133563B2 (ja) | 2003-05-09 | 2003-05-09 | 電圧駆動素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4133563B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4816139B2 (ja) * | 2006-02-27 | 2011-11-16 | 株式会社日立製作所 | パワー半導体スイッチング素子の駆動回路 |
| US20170070223A1 (en) * | 2015-06-11 | 2017-03-09 | KSR IP Holdings, LLC | Dv/dt control in mosfet gate drive |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0683041B2 (ja) * | 1985-09-13 | 1994-10-19 | 富士電気化学株式会社 | トランジスタのスピードアップ回路 |
| JP2657912B2 (ja) * | 1986-06-05 | 1997-09-30 | 財団法人 半導体研究振興会 | サイリスタ装置 |
| JPS6425619A (en) * | 1987-07-22 | 1989-01-27 | Hitachi Ltd | Fet driving circuit |
| JPH03272218A (ja) * | 1990-03-20 | 1991-12-03 | Mitsubishi Electric Corp | スイッチング電源回路 |
| JPH0514156A (ja) * | 1991-07-04 | 1993-01-22 | Toyota Autom Loom Works Ltd | 半導体集積回路装置 |
| JPH09308223A (ja) * | 1996-05-09 | 1997-11-28 | Toyota Autom Loom Works Ltd | スイッチング素子の保護回路 |
| JP3462032B2 (ja) * | 1997-03-04 | 2003-11-05 | 株式会社東芝 | 電力変換装置 |
-
2003
- 2003-05-09 JP JP2003131562A patent/JP4133563B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004336533A (ja) | 2004-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4113436B2 (ja) | ゲートドライブ装置 | |
| US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| US20100141304A1 (en) | Drive circuit for power element | |
| WO2005109616A1 (ja) | Pwm駆動回路 | |
| JP3052792B2 (ja) | インバータ装置 | |
| US20080018365A1 (en) | Coil Load Drive Output Circuit | |
| JP2020099147A (ja) | 絶縁ゲート型デバイス駆動装置 | |
| CN107040253B (zh) | 具有短路保护的栅极驱动器 | |
| JP7472645B2 (ja) | 駆動回路内蔵型パワーモジュール | |
| US6917227B1 (en) | Efficient gate driver for power device | |
| US10931278B2 (en) | Driving circuit of switching transistor | |
| JP2017073872A (ja) | チャージポンプ回路 | |
| JP2000253693A (ja) | モータ・コントローラの集積回路ゲート・ドライバ用シュート・スルー防止回路 | |
| JP4133563B2 (ja) | 電圧駆動素子の駆動回路 | |
| US20040145918A1 (en) | Inverter device capable of reducing through-type current | |
| US6762576B2 (en) | Motor driving device for supplying driving current to a three-phase motor through output transistors | |
| JP4151163B2 (ja) | Ｍｏｓトランジスタのドライブ回路 | |
| JP2001274665A (ja) | 電圧駆動型素子の駆動方法および駆動回路 | |
| JP3759499B2 (ja) | 過電流を全く生じることなく電流をターン・オンおよびターン・オフさせるための回路構造 | |
| JP6314823B2 (ja) | 開閉用スイッチング素子の駆動回路及び開閉用スイッチング素子の駆動装置 | |
| JP4617595B2 (ja) | Ｄｃ／ｄｃコンバータおよびそのノイズ低減方法 | |
| JP2001008494A (ja) | ブリッジ形電力変換回路 | |
| JP2010081020A (ja) | スイッチング制御回路 | |
| JP2012005295A (ja) | モータ駆動回路 | |
| JP3824602B2 (ja) | スイッチング制御装置及びスイッチング制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051003 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |