JPH0683041B2 - トランジスタのスピードアップ回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、トランスやコイル等の誘導性負荷を駆動する
スイッチングトランジスタのスイッチングスピードを向
上させる回路に関する。

［従来の技術］ スイッチングトランジスタを効率よく駆動するため、ト
ランジスタがターンオンする時に過大なベース電流を注
入してオン時間を短くし、ターンオフする時に逆バイア
ス電圧を加えてトランジスタの導通時にベースに蓄積さ
れた電荷を引き抜き蓄積時間を短縮することが行われて
いる。

最も簡単なスピードアップ回路は、トランジスタのベー
ス抵抗と並列にコンデンサを挿入して、トランジスタの
ターンオン時にはコンデンサの充電電流によりオーバー
ドライブをかけ、ターンオフ時にはコンデンサの充電電
圧でトランジスタを逆バイアスする構成である。

この回路は最も簡単であるが、効率よく動作させるため
にはベース抵抗やトランジスタの定数に応じた適切な容
量値のコンデンサを選択しなければならず、必ずしも十
分満足しうる性能を発揮させ難いという欠点がある。

そこで従来技術では第３図に示すようなスピードアップ
回路10が用いられていた。ここでスイッチングトランジ
スタQ₁はトランジスタT₁のような誘導性負荷を駆動する
ものであって、ターンオフ時に生じるスパイク電圧を吸
収するためコンデンサC₁および抵抗P₁の直列接続からな
るアブソーバ回路12が前記スイッチングトランジスタQ₁
と並列に組み込まれる。このようなスイッチングトラン
ジスタQ₁には、入力回路として抵抗R₂,R₃からなるベー
スバイアス回路が接続され、パルストランスT₂を介して
駆動される。

ここでスピードアップ回路10は、コンデンサC₂、トラン
ジスタQ₂、ダイオードD₁、および３個の抵抗R₄,R₅,R₆か
ら構成される。

パルストランスT₂に駆動パルスが供給されるとスイッチ
ングトランジスタQ₁はターンオンし、トランスT₁の一次
巻線に電流が流れる。また同時に抵抗R₆およびダイオー
ドD₁を通って電流が流れコンデンサC₂が充電される。こ
の時トランジスタQ₂のベース−エミッタ間は逆バイアス
されるため非導通をたもつ。

パルストランスT₂への駆動信号が反転すると、コンデン
サC₂に蓄えられた電荷によってトランジスタQ₂が導通
し、抵抗R₄を通してスイッチングトランジスタQ₁のベー
ス蓄積電荷を引き抜く。これによってスイッチングトラ
ンジスタQ₁は逆バイアスされてターンオフし、トランス
T₁に蓄えられていたエネルギーの一部はアブソーバ回路
12を通る電流となって消費される。

［発明が解決しようとする問題点］ 上記のようなスピードアップ回路10においては、スイッ
チングトランジスタQ₁のターンオン時にコンデンサC₂へ
の充電電流によってオーバードライブしてオン時間を短
縮し、ターンオフ時にベース蓄積電荷を引き抜き蓄積時
間を短縮し効率を向上させることができるが、図面から
も判るように部品点数がかなり多く回路が複雑となる欠
点がある。

本発明の目的は、上記のような従来技術の欠点を解消
し、比較的簡単な構成で動作効率のよいトランジスタの
スピードアップ回路を提供することにある。

［問題点を解決するための手段］ 本発明は、誘導性負荷を流れる電流をオン−オフ制御す
るスイッチングトランジスタと、そのターンオフ時に生
じるスパイク電圧を吸収するアブソーバ回路を有する。
前記スイッチングトランジスタのベース抵抗と並列にダ
イオードとコンデンサの直列回路を接続すると共に、該
ダイオードとコンデンサの接続点と前記スイッチングト
ランジスタのエミッタとの間に放電用のトランジスタを
接続する。前記アブソーバ回路はコンデンサと抵抗との
直列接続からなり、該抵抗を分割して、その分圧点を前
記放電用トランジスタのベースに接続している。

ここで誘導性負荷とは、コイルやトランス等をいう。誘
導性負荷をスイッチング駆動する場合には、スイッチン
グトランジスタのターンオフ時に生じるフライバック電
圧を吸収し該トランジスタを保護するため抵抗とコンデ
ンサを備えたアブソーバ回路が設けられる。本発明は、
スイッチングトランジスタのベース抵抗と該スイッチン
グトランジスタのエミッタ間にパルストランスを設け、
該パルストランスを介してスイッチングトランジスタを
駆動し、アブソーバ回路を流れる電流を利用して放電用
トランジスタの導電制御を行うものである。

アブソーバ回路の分割した抵抗の合成抵抗値はアブソー
バ効果が最適となる値とし、且つ分割比率を調整するこ
とで放電用トランジスタのベース電流を制御する。

従って本発明は、例えばスイッチング電源等のスイッチ
ングトランジスタの駆動に好適である。

［作用］ アブソーバ回路は前記のように、スイッチングトランジ
スタのターンオフ時に誘導性負荷によって生じるスパイ
ク電圧を吸収するものであり、それを流れる電流は抵抗
で消費され全て熱に変わり失われてしまう。本発明は、
本来無駄に消費されてしまう電流の一部を利用して放電
用のトランジスタを導通制御し、スイッチングトランジ
スタのベースに蓄積されていた電荷を引き抜いて蓄積時
間を短縮している。

またターンオン時にはダイオードを通るコンデンサの充
電電流によりオーバードライブし、オン時間（立ち上が
り時間＋遅延時間）を短縮している。

なお本発明では、スイッチングトランジスタのオフ時
に、パルストランスで逆バイアスをかけており、この逆
バイアスとアブソーバ回路によりコンデンサを充電す
る。そのため、次にスイッチングトランジスタがオンす
る時には、そのベースに印加される電圧は、パルストラ
ンスの電圧＋コンデンサの充電電圧となり、ベース電流
が立ち上がり時に多く流れ、より一層スピードアップで
きることになる。

［実施例］ 第１図は本発明に係るトランジスタのスピードアップ回
路を適用したスイッチング電源の一例を示す回路図であ
る。説明を容易にするため第３図に示す従来技術と対応
する部分には同一符号を付す。スイッチングトランジス
タQ₁はトランスT₁の一次側電流をオン−オフ制御するも
のであり、該トランスT₁の二次側には整流平滑回路14が
接続され、出力端子ｃ−ｄ間に接続される電源の負荷が
供給される。なお抵抗R₂,R₃はスイッチングトランジス
タQ₁のベースバイアス抵抗である。

スイッチングトランジスタQ₁と並列に接続されてアブソ
ーバ回路12は、コンデンサC₁と抵抗R₇,R₈の直列回路か
ら構成される。この抵抗R₇,R₈はアブソーバ回路12の端
子電圧を分圧するもので、それらの抵抗値の和が第３図
の抵抗R₁の抵抗値と対応する。

そして本発明に係るスピードアップ回路10は、スイッチ
ングトランジスタQ₁のベース抵抗R₂と並列にダイオード
D₂とコンデンサC₃との直列回路を接続するとともに、該
ダイオードD₂とコンデンサC₃との接続点ｅと前記トラン
ジスタQ₁のエミッタとの間に放電用のトランジスタQ₃を
接続し、そのベースを前記アブソーバ回路12の抵抗R₇と
抵抗R₈の接続点ｆに結線した構成である。

電源としての入力端子ａ−ｂ間には直流が供給され、ス
イッチングトランジスタQ₁のベース側に接続されたパル
ストランスT₂には制御回路などからパルス状の駆動信号
が供給される。スイッチングトランジスタQ₁のベースに
駆動電流が供給されると、ターンオンしてトランスT₁の
一次巻線に電流が流れる。ターンオン時のベース電流
は、ダイオードD₂およびコンデンサC₃を通って流れるた
めオーバードライブがかかり、スイッチングトランジス
タQ₁は急速にオンする。コンデンサC₃が充電されたなら
ばベース電流は抵抗R₂を通って流れ続ける。

次に駆動電流の供給が停止するとスイッチングトランジ
スタQ₁はターンオフする。この時、トランスT₁のインダ
クタンスによってスイッチングトランジスタQ₁のエミッ
タ−コレクタ間電圧は上昇しようとするが、それに並列
にアブソーバ回路12が接続されているから、コンデンサ
C₁およびR₇,R₈を通って電流が流れスイッチングトラン
ジスタQ₁のエミッタ−コレクタ間電圧が低減し、該トラ
ンジスタは保護されるとともに外部に出る不要ノイズが
減少する。

また本発明ではスイッチングトランジスタQ₁のターンオ
フ時に抵抗R₈に電流が流れるため、その電流で電圧降下
が生じ抵抗R₇と抵抗R₈の接続点ｆには正電圧が生じる。
それによって放電用トランジスタQ₃のベースにパルス電
流が流れて瞬間的に導通し、コンデンサC₃を介してスイ
ッチングトランジスタQ₁のベースに蓄積されていた電荷
が引き抜かれ急速にターンオフし、蓄積時間が短縮され
る。

その後、パルストランスT₂で発生した逆電圧で放電用ト
ランジスタQ₃のベースは逆バイアスされた状態となる。
この時、抵抗R₈から放電用トランジスタQ₃のベース→コ
レクタと電流が流れて、コンデンサC₃は再度充電され
る。

再びスイッチングトランジスタQ₁のベースに駆動電流が
供給されると、前記のような動作により該トランジスタ
Q₁はターンオンするが、その時に該トランジスタQ₁のベ
ースに印加される電圧は、パルストランス電圧＋コンデ
ンサ充電電圧となる。そのため立ち上がり時に、より多
くのベース電流が流れて、立ち上がりスピードが向上す
る。トランジスタQ₁のターンオンによってアブソーバ回
路12のコンデンサC₁の電荷は放電される。この時、抵抗
R₈にも電流が流れるが、その電流によって生じる接続点
ｆの電圧は抵抗R₈の他端の電圧よりも低くなるから、放
電用トランジスタQ₃は逆バイアスの状態となり非導通の
状態が保たれる。

以上の動作波形をまとめて示すと第２図のようになる。
同図に示されているように、スイッチングトランジスタ
Q₁のベース電流はターンオン時にコンデンサC₃の充電電
流によりオーバードライブがかかるからオン時間が短縮
し、またターンオン時にスイッチングトランジスタQ₁を
逆バイアスするから蓄積時間の短い駆動が可能となる。

以上一石式スイッチング電源の場合を例にとって説明し
たが、本発明はそれに限らずハーフブリッジ型やフルブ
リッジ型あるいはプッシュプル型電源等にも適用できる
し、その他コイル等の誘導性負荷を駆動する場合にも適
用できることは言うまでもない。

また上記実施例ではアブソーバ回路がスイッチングトラ
ンジスタに並列に接続されているが、それ以外の場合に
も本発明を適用可能である。

［発明の効果］ 本発明は上記のようにベース回路に並列にダイオードと
コンデンサとの直列回路を設けたからスイッチングトラ
ンジスタのオン特性が良好となるし、またアブソーバ回
路を流れる電流の一部を積極的に利用してスイッチング
トランジスタのターンオフ時に放電用トランジスタを瞬
間的に導通制御しベース蓄積電荷を引き抜くようにした
からスイッチングトランジスタの蓄積時間を短縮するこ
とができ、更にパルストランスを介して駆動することに
より、オフ時にその逆電圧を利用してコンデンサの再充
電が行えるためスイッチングトランスの立ち上がりが速
くなり、それらの効果が相俟てスイッチングスピードが
向上し、効率を大幅に向上させることができる。

本発明ではアブソーバ回路がコンデンサと抵抗との直列
接続からなり、該抵抗を分割して分圧点を放電用トラン
ジスタのベースに接続したから、アブソーバ回路の分割
した抵抗の合成低抗値はアブソーバ効果が最適となる値
にでき、且つ分割比率を調整することで放電用トランジ
スタのベース電流のピーク値や位相を制御でき、スイッ
チングトランジスタのオフ時のスピードを制御できる。

また、本来アブソーバ抵抗で熱として消費されるエネル
ギーを使用して放電用トランジスタを駆動しているため
効率が損なわれることもない。

【図面の簡単な説明】

第１図は本発明をスイッチング電源に適用した場合の一
例を示す回路図、第２図はその回路各部の電圧電流波形
図、第３図は従来技術の一例を示す回路図である。 10……スビードアップ回路、12……アブソーバ回路、14
……整流平滑回路、T₁……トランス、Q₁……スイッチン
グトランジスタ、Q₃……放電用のトランジスタ、D₂……
ダイオード、C₃……コンデンサ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大崎 正康 東京都港区新橋５丁目36番11号 富士電気 化学株式会社内 (56)参考文献 実開 昭56−68341（ＪＰ，Ｕ) 特公 昭52−50690（ＪＰ，Ｂ２)

Claims (1)

【特許請求の範囲】
1. 【請求項１】誘導性負荷を流れる電流をオン−オフ制御
   するスイッチングトランジスタと、該トランジスタと並
   列にそのターンオフ時に生じるスパイク電圧を吸収する
   アブソーバ回路を有する回路において、前記スイッチン
   グトランジスタのベース抵抗と並列にダイオードとコン
   デンサの直列回路を接続するとともに、該ダイオードと
   コンデンサの接続点と前記スイッチングトランジスタの
   エミッタとの間に放電用のトランジスタを接続し、前記
   アブソーバ回路はコンデンサと抵抗との直列接続からな
   り、該抵抗を分割して、その分圧点を前記放電用トラン
   ジスタのベースに接続し、前記ベース抵抗の他端とスイ
   ッチングトランジスタのエミッタ間にパルストランスを
   設け、該パルストランスを介してスイッチングトランジ
   スタを駆動し、アブソーバ回路を流れる電流により前記
   放電用トランジスタを導通制御するうことを特徴とする
   トランジスタのスピードアップ回路。